阵列基板及其制备方法、显示面板和显示装置与流程

1.本技术涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板和显示装置。


背景技术：

2.随着液晶显示器(简称lcd)的广泛应用，人们对宽频技术的需求越来越高。宽频是指显示面板既可以以低频刷新率(例如2赫兹)正常显示，也可以以高频刷新率(例如240赫兹)正常显示的技术。这样对液晶显示器内部的公共电压(或称com电压)的均匀性就有了更高的要求。


技术实现要素：

3.有鉴于此，本技术的目的在于提出一种克服上述问题或者至少部分地解决上述问题的阵列基板及其制备方法、显示面板和显示装置。
4.基于上述目的，本技术第一方面提供了阵列基板，包括衬底基板，所述衬底基板的一侧设置有平坦层，所述平坦层沿厚度方向设有贯通的第一过孔；所述平坦层远离所述衬底基板的一侧设有公共电极层，所述公共电极层沿厚度方向设有贯通的第二过孔，所述第二过孔在所述平坦层的正投影完全覆盖所述第一过孔。
5.基于同一发明构思，本技术第二方面提供了显示面板，包括彩膜基板和如第一方面所述的阵列基板；所述彩膜基板设置有黑矩阵，所述黑矩阵在所述衬底基板的正投影形成第一子暗区；所述阵列基板包括多条交叠设置的所述栅线和所述数据线形成多个像素区域，每一所述像素区域内设置有至少两个畴显示区域，每一所述畴显示区域内包括设置于所述公共电极层或所述像素电极层的狭缝，相邻的所述畴显示区域内的狭缝的方向不同，使相邻两个所述畴显示区域之间形成一交畴区域；每一所述交畴区域在所述衬底基板的正投影均形成与所述第一子暗区交叉的第二子暗区，全部所述第二子暗区与所述第一子暗区形成总暗区；所述阵列基板还包括公共电极补偿线，所述公共电极补偿线在所述衬底基板的正投影位于所述总暗区内。
6.基于同一发明构思，本技术第三方面提供了制备如第一方面所述的阵列基板的方法，包括：
7.提供层叠设置的平坦层、第一电极层、第一导电层和光阻层，其中，所述平坦层设有所述第一过孔，所述第一导电层设置有与所述第一过孔对应的第一通孔，所述光阻层包括与所述第一过孔对应的第二通孔、除所述第二通孔外的第一部分，以及第二部分，所述第一部分的厚度大于所述第二部分的厚度；
8.去除所述光阻层的所述第二部分；
9.以所述第一导电层为遮蔽层，去除所述第一电极层与所述第一过孔对应的部分，该部分形成所述第二过孔，所述第一电极层形成所述公共电极层。
10.基于同一发明构思，本技术第四方面提供了显示装置，包括如第一方面所述的阵
列基板，或如第二方面所述的显示面板。
11.从上面所述可以看出，本技术提供的阵列基板及其制备方法、显示面板和显示装置，通过使公共电极层的第二过孔在所述平坦层的正投影完全覆盖平坦层的第一过孔，使得公共电极层中靠近第二过孔的部分均能够得到平坦层的可靠支撑，不仅有利于公共电极层的成型，也能够使后续形成在公共电极层3上方的其他结构层具有较好的覆盖性，有助于提高良品率。
附图说明
12.为了更清楚地说明本技术或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
13.图1为相关技术中阵列基板的第一种结构的俯视向示意图；
14.图2为相关技术中阵列基板的第二种结构的俯视向示意图；
15.图3为相关技术中阵列基板的剖视向示意图；
16.图4为本技术实施例的阵列基板的剖视向示意图；
17.图5为本技术实施例的阵列基板的俯视向示意图；
18.图6为本技术实施例的阵列基板的第一位置的俯视向局部放大图；
19.图7为本技术实施例的阵列基板的第二位置的俯视向局部放大图；
20.图8为本技术实施例的阵列基板制备方法的流程图；
21.图9a至图9f为本技术实施例的阵列基板第一种方法的制备过程示意图；
22.图9g至图9i为本技术实施例的阵列基板第二种方法的制备过程示意图；
23.图10为本技术实施例的阵列基板制备方法的前置阶段的流程图；
24.图11为本技术实施例的阵列基板制备方法中通过半透光掩膜版形成光阻层的示意图；
25.图12a至图12c为本技术实施例的阵列基板制备方法中确定半透光掩膜版的光透过率的实验结果示意图；
26.图13a和图13b为本技术实施例的阵列基板制备方法中形成公共电极层的微观结构示意图；
27.图14a和图14b为本技术实施例的阵列基板制备方法中形成公共电极补偿线的微观结构示意图。
具体实施方式
28.为使本技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本技术进一步详细说明。
29.应注意到：除非另外具体说明，否则在这些实施例中阐述的部件的相对布置、数字表达式和数值不限制本技术的范围。
30.同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
31.以下对至少一个示例性实施例的描述实际上仅仅是说明性的，绝不作为对本技术及其应用或使用的任何限制。
32.需要说明的是，除非另外定义，本技术实施例使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本技术实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
33.以图1所示结构进行示例性说明，图1为显示面板中阵列基板的俯视向示意图，阵列基板包括显示区15和围绕显示区15的非显示区16，显示区15内通过纵横交叉的栅线4和数据线(data line，图1中未显示)围设形成阵列分布的多个像素区域17。在非显示区16内设置有与公共电极层3连接的公共电极线6，公共电极线6与栅线4同层设置(图1中的公共电极层3位于顶层，公共电极线6和栅线4相对于公共电极层3位于底层，因此，公共电极线6和栅线4用虚线表示)，且公共电极线6上设置有公共电极电压输入接口，用于向公共电极层3提供公共电极电压。
34.随着液晶显示器尺寸的越来越大，靠近外围公共电极线6的像素区域17的实际公共电极电压与远离外围公共电极线6的像素区域17的实际公共电极电压之间相差较大，导致阵列基板上的公共电极电压的分布不均匀。
35.为了解决上述问题，第一种方案是在显示区15内设置与栅线4平行的公共电极支线601，公共电极支线601的两端分别与外围的公共电极线6连接，公共电极层3中与每一像素区域17对应的部分均通过第一现有过孔602与公共电极支线601连接。但是，由于每一像素区域17内均需要设置第一现有过孔602，对像素区域17的开口率造成了不良影响。
36.除上述方案外，如图2，还存在第二种方案，采用设置于公共电极层3上的金属线7替代第一种方案中的公共电极支线601，该金属线7在显示区15内的部分与公共电极层3直接接触连接，由于金属线7的线阻较小，其与公共电极层3直接接触能够形成并联电阻的效果，以实现平衡显示面板内公共电极电压的作用。在非显示区16中，公共电极层3或金属线7通过的第二现有过孔701与公共电极线6线连接。在本方案中，由于无需在显示区15内设置过孔，因此有助于提高像素区域17的开口率。
37.在第二种方案的制程中，需要先形成层叠设置的薄膜晶体管8、平坦层2和公共电极层3，为了使后续设置于公共电极层3远离平坦层2一侧的像素电极层11能够与薄膜晶体管8的源漏极连接，平坦层2和公共电极层3均设有与源漏极对应过孔。但是，申请人研究发现，当金属线7在公共电极层3上成型后，平坦层2的过孔孔径会扩大，甚至超过公共电极层3的过孔的孔径，如图3，这就使得公共电极层3的过孔边缘的部分由于得不到平坦层2的支撑而出现悬空，进而造成后续形成在公共电极层3上的第二钝化层13(或称pvx2，材质可为sinx)和像素电极层11(材质可为ito)覆盖性较差，出现不良。
38.有鉴于此，如图4所示，本技术实施例提供了一种阵列基板，包括衬底基板1，所述衬底基板1的一侧设置有平坦层2，所述平坦层2沿厚度方向设有贯通的第一过孔201；所述
平坦层2远离所述衬底基板1的一侧设有公共电极层3，所述公共电极层3沿厚度方向设有贯通的第二过孔301，所述第二过孔301在所述平坦层2的正投影完全覆盖所述第一过孔201。
39.以图4所示结构对阵列基板进行示例性的说明，图4示出了阵列基板中的一个像素区域17的剖视向结构示意图，包括衬底基板1，衬底基板1的一侧设置有栅线4和覆盖栅线4的栅绝缘层5(gi)，在栅绝缘层5远离衬底基板1的一侧设置有薄膜晶体管8(igzo晶体管)、与薄膜晶体管8的漏极801连接的数据线9，以及覆盖薄膜晶体管8和数据线9的第一钝化层12(pvx1)，其中，薄膜晶体管8的栅极与栅线4连接。在第一钝化层12远离衬底基板1的一侧沿远离第一钝化层12的方向(图4中的z方向)层叠设置有平坦层2(org)、公共电极层3(com ito，在本实施例中也可称为1ito)和覆盖公共电极层3的第二钝化层13(pvx2)。在第二钝化层13远离衬底基板1的一侧还设置有像素电极层11(pxl ito，在本实施例中也可称为2ito)，像素电极层11通过贯通第二钝化层13、公共电极层3、平坦层2和第一钝化层12的过孔与薄膜晶体管8的源极802连接。
40.示例性的，设置在公共电极层3的第二过孔301与设置在平坦层2的第一过孔201同轴设置。
41.需要说明的是，在本实施例中，第二过孔301在平坦层2的正投影完全覆盖第一过孔201，即第二过孔301可使第一过孔201完全外露。以图4中所示方向为例进行说明，由于平坦层2围绕第一过孔201的为实体结构，而第二过孔301使第一过孔201完全外露，则表示第二过孔301的边缘所在位置已经超出第一过孔201的范围，处于平坦层2的实体结构上。那么对于公共电极层3中第二过孔301边缘以外的部分，其下方也存在平坦层2的实体结构，这使得该部分能够得到平坦层2提供的可靠支撑。
42.本实施例提供的阵列基板，通过使公共电极层3的第二过孔301在所述平坦层2的正投影完全覆盖平坦层2的第一过孔201，使得公共电极层3中靠近第二过孔301的部分均能够得到平坦层2的可靠支撑，不仅有利于公共电极层3的成型，也能够使后续形成在公共电极层3上方的其他结构层具有较好的覆盖性，有助于提高良品率。
43.如图4所示，在一些实施例中，所述第一过孔201为锥形孔，所述第一过孔201的孔壁坡度角α为50
°
至60
°
；其中，所述孔壁坡度角α为该孔壁与所述衬底基板1所在平面之间的夹角。
44.将孔壁坡度角α设置为50
°
至60
°
，能够在成型工艺允许的情况下，通过第一过孔201尽可能多的使薄膜晶体管8的源极外露，保证源极能够提供较大的连接面积，进而保证像素电极层11能够与薄膜晶体管8的源极可靠连接。
45.如图4所示，在一些实施例中，所述第一过孔201包括朝向所述公共电极层3的第一孔口，以及远离所述公共电极层3的第二孔口；所述第一孔口的直径b大于所述第二孔口的直径c；所述第二过孔301的边缘与所述第一孔口的边缘之间的最小距离a为1.7微米至3.2微米。
46.将第二过孔301的边缘与第一孔口的边缘之间的最小距离a设置为1.7微米至3.2微米，一方面能够进一步的保证第二过孔301在平坦层2的正投影能够完全覆盖第一过孔201。另一方面，也能够避免由于第二过孔301的孔径过大而对公共电极层3的覆盖范围造成不利影响，进而影响显示面板中像素区域17的开口率。
47.如图4和图5所示，在一些实施例中，所述平坦层2靠近所述衬底基板1的一侧设置
有与所述公共电极层3连接的公共电极线6、多条沿第一方向(如图5中的y方向)间隔设置的栅线4，以及多条沿第二方向(如图5中的x方向)间隔设置的数据线9，所述栅线4和所述数据线9绝缘交叠，所述栅线4和所述公共电极线6同层分隔设置；所述公共电极层3远离所述衬底基板1的一侧设置有公共电极补偿线10，所述公共电极补偿线10至少部分与所述栅线4或所述数据线9相对应，所述公共电极补偿线10与所述公共电极层3连接。
48.示例性的，公共电极补偿线10与公共电极层3接触连接。
49.由于公共电极补偿线10设置于公共电极层3远离衬底基板1的一侧，因此公共电极补偿线10与栅线4或数据线9均不处于同一结构层内，也就是说，公共电极补偿线10的设置位置无需与栅线4或数据线9进行避位，在选择公共电极补偿线10的设置位置时，可将不影响像素区域17的开口率作为主要考量因素。
50.以图5所示方向为例进行说明，多条栅线4沿纵向间隔设置，每一栅线4沿横向延伸；多条数据线9沿横向间隔设置，每一数据线9沿纵向延伸。栅线4和数据线9处于相邻两个像素区域17之间，当公共电极补偿线10的设置位置与栅线4的位置或数据线9的位置对应时(图5中的公共电极补偿线10与栅线4的位置对应)，能够有效降低公共电极补偿线10对像素区域17开口率的不良影响。
51.公共电极补偿线10与公共电极层3连接能够形成并联电阻的效果，以实现平衡显示面板内公共电极电压的作用。
52.如图5所示，在一些实施例中，所述阵列基板包括显示区15和至少设置于显示区15一侧的非显示区16；多条所述栅线4和所述数据线9交叠设置于所述显示区15内，所述公共电极线6设置于所述非显示区16内，所述公共电极补偿线10在所述公共电极层3的正投影为第一投影，所述公共电极线6在所述公共电极层3的正投影为第二投影，所述第一投影和所述第二投影之间存在重合区302，在所述重合区302内的公共电极层3与公共电极线6连接。
53.示例性的，公共电极层3与公共电极线6通过过孔结构连接。
54.以图5示方向为例进行说明，非显示区16可设置于显示区15的上侧、下侧、左侧和右侧中的至少一侧，公共电极线6设置于非显示区16内，公共电极线6由与公共电极层3连接的位置将公共电极电压传递至公共电极层3。在本实施例中，公共电极补偿线10延伸至公共电极层3和公共电极线6的连接位置，能够使其对公共电极层3产生的并联电阻效果较为均匀，进一步提高公共电极补偿线10对公共电极电压的平衡作用。
55.如图5所示，在一些实施例中，所述阵列基板的非显示区16围绕所述显示区15设置，所述公共电极线6为围绕所述显示区15的环形线；所述公共电极补偿线10与所述栅线4一一对应，或者与所述数据线9一一对应；每一公共电极补偿线10的所述第一投影的两端与所述公共电极线6的第二投影之间分别存在一个所述重合区302。
56.为了提高公共电极电压的均匀性，公共电极线6设置为环形线，公共电极层3可与环形线的相对两侧通过过孔结构连接。相应的，公共电极补偿线10的两端也延伸至两侧的过孔结构位置，以更进一步的提高公共电极补偿线10对公共电极电压的平衡作用。
57.如图6所示，在一些实施例中，所述公共电极补偿线10远离所述衬底基板1的一侧还设有隔垫物18；所述公共电极补偿线10设有岛结构1001，所述岛结构1001的宽度大于除所述岛结构1001外的其他所述公共电极补偿线10的宽度，所述岛结构1001朝向所述隔垫物18的一侧设有承载平面1002，所述隔垫物18在所述公共电极补偿线10的正投影至少部分位
于所述承载平面1002内。
58.示例性的，岛结构1001的设置位置还与薄膜晶体管8的设置位置相对应，即岛结构1001位于薄膜晶体管8的正上方。
59.示例性的，岛结构1001的厚度与除所述岛结构1001外的其他公共电极补偿线10的厚度相同。
60.岛结构1001的设置位置与隔垫物18的设置位置相对应，能够通过承载平面1002为隔垫物18提供较为平坦的设置基础，避免由于设置基础凹凸不平而造成隔垫物18滑动，进而造成显示面板出现不良。
61.隔垫物18在公共电极补偿线10的正投影至少部分位于承载平面1002内，即该投影可位于承载平面1002内；或者，该投影完全覆盖承载平面1002且仍有部分位于承载平面1002外；又或者，该投影仅有一部分位于承载平面1002内且并未完全覆盖承载平面1002，另一部分位于承载平面1002外。
62.为了能够提供面积较大的承载平面1002，岛结构1001的宽度大于除岛结构1001外的其他公共电极补偿线10的宽度。
63.基于同一个发明构思，结合上述各个实施例的阵列基板的描述，本实施例提供一种显示面板，该显示面板具有上述各个实施例的阵列基板相应的技术效果，在此不再赘述。
64.如图7所示，一种显示面板，包括彩膜基板和如上述各个实施例的阵列基板；所述彩膜基板设置有黑矩阵，所述黑矩阵在所述衬底基板1的正投影形成第一子暗区1401；
65.所述阵列基板包括多条交叠设置的所述栅线4和所述数据线9形成多个像素区域17，每一所述像素区域17内设置有至少两个畴显示区域1701，每一所述畴显示区域1701内包括设置于所述公共电极层3或所述像素电极层11的狭缝1702，相邻的所述畴显示区域1701内的狭缝1702的方向不同，使相邻两个所述畴显示区域1701之间形成一交畴区域；每一所述交畴区域在所述衬底基板1的正投影均形成与所述第一子暗区1401交叉的第二子暗区1402，全部所述第二子暗区1402与所述第一子暗区1401形成总暗区14；
66.所述阵列基板还包括公共电极补偿线10，所述公共电极补偿线10在所述衬底基板1的正投影位于所述总暗区14内。
67.示例性的，黑矩阵为网格状结构，其作用之一为覆盖栅线4和数据线9。黑矩阵在衬底基板1的正投影所形成的第一子暗区1401的所在位置如图7所示，通常情况下，第一子暗区1401与栅线4对应的部分的宽度大于栅线4的宽度，第一子暗区1401与数据线9对应的部分的宽度也大于数据线9的宽度。
68.示例性的，公共电极层3为整板结构，每个像素区域17内设置有至少一个像素电极，全部像素电极形成像素电极层11。狭缝1702设置于像素电极11。交畴区域在衬底基板1的正投影所形成的第二子暗区1402的所在位置如图7所示，可以看出，每一行像素区域17的交畴区域所形成的第二子暗区1402与第一子暗区1401交叉，全部第二子暗区1402和第一子暗区1401形成网格状的总暗区14。
69.公共电极补偿线10在所述衬底基板1的正投影位于总暗区14内，即公共电极补偿线10可仅设置于第一子暗区1401内，或者第二子暗区1402内，又或者一部分设置于第二子暗区1402内，另一部分设置于第一子暗区1401内。
70.当公共电极补偿线10仅设置于第一子暗区1401内时，公共电极补偿线10可位于栅
线4的正上方或者数据线9的正上方(如图4)。位于栅线4正上方的公共电极补偿线10的宽度可小于、等于或大于栅线4的宽度，但是必须保证该公共电极补偿线10的宽度小于覆盖栅线4的第一子暗区1401的宽度。同理，位于数据线9正上方的公共电极补偿线10的宽度可小于、等于或大于数据线9的宽度，但是必须保证该公共电极补偿线10的宽度小于覆盖数据线9的第一子暗区1401的宽度。
71.当公共电极补偿线10有部分位于第二子暗区1402内时，需保证该部分的宽度小于第二子暗区1402的宽度。
72.上述情况为像素区域17内为1p2d(1pixel 2domain)结构时公共电极补偿线10的设置方式。
73.而在一些实施例中，像素区域17内不存在交畴区域，相应的也就不再存在第二子暗区1402，此时，所述公共电极补偿线10在所述衬底基板1的正投影位于所述第一子暗区1401范围内。
74.基于同一个发明构思，结合上述各个实施例的阵列基板的描述，本实施例提供一种制备上述各个实施例的阵列基板的方法，该方法具有上述各个实施例的阵列基板相应的技术效果，在此不再赘述。
75.对于公共电极补偿线10的制作，通常是在公共电极层3成型完成后，再通过成膜曝光刻蚀等图案化工艺在已成型的公共电极层3上形成公共电极补偿线10。采用该方式会增加阵列基板的制作工艺复杂程度，提高工艺成本，产能上有所制约。
76.有鉴于此，如图8所示，本技术实施例提供一种制备如上述各个实施例的阵列基板的方法，包括：
77.步骤s100，提供层叠设置的平坦层、第一电极层、第一导电层和光阻层，其中，所述平坦层设有所述第一过孔，所述第一导电层设置有与所述第一过孔对应的第一通孔，所述光阻层包括与所述第一过孔对应的第二通孔、除所述第二通孔外的第一部分，以及第二部分，所述第一部分的厚度大于所述第二部分的厚度。
78.如图9b和图9c，本实施例在形成平坦层2后，先层叠铺设用于形成公共电极层3的第一电极层19和用于形成公共电极补偿线10的第一导电层20。区别于相关技术中，逐层成型的方式，本实施例在铺设第一电极层19和第一导电层20后，先进行区域成型，即在与第一过孔201对应的区域进行各个结构层的成型，如在光阻层21与第一过孔201对应的位置形成第二通孔2101，在第一导电层20与第一过孔201对应的位置形成第一通孔2001。
79.同时，将光阻层21除第二通孔2101以外的部分设置为厚度不同的第一部分2102和第二部分2103，以实现借助同一光阻层21即可完成公共电极层3和公共电极补偿线10两项图案化工艺。其中，厚度较大的第一部分2102可在刻蚀第一导电层20以形成公共电极补偿线10时作为遮蔽层，以对公共电极补偿线10的图案区域进行保护，如图9f。而厚度较小的第二部分2103可在刻蚀第一导电层20以形成第一通孔2001时作为遮蔽层，以对第一导电层20除第一通孔2001图案以外的区域进行保护，如图9c。同时第二部分2103还可在刻蚀第一电极层19以形成公共电极层3时作为遮蔽层，以对公共电极层3除第二过孔301图案以外的区域进行保护，如图9d。
80.如图10所示，在一些实施例中，对于形成包括第一通孔2001的第一导电层20和形成光阻层21的方法，可包括如下步骤：
81.步骤s010，提供层叠设置的所述平坦层、所述第一电极层、待成型第一导电层和待成型光阻层，其中，所述平坦层设有所述第一过孔，所述待成型光阻层的厚度不小于所述光阻层的第一部分的厚度。
82.如图9a，第一电极层19覆盖平坦层2和第一过孔201，待成型第一导电层23覆盖第一电极层19，待成型光阻24层覆盖待成型第一导电层23。
83.步骤s020，通过半透光掩膜版对所述待成型光阻层进行曝光和显影，以形成所述光阻层。
84.所形成的光阻层21如图9b所示。
85.为了通过半透光掩膜版22(half tone mask，ht mask)实现在一次曝光显影后使原本厚度均匀的待成型光阻层24在不同区域呈现出不同厚度，需要对半透光掩膜版22进行区域的划分，且需要设定每一区域的光透过率。
86.半透光掩膜版22的区域划分可参照光阻层21的区域设计进行。
87.如图11所示，在一些实施例中，所述半透光掩膜版22包括具有光透过率差异的第一透光图形2201、第二透光图形2202和第三透光图形2203，以使所述待成型光阻层24形成具有厚度差异的所述第二通孔2101、所述第一部分2102和所述第二部分2103。
88.由于需要形成的光阻层21包括第二通孔2101、第一部分2102和第二部分2103三个区域，因此半透光掩膜版22也相应的设置包括与第二通孔2101位置和图案(包括形状和尺寸)相对应的第一透光图形2201，与第一部分2102位置和图案相对应的第二透光图形2202，以及与第二部分2103位置和图案相对应的第三透光图形2203。
89.在对半透光掩膜版22进行区域划分后，还需要再对各个区域的光透过率进行设计。
90.如图11，在一些实施例中，所述第一透光图形2201的光透过率为100％，所述第二透光图形2202的光透过率为0％，所述第三透光图形2203的光透过率为小于等于20％且大于0％
91.对于第一透光图形2201，由于其所对应的区域需要在曝光显影后形成光阻层21的第二通孔2101，即该区域的光阻层材质(例如pr胶，或称光刻胶)需要完全去除，因此第一透光图形2201的光透过率可设计为100％(图11中的箭头表示曝光时的光线)。
92.对于第二透光图形2202，由于其所对应的区域需要在曝光显影后形成光阻层21的第一部分2102，且第一部分2102在光阻层21的第二通孔2101、第一部分2102和第二部分2103三者中厚度最大，即该区域的光阻层材质可无需去除(保证待成型光阻层24的厚度与光阻层21的第一部分2102的厚度相同即可)，因此第二透光图形2202的光透过率可设计为0％。
93.对于第三透光图形2203，由于其所对应的区域需要在曝光显影后形成光阻层21的第二部分2103，且第二部分2103在光阻层21的第二通孔2101、第一部分2102和第二部分2103三者中厚度居中，即该区域的光阻层材料需要去除但不能完全去除，因此第三透光图形2203的光透过率可设计为0％至100％之间。
94.具体的，第三透光图形2203的光透过率可根据第二部分2103的设计厚度以及曝光时的光强度进行选定。换句话说，为了满足工艺需求，在曝光显影后形成的光阻层21中，既需要其与第一过孔201对应的区域内不存在材料残留，又需要其第二部分2103的厚度不小
于设计厚度。
95.为了达到上述效果，申请人进行了多次试验。
96.首先，将第三透光图形2203的光透过率设置为30％，曝光时的光强度设置为该强度的光线在透过第三透光图形2203后，刚好能够使对应的待成型光阻层24的厚度达到设计厚度。在进行曝光显影后，与第一过孔201对应的位置存在待成型光阻层的材料残留。如图12a，可见图中虚线框中的长圆环形范围内具有颜色较深的区域，该颜色较深的区域则表示存在材料残留的区域。
97.之后，提高曝光时的光强度，同时降低第三透光图形2203的光透过率。将第三透光图形2203的光透过率设置为25％，曝光时的光强度依然设置为该强度的光线在透过第三透光图形2203后，刚好能够使对应的待成型光阻层21的厚度达到设计厚度。在进行曝光显影后，与第一过孔201对应的位置依然存在待成型光阻层21的材料残留。如图12b，可见图中虚线框中的长圆环形范围内依然具有颜色较深的区域，但是，可以看出颜色较深的区域的范围有所缩小。
98.再之后，继续提高曝光时的光强度，并降低第三透光图形2203的光透过率。将第三透光图形2203的光透过率设置为20％，曝光时的光强度依然设置为该强度的光线在透过第三透光图形2203后，刚好能够使对应的待成型光阻层21的厚度达到设计厚度。在进行曝光显影后，与第一过孔201对应的位置已无待成型光阻层21的材料。如图12c，可见图中虚线框中的长圆环形范围内不再具有颜色较深的区域。
99.经过上述实验结果的比较分析。可以确定在通过曝光显影工艺形成光阻层21时所需要的光强度，以及在该光强度下需将半透光掩膜版22的第三透光图形2203的光透过率设置为小于或等于20％，才能保证所形成的光阻层21的第二部分2103的厚度不小于设计厚度。
100.步骤s030，以所述光阻层作为遮蔽层，去除所述待成型第一导电层与所述第一过孔对应的部分，该部分形成所述第一通孔，所述待成型第一导电层形成第一导电层。
101.如图9b和图9c，在光阻层21形成后，即可借助光阻层21对待成型第一导电层23进行刻蚀以在刻蚀位置形成第一通孔2001，使待成型第一导电层23形成第一导电层20。需要说明的，在形成第一通孔2001后，第一导电层20并未形成最终的设计图案，即公共电极补偿线10。本步骤的目的之一是为了将第一电极层19中与第一过孔201对应的部分外露，以便于后续将第一电极层19的该部分去除，以在第一电极层19上形成第二过孔301。
102.在形成第一导电层20后，可先对外露的第一电极层19进行刻蚀，以在第一电极层19上形成第二过孔301，如图9d，此时的第一电极层19已成为最终设计图案，形成公共电极层3。之后，再通过灰化(ashing)将光阻层21的第二部分2103去除，而光阻层21的第一部分2102则由于厚度大于第二部分2103而在灰化后依然保留有部分厚度，如图9e。此时，第一导电层20上需要刻蚀的部分外露，而第一导电层20上需要保留的部分则可借助光阻层21剩余的第一部分2102进行保护。
103.但是，申请人研究发现，若依照该方法加工，在形成第二过孔301后，平坦层2的第一过孔201的孔壁将外露，如图9d。在后续对光阻层21的第二部分2103进行灰化时，第一过孔201的孔壁会受到灰化气氛的刻蚀作用导致孔壁内缩，即第一过孔201的孔径会增大，进而造成前述的公共电极层3靠近第二过孔301的部分出现悬空的问题，如图9e和9f。
104.有鉴于此，在本实施例中，在形成第一导电层20后，进行如下步骤：
105.步骤s200，去除所述光阻层的所述第二部分。
106.先将光阻层21的第二部分2103去除，此时，平坦层2的第一过孔201的孔壁仍被第一电极层19覆盖，如图9g，因此灰化气氛并不会对孔壁造成不良影响，以避免第一过孔201在平坦层2成型后不受控的扩大，防止公共电极层3靠近第二过孔301的部分出现悬空问题。
107.步骤s300，以所述第一导电层为遮蔽层，去除所述第一电极层与所述第一过孔对应的部分，该部分形成所述第二过孔，所述第一电极层形成所述公共电极层。
108.由于光阻层21的第二部分2103已经被去除，那么在刻蚀第一电极层19时就不能再依靠第二部分2103对第一电极层19不需要被刻蚀的部分进行保护。
109.但是，此时第一导电层20仍覆盖第一电极层19不需要被刻蚀的部分，如图9g，因此，可通过第一导电层20对第一电极层19不需要被刻蚀的部分进行保护。而且，第一导电层20中需要保留的部分被光阻层21的第一部分2102覆盖保护，而未被第一部分2102覆盖的部分是在第一导电层20形成公共电极补偿线10时需要被刻蚀的部分，因此即使该部分在刻蚀第一电极层19时也受到部分刻蚀，并不会对公共电极补偿线10的成型造成不良影响。
110.为了使第一导电层20能够在刻蚀第一电极层19时作为遮蔽层，就需要在第一电极层19刻蚀完成后，第一导电层20仍能够覆盖第一电极层19不需要被刻蚀的部分。
111.有鉴于此，步骤s300包括：通过第一刻蚀液去除所述第一电极层19与所述第一过孔201对应的部分，以形成所述第二过孔301；其中，所述第一刻蚀液对所述第一电极层19的刻蚀率大于对所述第一导电层20的刻蚀率；所述第二过孔301在所述第一导电层20的正投影完全覆盖所述第一通孔2001。
112.通常情况下，第一电极层19的材料为氧化铟锡(ito)，第一导电层20的材料可选择铜(cu)或铝(al)等金属，用于对第一电极层19进行刻蚀的第一刻蚀液对于上述金属的刻蚀能力并不强，即第一刻蚀液对第一电极层19的刻蚀率大于对第一导电层20的刻蚀率。第一电极层19刻蚀完成后的微观结构如图13a和图13b所示。
113.在刻蚀第一电极层19时，由于过刻蚀(over etch)的作用，所形成的第二过孔301的孔壁并非与第一通孔2001的孔壁对齐，而是相比于第一通孔2001的孔壁具有一定程度的内缩，如图9h中的虚线框所示。因此，就所形成的第二过孔301在第一导电层20的正投影完全覆盖第一通孔2001，也就是第二过孔301的孔径大于第一通孔2001的孔径。能够进一步的保证第二过孔301相近的公共电极层3均能够得到平坦层2的可靠支撑。
114.步骤s400，以所述光阻层的第一部分为遮蔽层，去除所述第一导电层与所述光阻层的第二部分对应的部分，以使所述第一导电层形成所述公共电极补偿线。
115.最后，对第一导电层20进行刻蚀，以使第一导电层20未被光阻层21第一部分2102覆盖的部分去除，如图9i。第一电极层19刻蚀完成后的微观结构如图14a和图14b所示。此时的第一导电层20已成为最终的设计图案，形成公共电极补偿线10。
116.基于同一个发明构思，结合上述各个实施例的阵列基板和显示面板的描述，本实施例提供一种显示装置，该方法具有上述各个实施例的阵列基板相应的技术效果，在此不再赘述。
117.一种显示装置，包括如上述各个实施例的阵列基板或显示面板。
118.需要说明的是，上述对本技术的一些实施例进行了描述。其它实施例在所附权利
要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于上述实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
119.本技术中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。
120.本技术的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本技术限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本技术的原理和实际应用，并且使本领域的普通技术人员能够理解本技术从而设计适于特定用途的带有各种修改的各种实施例。
121.所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本技术的范围(包括权利要求)被限于这些例子；在本技术的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本技术实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
122.尽管已经结合了本技术的具体实施例对本技术进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。
123.本技术实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本技术实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种阵列基板，其特征在于，包括衬底基板，所述衬底基板的一侧设置有平坦层，所述平坦层沿厚度方向设有贯通的第一过孔；所述平坦层远离所述衬底基板的一侧设有公共电极层，所述公共电极层沿厚度方向设有贯通的第二过孔，所述第二过孔在所述平坦层的正投影完全覆盖所述第一过孔。2.根据权利要求1所述的阵列基板，其特征在于，所述平坦层靠近所述衬底基板的一侧设置有与所述公共电极层连接的公共电极线、多条沿第一方向间隔设置的栅线，以及多条沿第二方向间隔设置的数据线，所述栅线和所述数据线绝缘交叠，所述栅线和所述公共电极线同层分隔设置；所述公共电极层远离所述衬底基板的一侧设置有公共电极补偿线，所述公共电极补偿线至少部分与所述栅线或所述数据线相对应，所述公共电极补偿线与所述公共电极层连接。3.根据权利要求2所述的阵列基板，其特征在于，所述公共电极补偿线远离所述衬底基板的一侧还设有隔垫物；所述公共电极补偿线设有岛结构，所述岛结构的宽度大于除所述岛结构外的其他所述公共电极补偿线的宽度，所述岛结构朝向所述隔垫物的一侧设有承载平面，所述隔垫物在所述公共电极补偿线的正投影至少部分位于所述承载平面内。4.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板包括显示区和至少设置于显示区一侧的非显示区；多条所述栅线和所述数据线交叠设置于所述显示区内，所述公共电极线设置于所述非显示区内；所述公共电极补偿线在所述公共电极层的正投影为第一投影，所述公共电极线在所述公共电极层的正投影为第二投影，所述第一投影和所述第二投影之间存在重合区，在所述重合区内的公共电极层与公共电极线连接。5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板的非显示区围绕所述显示区设置，所述公共电极线为围绕所述显示区的环形线；所述公共电极补偿线与所述栅线一一对应，或者与所述数据线一一对应；每一公共电极补偿线的所述第一投影的两端与所述公共电极线的第二投影之间分别存在一个所述重合区。6.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔为锥形孔，所述第一过孔的孔壁坡度角为50
°
至60
°
；其中，所述孔壁坡度角为该孔壁与所述衬底基板所在平面之间的夹角。7.根据权利要求1所述的阵列基板，其特征在于，所述第一过孔包括朝向所述公共电极层的第一孔口，以及远离所述公共电极层的第二孔口；所述第一孔口的直径大于所述第二孔口的直径；所述第二过孔的边缘与所述第一孔口的边缘之间的最小距离为1.7微米至3.2微米。8.一种显示面板，其特征在于，包括彩膜基板和如权利要求1至7所述的阵列基板；所述彩膜基板设置有黑矩阵，所述黑矩阵在所述衬底基板的正投影形成第一子暗区；所述阵列基板包括多条交叠设置的所述栅线和所述数据线形成多个像素区域，每一所述像素区域内设置有至少两个畴显示区域，每一所述畴显示区域内包括设置于所述公共电极层或所述像素电极层的狭缝，相邻的所述畴显示区域内的狭缝的方向不同，使相邻两个
所述畴显示区域之间形成一交畴区域；每一所述交畴区域在所述衬底基板的正投影均形成与所述第一子暗区交叉的第二子暗区，全部所述第二子暗区与所述第一子暗区形成总暗区；所述阵列基板还包括公共电极补偿线，所述公共电极补偿线在所述衬底基板的正投影位于所述总暗区内。9.根据权利要求8所述的显示面板，其特征在于，所述公共电极补偿线在所述衬底基板的正投影位于所述第一暗区范围内。10.一种制备如权利要求1至7任一项所述的阵列基板的方法，其特征在于，包括：提供层叠设置的平坦层、第一电极层、第一导电层和光阻层，其中，所述平坦层设有所述第一过孔，所述第一导电层设置有与所述第一过孔对应的第一通孔，所述光阻层包括与所述第一过孔对应的第二通孔、除所述第二通孔外的第一部分，以及第二部分，所述第一部分的厚度大于所述第二部分的厚度；去除所述光阻层的所述第二部分；以所述第一导电层为遮蔽层，去除所述第一电极层与所述第一过孔对应的部分，该部分形成所述第二过孔，所述第一电极层形成所述公共电极层。11.根据权利要求10所述的方法，其特征在于，所述以所述第一导电层为遮蔽层，去除所述第一电极层与所述第一过孔对应的部分，以形成所述第二过孔，所述第一电极层形成所述公共电极层，包括：通过第一刻蚀液去除所述第一电极层与所述第一过孔对应的部分，以形成所述第二过孔；其中，所述第一刻蚀液对所述第一电极层的刻蚀率大于对所述第一导电层的刻蚀率；所述第二过孔在所述第一导电层的正投影完全覆盖所述第一通孔。12.根据权利要求10所述的方法，其特征在于，在所述提供层叠设置的平坦层、第一电极层、第一导电层和光阻层前，还包括：提供层叠设置的所述平坦层、所述第一电极层、待成型第一导电层和待成型光阻层，其中，所述平坦层设有所述第一过孔，所述待成型光阻层的厚度不小于所述光阻层的第一部分的厚度；通过半透光掩膜版对所述待成型光阻层进行曝光和显影，以形成所述光阻层；以所述光阻层作为遮蔽层，去除所述待成型第一导电层与所述第一过孔对应的部分，该部分形成所述第一通孔，所述待成型第一导电层形成第一导电层。13.根据权利要求12所述的方法，其特征在于，所述半透光掩膜版包括具有光透过率差异的第一透光图形、第二透光图形和第三透光图形，以使所述待成型光阻层形成具有厚度差异的所述第二通孔、所述第一部分和所述第二部分。14.根据权利要求13所述的方法，其特征在于，所述第一透光图形的光透过率为100％，所述第二透光图形的光透过率为0％，所述第三透光图形的光透过率为不大于20％且大于0％。15.根据权利要求10所述的方法，其特征在于，所述陈列基板还包括公共电极补偿线，所述方法还包括：以所述光阻层的第一部分为遮蔽层，去除所述第一导电层与所述光阻层的第二部分对应的部分，以使所述第一导电层形成所述公共电极补偿线。
16.一种显示装置，其特征在于，包括如权利要求1-7任一项所述的阵列基板，或如权利要求8至9任一项所述的显示面板。

技术总结
本申请提供一种阵列基板及其制备方法、显示面板和显示装置，阵列基板包括衬底基板，所述衬底基板的一侧设置有平坦层，所述平坦层沿厚度方向设有贯通的第一过孔；所述平坦层远离所述衬底基板的一侧设有公共电极层，所述公共电极层沿厚度方向设有贯通的第二过孔，所述第二过孔在所述平坦层的正投影完全覆盖所述第一过孔。本申请提供的阵列基板及其制备方法、显示面板和显示装置，通过使公共电极层的第二过孔在所述平坦层的正投影完全覆盖平坦层的第一过孔，使得公共电极层中靠近第二过孔的部分均能够得到平坦层的可靠支撑，不仅有利于公共电极层的成型，也能够使后续形成在公共电极层3上方的其他结构层具有较好的覆盖性，有助于提高良品率。于提高良品率。于提高良品率。


技术研发人员：王兆君 吴旭 杨宇桐 黄中浩 宁智勇 高坤坤
受保护的技术使用者：重庆京东方光电科技有限公司
技术研发日：2023.06.14
技术公布日：2023/8/1