半导体封装用框架及其制作方法、以及封装方法与流程

1.本发明涉及半导体集成电路封装领域，尤其涉及一种半导体封装用框架及其制作方法、以及封装方法。


背景技术：

2.当前封装用的半导体引线框架，是对铜合金材质的铜板进行冲压工艺（冲压设备使用特定的模具对铜材进行一次或者多次冲压，裁切）或者蚀刻工艺（利用曝光，显影，化学药水蚀刻等对铜材处理）加工而成；冲压工艺使用的模具开发成本巨大，单次开发成本高，一旦后续产品研发失败损失较大；蚀刻工艺初次开发成本低，但是后续单价高，量产使用成本高昂。同时这两种加工耗损金属80%，针对金，铜，等有色金属国内资源储量少，大量依赖进口而言，经济成本高，资源浪费。
3.同时当前使用铜合金基材纯度低，内部或多或少有铁，镍等其他元素，在后续使用过程中有被磁化的风险，对有无磁要求的产品（比如霍尔传感器，利用的是磁感应原理进行测速，角度方向测定等）是不能使用的。现阶段各国对环保要求提高，rohs（restriction of hazardous substance，rohs环保认证），hf（halogen free，无卤或低卤认证）等对产品提出较高要求，所以使用的材质里面杂质必须得到控制。
4.同时小尺寸产品的框架制程不易满足，特别是封装尺寸在长1mm*宽1mm*高0.5mm以下的qfn（quad flat no-leads package，方形扁平无引脚封装），qfp（quad flat package，方型扁平式封装技术）类产品，使用的铜合金材质框架厚度很薄，厚度小于0.152mm，框架片条整体强度较弱，生产，搬运，检查等过程，极易造成变形翘曲，导致加工困难，在注塑时易造成塑封料溢出异常，出现外观和可焊性失效；若发生卡料等其他异常，整条产品都将报废。qfn半蚀刻框架底部设计并不是平面设计，框架底部部分区域会被化学药剂蚀刻掉一半深度，这就造成框架底部存在无支撑或支撑强度低的问题，在db（die bond，将芯片与载体分离的过程，也是将芯片与封装基板连接的过程）工艺和wb（wire bonding，将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上形成电路互连，即打线键合）工艺时，会造成不可控的跳动，造成虚焊，球脱或上片中心偏移等异常，给产品的可靠性造成极大困扰。


技术实现要素：

5.针对上述现有技术中存着的不足之处，本发明提供了一种半导体封装用框架及其制作方法、以及封装方法，解决了现有技术中的半导体引线框架在生产制造中容易发生变形、框架底部存在无支撑或支撑强度低的技术问题。
6.第一方面，本发明公开了一种半导体封装用框架，包括不锈钢基板、连接于该不锈钢基板的背面的至少一个引脚，该引脚包括自下而上设置的金层、中间层和用于承载芯片或焊线键合的银层，该金层是由纯金粉压铸在该不锈钢基板上形成的，该中间层是由单一纯金属粉压铸在对应该金层上形成的，该银层是由纯银粉压铸在对应该中间层形成的。
7.本发明半导体封装用框架进一步改进在于，该中间层的单一纯金属粉为纯铜粉。
8.本发明半导体封装用框架进一步改进在于，该中间层的单一纯金属粉为纯镍粉。
9.本发明半导体封装用框架进一步改进在于，该中间层的厚度大于该金层的厚度和该银层的厚度。
10.本发明半导体封装用框架进一步改进在于，该不锈钢基板为0.15~0.25mm厚的sus430型不锈钢。
11.第二方面，本发明还提供了一种半导体封装用框架的制作方法，包括如下步骤：对纯金粉、单一纯金属粉、纯银粉进行烘烤；制作引脚的金层，将其中一套压铸模具的下型腔连接在该不锈钢基板上，并在对应的该上型腔内添注纯金粉，再将添注有纯金粉的上型腔和对应的该下型腔合模，然后进行加热加压形成粗胚，再将粗胚放入真空炉中进行真空烧结；采用与该金层同样的制作方式用另外两套压铸模具依次制作单一纯金属粉的中间层和纯银粉的银层操作，其中，该中间层形成于该金层上，该银层形成于该中间层上，通过金层、中间层和银层形成至少一个引脚；对不锈钢基板以及引脚整体进行热处理，进而形成紧密结合的框架。
12.本发明半导体封装用框架进一步改进在于，在进行热处理后，对框架表面进行抗氧化和粗化处理。
13.第三方面，本发明还提供了一种半导体封装用框架的封装方法，包括如下步骤：提供如上所述的半导体封装用框架；固晶，将芯片通过导电胶横跨粘接于引脚的银层上；键合，将该芯片与银层之间通过压焊打线实现电性连接；塑封，对键合完成的产品进行注塑处理；基板撕除切割，将塑封后的产品在塑封面进行贴膜，并将不锈钢基板从注塑后的产品上撕除。
14.本发明半导体封装用框架进一步改进在于，在进行固晶前，将芯片的晶圆研磨减薄，降低总体塑封厚度。
15.本发明和已有技术相比较，其效果是积极和明显的。本发明通过不锈钢基板和纯金属粉结合形成封装框架，解决了现有技术中的半导体引线框架在生产制造中容易发生变形、框架底部存在无支撑或支撑强度低的技术问题。硬度和支撑强度均强于冲压和蚀刻的铜合金框架，并且不锈钢基板底部是纯平结构，所以在生产制造中可避免变形的问题，该中间层采用纯镍粉或者纯铜粉的硬度较高，可提升整个塑封体的支撑力。
附图说明
16.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1为本发明的半导体封装用框架的纵剖面图。
18.图2为本发明的半导体封装用框架的仰视图。
19.图3为本发明的半导体封装用框架封装方法的芯片键合后的纵剖面图。
20.图4为本发明的半导体封装用框架封装方法的芯片焊线后的纵剖面图。
21.图5为本发明的半导体封装用框架封装方法的芯片注塑后的纵剖面图。
22.图6为本发明的半导体封装用框架封装方法的芯片不锈钢基板撕除并后的纵剖面图。
23.图7为本发明的半导体封装用框架封装方法的芯片焊线后的仰视图。
24.图中，1、引脚背面；2、引脚正面；3、不锈钢基板；4、金层；5、中间层；6、银层；7、芯片；8、焊线；9、导电胶；10、塑封体
具体实施方式
25.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
26.如图1和图2所示，本发明提供了半导体封装用框架，包括不锈钢基板3、连接于该不锈钢基板3的背面的至少一个引脚，该引脚包括自下而上设置的金层4、中间层5和用于承载芯片7或焊线8键合的银层6，该金层4是由纯金粉压铸在该不锈钢基板3上形成的，该中间层5是由单一纯金属粉压铸在对应该金层4上形成的，该银层6是由纯银粉压铸在对应该中间层5形成的。小方框为框架塑封后外露在塑封体10背面的部分——引脚背面1（即为金层的底面），单颗产品背面呈矩阵式排列的九个引脚，其他区域均为塑封体10填充，由于该外露区域是金层4，不需要进行电镀处理即可在pcb板（printed circuit board，印刷电路板）上进行smt（surface mounted technology，表面组装技术或表面贴装技术）工艺，与锡等焊料具有较好结合性和浸润性，框架正面的承载芯片7和打线位置是银层6。在金层4和银层6之间是铜层。本实施例中，引脚正面2比引脚背面1尺寸大出35~50微米，充当基岛，承载芯片7，引脚正面为银层可进行焊线8（金线，铜线等）的键合，银层的设置相较于其他可达到相同效果的金属成本更低。
27.优选的，该中间层5的单一纯金属粉为纯铜粉。当导电性要求较高或者无磁产品时选择铜材质。
28.优选的，该中间层5的单一纯金属粉为纯镍粉。当需要耐腐蚀性强的框架时需要选择镍材质。
29.优选的，该中间层5的厚度大于该金层4的厚度和该银层6的厚度。粉末压铸框架的引脚均是在不锈钢基板3上利用模具热压形成，一般由第一层金层4，第二层镍，或者铜；第三层银组成。金层4是产品smt工艺（surface mounted technology，表面组装技术或表面贴装技术）时，与焊锡结合，提高可焊性。镍层或者铜层处于金层4和银层6之间，作为该框架的主材层，起到导热和导电作业；并且其硬度高，充当整个塑封体10的“骨骼”。银层6位于引线框架最上面，在键合工艺时，可以与焊线8（铜线，金线或者合金线等）更好的结合。并且如果有无磁要求时，采用金，铜，银的镀层，没有会被磁化的其他材质存在，真正做到无磁产品。
30.优选的，该不锈钢基板3为0.15~0.25mm厚的sus430型不锈钢。本实施例，使用的是0.15~0.25mm的sus430（日本sus系列不锈钢）不锈钢基板3，该基板的作用是承接框架和优
化封装工艺，在此基板上多次进行所需金属粉末压铸，烧结，热处理，抛光等工艺，制成所需的框架形状。由于使用的是sus430不锈钢基板3，所以其硬度和支撑强度均强于冲压和蚀刻的铜合金框架，并且sus430底部是纯平结构，所以在生产制造中可很好避免变形等问题，并解决在db（die bond，将芯片与载体分离的过程，也是将芯片与封装基板连接的过程）工艺和wb（wire bonding，将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上形成电路互连，即打线键合）工艺框架的跳动问题，焊接强度得到保障。同时该种设计金属的损耗只有1—5%，而一般的加工则会耗损金属50%，是有效提高资源利用率。
31.另一方面，本发明还提供了一种半导体封装用框架的制作方法，包括如下步骤：对纯金粉、单一纯金属粉、纯银粉进行烘烤；提供三套压铸模具，每套该压铸模具包括彼此适配的至少一对下型腔和上型腔；制作引脚的金层4，将其中一套压铸模具的下型腔连接在该不锈钢基板3上，并在对应的该上型腔内添注纯金粉，再将添注有纯金粉的上型腔和对应的该下型腔合模，然后进行加热加压形成粗胚，再将粗胚放入真空炉中进行真空烧结；采用与该金层4同样的制作方式用另外两套压铸模具依次制作单一纯金属粉的中间层5和纯银粉的银层6操作，其中，该中间层5形成于该金层4上，该银层6形成于该中间层5上，通过金层4、中间层5和银层6形成至少一个引脚；对不锈钢基板3以及引脚整体进行热处理，进而形成紧密结合的框架。热处理可进一步减少孔隙，增加密度，也可以降低不同金属层之间剥离脱开的风险。
32.优选的，在进行热处理后，对框架表面进行抗氧化和粗化处理。该操作可根据实际需要选择进行相应操作。
33.在选择材料时，首先选型0.15mm厚的不锈钢材质sus430作为载体，该基材在外力下不易变形、翘曲，但是应注意过热或过冷造成的热胀冷缩。金层4、铜层、银层6的压铸使用纯金粉，纯铜粉，纯银粉。材料获取：通过机械将采买的纯固态金属粉碎，或者从金属盐溶液里置换还原出纯金属，再进行粉碎，从而获取高纯度金粉，银粉，铜粉。获取的材料使用前需要进行一次烘烤，去除湿气，烘烤的温度应小于各金属粉的熔点，以防在压铸还有烧结过程中金属层结合不成分，造成较大孔隙。压铸模具的制作，根据所设计的框架形状，材料以及材料所需要达到的性能，计算出每层金属层的厚度，决定开设模具腔体的形状和深度。本框架用三种金属元素，金，铜，银，需要根据三种金属层形状和厚度，分别设计第一压铸模具：金层4腔体模具，第二压铸模具：铜层腔体模具，第三压铸模具：银层6腔体模具，并进行三次压铸和三次真空烧结。利用金属粉末进行热压铸，真空烧结或者微波烧结制造纯度高，无杂质，致密性好的引线框架。
34.在进行金层4压铸时，将sus430基板连接下型腔，按照设计的金层4形状面积和金层4厚度，在上型腔内添注相应的金粉用量。上下腔体合模后，加热加压一定时间后，该加热温度温度在金的熔点下，在sus430上形成框架的第一层金层4，此时粗胚内金属具有分布不均或者孔隙。将其放入真空炉中，进行真空烧结＞60分钟，烧结发生在500℃~800℃的温度下，低于的本体融化温度。烧结属于固态扩散的过程，由于浓度梯度，温度梯度，压力梯度都会导致质量传输，所以温度足够高，原子热振动越激烈，原子激活迁移几率越大，同时时间越长，迁移距离越远，所以烧结过程通过质量传输使颗粒间结合在一起，孔隙减少，金层4原子分布更加均匀与致密。
35.在进行中间层5的压铸时，采用与金层4相同压铸和烧结原理在完成的金层4上进行压铸和烧结，形成框架对应的中间层5；在进行银层6的压铸时，采用与金层4相同压铸和烧结原理在完成的中间层5上进行压铸和烧结，形成框架的银层6。
36.另一方面，本发明还提供了一种半导体封装用框架的封装方法，包括如下步骤：提供如上所述的半导体封装用框架；固晶，如图3所示，将芯片7通过导电胶9横跨粘接于引脚的银层6上；将芯片7通过导电胶9粘接于银层上，此时由于使用不锈钢基板3，底部平整度高，背面是平面结构，不存在不可控的跳动；键合，如图4和图5所示，将该芯片7与银层之间通过压焊打线实现电性连接；此时由于使用不锈钢基板3，底部平整度高，背面是平面结构，不存在不可控的跳动，真空吸附背面效果最优，产品键合品质和可靠性大大优于原来的工艺方法；塑封，如图6所示，对键合完成的产品进行注塑处理；不锈钢基板3底部是纯平结构，平面平整度高，在注塑阶段可避免注塑溢胶（由于背面有镀金层4，免除进行电镀工艺，直接进行后续切割测试，缩短封测交货期和免除电镀的人工，电力，环保和材料成本）；基板撕除切割，如图7所示，将塑封后的产品在塑封面进行贴膜，并将不锈钢基板3从注塑后的产品上撕除；之后进行pkg saw（package saw，切基板）切割分离，得到需要的完成品。撕除的sus430基板可以回收重复使用。切割分离的产品，进入测试阶段。
37.优选的，在进行固晶前，将芯片7的晶圆研磨减薄，降低总体塑封厚度，从而减少焊线8露出塑封体10外的风险。芯片7的晶圆研磨减薄后的厚度：硅单质晶圆在200~250um之间，砷化镓、碳化硅晶圆在100um的厚度。
38.传统的qfn（quad flat no-leads package，方形扁平无引脚封装）为了防止溢料，采用在背面贴热塑类型的高温胶带，其价格高昂，而且国内没有类似替代产品，需要从国外厂商购买。sus430底部是纯平结构，平面平整度高，硬度大，机械强度强，不易变形，在注塑阶段可避免注塑溢胶；在产品切割分离前，将其从产品剥离后还可以回收重复使用。
39.本发明通过不锈钢基板和纯金属粉结合形成封装框架，解决了现有技术中的半导体引线框架在生产制造中容易发生变形、框架底部存在无支撑或支撑强度低的技术问题。硬度和支撑强度均强于冲压和蚀刻的铜合金框架，并且不锈钢基板底部是纯平结构，所以在生产制造中可避免变形的问题，该铜或镍层采用纯镍粉或者纯铜粉的硬度较高，可提升整个塑封体的支撑力。
40.本发明中未涉及部分均与现有技术相同或可采用现有技术加以实现。以上所述仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

技术特征：
1.一种半导体封装用框架，其特征在于，包括不锈钢基板、连接于所述不锈钢基板的表面的至少一个引脚，所述引脚包括自下而上设置的金层、中间层和用于承载芯片或焊线键合的银层，所述金层是由纯金粉压铸在所述不锈钢基板上形成的，所述中间层是由单一纯金属粉压铸在对应所述金层上形成的，所述银层是由纯银粉压铸在对应所述中间层形成的。2.根据权利要求1所述的半导体封装用框架，其特征在于，所述中间层的单一纯金属粉为纯铜粉。3.根据权利要求1所述的半导体封装用框架，其特征在于，所述中间层的单一纯金属粉为纯镍粉。4.根据权利要求1所述的半导体封装用框架，其特征在于，所述中间层的厚度大于所述金层的厚度和所述银层的厚度。5.根据权利要求1所述的半导体封装用框架，其特征在于，所述不锈钢基板为0.15~0.25mm厚的sus430型不锈钢。6.一种半导体封装用框架的制作方法，其特征在于，包括如下步骤：对纯金粉、单一纯金属粉、纯银粉进行烘烤；提供三套压铸模具，每套所述压铸模具包括彼此适配的至少一对下型腔和上型腔；制作引脚的金层，将其中一套压铸模具的下型腔连接在不锈钢基板上，并在对应的所述上型腔内添注纯金粉，再将添注有纯金粉的上型腔和对应的所述下型腔合模，然后进行加热加压形成粗胚，再将粗胚放入真空炉中进行真空烧结；采用与所述金层同样的制作方式用另外两套压铸模具依次制作单一纯金属粉的中间层和纯银粉的银层，其中，所述中间层形成于所述金层上，所述银层形成于所述中间层上，通过金层、中间层和银层形成至少一个引脚；对不锈钢基板以及引脚整体进行热处理，进而形成紧密结合的框架。7.根据权利要求6所述的半导体封装用框架的制作方法，其特征在于，在进行热处理后，对框架表面进行抗氧化和粗化处理。8.一种半导体封装用框架的封装方法，其特征在于，包括如下步骤：提供如权利要求1所述的半导体封装用框架；固晶，将芯片盖设在对应引脚上，并利用导电胶粘接于所述引脚的银层上；键合，将所述芯片与银层之间通过压焊打线实现电性连接；塑封，对键合完成的产品进行注塑处理；基板撕除切割，将塑封后的产品在塑封面进行贴膜，并将不锈钢基板从塑封后的产品上撕除。9.根据权利要求8所述的半导体封装用框架的封装方法，其特征在于，在进行固晶前，将芯片的晶圆研磨减薄，降低总体塑封厚度。

技术总结
本发明涉及一种半导体封装用框架及其制作方法、以及封装方法，其涉及半导体集成电路封装领域，框架包括不锈钢基板、连接于该不锈钢基板的背面的至少一个引脚，该引脚包括自下而上设置的金层、中间层和用于承载芯片或焊线键合的银层，该金层是由纯金粉压铸在该不锈钢基板上形成的，该中间层是由单一纯金属粉压铸在对应该金层上形成的，该银层是由纯银粉压铸在对应该中间层形成的。本发明解决了现有技术中的半导体引线框架在生产制造中容易发生变形、框架底部存在无支撑或支撑强度低的技术问题。硬度和支撑强度均强于冲压和蚀刻的铜合金框架，并且不锈钢基板底部是纯平结构，所以在生产制造中可避免变形的问题。生产制造中可避免变形的问题。生产制造中可避免变形的问题。


技术研发人员：孙彬
受保护的技术使用者：青岛泰睿思微电子有限公司
技术研发日：2023.06.21
技术公布日：2023/8/1