一种基于WO

一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法
技术领域
1.本发明属于非易失性存储器技术领域，具体涉及一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法。


背景技术：

2.近年来，非易失性模拟忆阻器在存内计算和神经形态计算方面具有巨大的应用前景。在这种情况下，内存器件在承担数据存储的同时，也承担着计算的任务。因此，实现具有高性能的模拟忆阻器具有深远的意义。主流的忆阻器是基于导电通道的原理，如何有效地控制导电通道的形成和断裂，实现器件电导从突变到缓变，是目前忆阻器面临的主要问题。因此，从忆阻材料的选择，器件结构的构建等方面进行设计，可以获得具有高动态量程、高保持特性、耐受性好以及转变速度快等高性能的模拟忆阻器件。
3.目前过渡金属氧化物是主流忆阻器的存储介质，其中与cmos工艺兼容的三氧化钨被认为是很有前途的忆阻材料。基于此制备的忆阻器具有优异的阻变特性，如较大的存储窗口和多态存储等性能。此外，过渡金属氧化钇具有高的热稳定性和优良的电学性质，在非易失性存储和神经形态器件方面具有很好的应用前景。其稳定的化学计量y2o3，具有立方c型萤石结构晶体，是一种具有正交晶体pnma结构的亚稳态成分，其中氧缺陷很容易嵌入到化学计量的钇基质中，在实现稳定的阻变性能上具有很好的应用前景。此外，由于高达25%的阴离子亚晶格位点仍未被占据，氧化钇具有较高的缺陷密度。它们沿着晶体结构形成不交叉的空位链等导电通道。因此，氧化钇在忆阻器领域具有很好的应用前景。
4.但是目前基于以上两种存储层的模拟忆阻器缺少相关的设计和研究，通过利用wo
x
和yoy来构建异质结结构，实现具有稳定且性质优异的模拟阻变特性的制备未有报道。


技术实现要素：

5.为了克服上述现有技术的缺点，本发明的目的在于提供一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，以解决现有的基于wo
x
和yoy模拟忆阻器的性能无法实现的技术问题。
6.为了达到上述目的，本发明采用以下技术方案予以实现：本发明公开了一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，包括如下步骤：1）采用物理气相沉积工艺在衬底上沉积导电薄膜作为下电极；2）采用溅射工艺在步骤1）制得的下电极上连续沉积wo
x
/yoy/wo
x
/yoy薄膜层，制备双异质结结构作为模拟忆阻器的介质存储层；3）采用物理气相沉积工艺在步骤2）制得的介质存储层上沉积导电薄膜作为上电极，得到基于wo
x
/yoy双异质结结构的模拟忆阻器。
7.优选地，步骤1）和步骤3）中，上电极选择为惰性金或铂、活性铜或钨导电薄膜；所述下电极选择为惰性金或铂、活性铜导电薄膜。
8.优选地，步骤2）中，沉积wo
x
薄膜的溅射源采用钨靶材，沉积yoy薄膜的溅射源为钇靶材；wo
x
和yoy薄膜都采用射频磁控溅射的方式进行沉积。
9.优选地，步骤2）中单层wo
x
薄膜沉积时间为2分钟~5分钟；单层yoy薄膜沉积时间为0.4分钟~1分钟。
10.优选地，步骤2）中，wo
x
薄膜射频溅射功率为50~200瓦；yoy薄膜射频溅射功率为50~180瓦。
11.优选地，步骤2）中，wo
x
薄膜沉积温度为150~350℃；yoy薄膜沉积温度为100~350℃。
12.优选地，步骤2）中，在沉积过程中同时通入氩气和氧气；wo
x
薄膜沉积过程氩气流速为20~40 sccm，氧气流速为5~20 sccm；yoy薄膜沉积过程氩气流速为10~30 sccm，氧气流速为5~20 sccm。
13.优选地，步骤1）和步骤3）中，下电极的厚度为80～150纳米；所述上电极的厚度为80～200纳米。
14.本发明还提供由上述制备方法制得的一种基于wo
x
/yoy双异质结结构模拟忆阻器。
15.与现有技术相比，本发明具有以下有益效果：本发明的一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，该方法制备的器件利用wo
x
/yoy双异质结结构，通过调控上下电极之间到导电通道的形成和断裂的过程，使得阻变特性具有缓变的特征，在非易失性模拟存储器领域具有广阔的应用前景。 采用物理气相沉积工艺在衬底上沉积导电薄膜作为下电极，同样，采用物理气相沉积工艺获得稳定可靠的上电极，进而为模拟忆阻器的高可靠性提供保障；采用射频磁控溅射在下电极上沉积wo
x
/yoy双异质结薄膜层单元，是获得模拟忆阻性能的关键；采用物理气相沉积工艺在介质存储层上沉积导电薄膜作为上电极，为进一步实现模拟忆阻器提供保障。
16.进一步地，选择惰性金和/或铂为模拟忆阻器的上下电极，可以减少电极对阻变特性的影响，只让介质层中氧空穴参与阻变特性；采用活性铜和/或钨导电薄膜作为上下电极，可以实现电极中的活性金属原子和氧缺陷共同参与阻变行为，模拟阻变的性能实现较好的调控。
17.进一步地，选择钨靶材和钇靶材作为沉积wo
x
薄膜和yoy薄膜的靶材，再结合通入的氧气，可以有效地调控薄膜中的氧缺陷；射频磁控溅射的方式进行沉积，制备的薄膜具有更高的均匀一致性，薄膜的致密性高，是实现优异模拟阻变特性的基础。
18.进一步地，单层wo
x
薄膜沉积时间为2分钟~5分钟，单层yoy薄膜沉积时间为0.4分钟~1分钟；高于此沉积时间范围，制备的薄膜的厚度变大，影响模拟阻变性能；低于此沉积时间范围，制备的器件容易被击穿。
19.进一步地，wo
x
薄膜射频溅射功率选择为50~200 瓦，yoy薄膜射频溅射功率设定为50~180瓦。低于此射频溅射功率范围，薄膜的制备效率低，高于此射频功率范围，薄膜表面平整度变差，进而影响器件的模拟阻变性能。
20.进一步地，在薄膜的沉积过程中，wo
x
薄膜沉积温度为150~350℃，yoy薄膜沉积温度为100~350 ℃。低于此沉积温度范围，薄膜的表面颗粒变大，平整度变差，影响器件的性能，高于此温度范围，薄膜的表面形貌也变差。
21.进一步地，在wo
x
和yo
y 薄膜沉积过程中，通入氩气和氧气；wo
x
薄膜沉积过程中氩气流速为20~40 sccm，氧气流速为5~20 sccm；yoy薄膜沉积过程中氩气流速为10~30 sccm，
氧气流速为5~20 sccm。低于前述气体流速范围，制备的薄膜厚度不可控；高于前述气体的流速范围，薄膜的形貌变差，进而器件稳定性差。
22.进一步地，下电极的厚度为80～150纳米，上电极的厚度为80～200纳米。电极过厚带来的薄膜之间附着力变差，过薄则使得薄膜容易被击穿。
23.本发明的一种基于wo
x
/yoy双异质结结构模拟忆阻器，具有制备方法可控，易于实现规模化，能实现对导电通道的可控调节，且模拟性能得到有效的提高，在神经网络计算方面具有良好的市场应用前景。
附图说明
24.图1为实施1制得的基于wo
x
/yoy双异质结结构模拟忆阻器结构示意图。
25.图2为实施1制得的基于wo
x
/yoy双异质结结构模拟忆阻器的直流电压-电流曲线图。
26.图3为实施1制得的基于wo
x
/yoy双异质结结构模拟忆阻器在不同reset电压下器件电导的连续变化曲线图。
27.图4为实施1制得的基于wo
x
/yoy双异质结结构模拟忆阻器在连续脉冲下的ltd和ltp图。
具体实施方式
28.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
29.下面结合附图对本发明做进一步详细描述：目前而言，利用wo
x
/yoy双异质结结构实现模拟忆阻器未有报道。鉴于此，本发明通过wo
x
/yoy双异质结结构模拟忆阻器来调控导电通道的形成和断裂过程，获得优异的模拟阻变特性。
30.一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，包括以下步骤：采用物理气相沉积工艺在衬底上沉积导电薄膜作为下电极；采用射频磁控溅射工艺，控制工作功率、衬底沉积温度、反应气体的流速和时间参数，在下电极上沉积连续wo
x
/yoy/wo
x
/yoy薄膜层，制备双异质结结构作为模拟忆阻器的介质存储层；进一步采用物理气相沉积工艺在介质存储层上沉积导电薄膜作为上电极，得到基于wo
x
/yoy双异质结结构模拟忆阻器。
31.具体地，上电极为惰性金或铂、活性铜或钨导电薄膜；下电极为惰性金或铂、活性铜导电薄膜。
32.具体地，wo
x
薄膜的溅射源为钨靶材；yoy薄膜的溅射源为钇靶材；wo
x
和yoy薄膜都采用射频磁控溅射的方式进行沉积。
33.具体地，对应wo
x
单层薄膜沉积时间为2分钟~5分钟；对应yoy单层薄膜沉积时间为
0.4分钟~1分钟。
34.具体地，wo
x
薄膜溅射功率为50~200 瓦；yoy薄膜溅射功率为50~180瓦。
35.具体地，wo
x
薄膜沉积温度为150~350 ℃；所述yoy薄膜沉积温度为100~350 ℃。
36.具体地，在沉积过程中同时通入氩气和氧气；wo
x
薄膜沉积过程氩气流速为20~40 sccm，氧气流速为5~20 sccm；yoy薄膜沉积过程氩气流速为10~30 sccm，氧气流速为5~20 sccm。
37.具体地，下电极的厚度为80～150纳米；上电极的厚度为80～200纳米。
38.本发明还提供了一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，所构建器件的结构自下而上依次为下电极、wo
x
/yoy双异质结介质层和上电极，属于非易失性存储器领域；本发明的制备方法，相对于基于单层介质层的忆阻器呈现出的数字型特性，wo
x
/yoy双异质结器件实现了优异的模拟阻变特性。
39.本发明提供了一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，包括以下步骤：s1、采用物理气相沉积工艺在sio2/si衬底上沉积导电薄膜作为下电极；优选地，下电极为惰性金属pt导电薄膜；优选地，下电极薄膜的厚度为100纳米。
40.s2、采用射频溅射方法，控制工作功率、衬底沉积温度、气体流速和时间，在下电极上沉积连续wo
x
/yoy/wo
x
/yoy薄膜层，制备双异质结结构作为模拟忆阻器的介质存储层；优选地，金属钨靶材和金属钇靶材作为溅射源；优选地，wo
x
单层薄膜沉积时间为5分钟；对应yoy单层薄膜沉积时间为1分钟。
41.优选地，wo
x
薄膜射频溅射功率为100 瓦；yoy薄膜溅射功率为100瓦。
42.优选地，wo
x
薄膜沉积温度为250 ℃；yoy薄膜沉积温度为250 ℃。
43.具体的，wo
x
薄膜沉积过程氩气流速为30 sccm，氧气流速为10 sccm；yoy薄膜沉积过程氩气流速为15 sccm，氧气流速为15sccm。
44.s3、采用物理气相沉积工艺在衬底上沉积导电薄膜作为上电极；优选地，上电极为金属钨导电薄膜；优选地，上电极薄膜的厚度为100纳米。
45.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
46.实施例1一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，包括以下步骤：1）采用物理气相沉积工艺在sio2/si衬底上沉积pt导电薄膜作为下电极，下电极的厚度为100纳米。
47.2）选择金属钨靶材和金属钇靶材作为溅射源，采用射频磁控溅射的方式在下电极
上依次进行yoy、wo
x
、yoy和wo
x
薄膜沉积：wo
x
单层薄膜沉积时间为5分钟；yoy单层薄膜沉积时间为1分钟；wo
x
薄膜溅射功率为100瓦，yoy薄膜溅射功率为100瓦；wo
x
和yoy薄膜沉积温度均为250 ℃；wo
x
薄膜沉积过程中氩气流速为30 sccm，氧气流速为10 sccm；yoy薄膜沉积过程中氩气流速为15 sccm，氧气流速为15 sccm；制备得到连续的wo
x
/yoy/wo
x
/yoy薄膜层的介质存储层。
48.3）采用物理气相沉积工艺在介质存储层上沉积钨导电薄膜作为上电极，上电极的厚度为100纳米。
49.请参阅图1，图1为实施例1制备的基于wo
x
/yoy双异质结结构模拟忆阻器的结构示意图，从下至上依次为衬底、pt下电极、双异质结结构存储层和钨上电极。
50.请参阅图2，图2为实施例1制备的基于wo
x
/yoy双异质结结构模拟忆阻器的电压-电流曲线图，从图中可以看出阻变器件呈现出模拟忆阻特性。
51.请参阅图3，图3为实施例1制备的基于wo
x
/yoy双异质结结构模拟忆阻器的电导曲线，从图中可以看出通过调控reset截止电压，器件的电导可以实现连续的变化。
52.请参阅图4，图4为实施例1制备的基于wo
x
/yoy双异质结结构模拟忆阻器在脉冲模式下的ltd和ltp测试结果，从图中可以看到对称性和线性度高的电导响应结果。
53.实施例2一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，包括以下步骤：1）采用物理气相沉积工艺在sio2/si衬底上沉积au导电薄膜作为下电极，下电极的厚度为80纳米。
54.2）选择金属钨靶材和金属钇靶材作为溅射源，采用射频磁控溅射的工艺在下电极上依次进行yoy、wo
x
、yoy和wo
x
薄膜沉积：wo
x
单层薄膜沉积时间为5分钟；yoy单层薄膜沉积时间为1分钟；wo
x
薄膜溅射功率为100瓦，yoy薄膜溅射功率为100瓦；wo
x
和yoy薄膜薄膜沉积温度均为250 ℃；wo
x
薄膜沉积过程中氩气流速为30 sccm，氧气流速为10 sccm；yoy薄膜沉积过程中氩气流速为15 sccm，氧气流速为15 sccm；制备得到连续的wo
x
/yoy/wo
x
/yoy薄膜层的介质存储层。
55.3）采用物理气相沉积工艺在介质存储层上沉积铂导电薄膜作为上电极，上电极的厚度为80纳米。
56.实施例2中下电极采用金薄膜，厚度为80纳米，上电极为铂薄膜，厚度为80纳米；与实施例1中制备的器件相比，实施例2制备的器件的电极厚度变薄，导致器件的稳定性变差；下电极用金，上电极为铂，导致器件的可靠性变差。
57.实施例3一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，包括以下步骤：1）采用物理气相沉积工艺在sio2/si衬底上沉积活性cu导电薄膜作为下电极，下电极的厚度为150纳米。
58.2）选择金属钨靶材和金属钇靶材作为溅射源，采用射频磁控溅射的方式在下电极上依次进行yoy、wo
x
、yoy和wo
x
薄膜沉积：wo
x
单层薄膜沉积时间为2分钟；yoy单层薄膜沉积时间为0.4分钟；wo
x
薄膜溅射功率为100瓦，yoy薄膜溅射功率为100瓦；wo
x
和yoy薄膜沉积温度均为250 ℃；wo
x
薄膜沉积过程中氩气流速为30 sccm，氧气流速为10 sccm；yoy薄膜沉积过程中氩气流速为15 sccm，氧气流速为15 sccm；
制备得到连续的wo
x
/yoy/wo
x
/yoy薄膜层的介质存储层。
59.3）采用物理气相沉积工艺在介质存储层上沉积惰性金导电薄膜作为上电极，上电极的厚度为200纳米。
60.实施例3下电极采用活性铜，厚度为150纳米，上电极为惰性金，厚度为200纳米；wo
x
单层薄膜沉积时间为2分钟；yoy单层薄膜沉积时间为0.4分钟。与实施例1所制备得到的器件相比，实施例3制备器件上下电极的厚度都变厚，器件电极与介质存储层的附着力变差，模拟忆阻器的可靠性变差；wo
x
和yoy单层薄膜沉积时间变短，制备的介质存储层的厚度变小，模拟阻变可靠性变差。
61.实施例4一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，包括以下步骤：1）采用物理气相沉积工艺在sio2/si衬底上沉积pt导电薄膜作为下电极，下电极的厚度为100纳米。
62.2）选择金属钨靶材和金属钇靶材作为溅射源，采用射频磁控溅射的方式在下电极上依次进行yoy、wo
x
、yoy和wo
x
薄膜沉积：wo
x
单层薄膜沉积时间为5分钟；yoy单层薄膜沉积时间为1分钟；wo
x
薄膜溅射功率为20瓦，yoy薄膜溅射功率为50瓦；wo
x
薄膜沉积温度为150 ℃； yoy薄膜沉积温度为100 ℃；wo
x
薄膜沉积过程中氩气流速为30 sccm，氧气流速为10 sccm；yoy薄膜沉积过程中氩气流速为15 sccm，氧气流速为15 sccm；制备得到连续的wo
x
/yoy/wo
x
/yoy薄膜层的介质存储层。
63.3）采用物理气相沉积工艺在介质存储层上沉积活性cu导电薄膜作为上电极，上电极的厚度为100纳米。
64.实施例4上电极为活性cu，wo
x
薄膜溅射功率为20瓦，yoy薄膜溅射功率为50瓦；wo
x
薄膜沉积温度为150 ℃；yoy薄膜沉积温度为100 ℃。与实施例1相比，实施例4中过低的薄膜射频溅射功率，导致薄膜的厚度薄，器件的性能变差；过低的薄膜沉积温度导致薄膜的形貌差，模拟阻变的可靠性变差。
65.实施例5一种基于wo
x
/yoy类超晶格结构的模拟忆阻器及其制备方法，包括以下步骤：1）采用物理气相沉积工艺在sio2/si衬底上沉积pt导电薄膜作为下电极，下电极的厚度为100纳米。
66.2）选择金属钨靶材和金属钇靶材作为溅射源，采用射频磁控溅射的方式在下电极上依次进行yoy、wo
x
、yoy和wo
x
薄膜沉积：wo
x
单层薄膜沉积时间为5分钟；yoy单层薄膜沉积时间为1分钟；wo
x
薄膜溅射功率为200瓦，yoy薄膜溅射功率为180瓦；wo
x
和yoy薄膜沉积温度均为350 ℃；wo
x
薄膜沉积过程中氩气流速为20 sccm，氧气流速为5sccm；yoy薄膜沉积过程中氩气流速为10 sccm，氧气流速为5sccm；制备得到连续的wo
x
/yoy/wo
x
/yoy薄膜层的介质存储层。
67.3）采用物理气相沉积工艺在介质存储层上沉积w导电薄膜作为上电极，上电极的厚度为100纳米。
68.实施例5中wo
x
薄膜溅射功率为200瓦，yoy薄膜溅射功率为180瓦；wo
x
和yoy薄膜沉积温度为350 ℃；wo
x
薄膜沉积过程中氩气流速为20 sccm，氧气流速为5sccm；yoy薄膜沉积过程中氩气流速为10 sccm，氧气流速为5 sccm。与实施例1相比，实施例5中，过高的溅射功
率导致薄膜的粗糙度增加，致使器件的稳定性变差；过高的沉积温度导致薄膜的缺陷较少，使得模拟阻变性能变差；过低的氩气流速和氧气流速导致粗糙度增加，致使器件的稳定性也变差。
69.实施例6一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，包括以下步骤：1）采用物理气相沉积工艺在sio2/si衬底上沉积pt导电薄膜作为下电极，电极的厚度为100纳米。
70.2）选择金属钨靶材和金属钇靶材作为溅射源，采用射频磁控溅射的方式在下电极上依次进行yoy、wo
x
、yoy和wo
x
薄膜沉积：wo
x
单层薄膜沉积时间为5分钟；yoy单层薄膜沉积时间为1分钟；wo
x
薄膜溅射功率为100瓦，yoy薄膜溅射功率为100瓦；wo
x
和yoy薄膜薄膜沉积温度均为250 ℃；wo
x
薄膜沉积过程中氩气流速为40 sccm，氧气流速为20 sccm；yoy薄膜沉积过程中氩气流速为30 sccm，氧气流速为20 sccm；制备得到连续的wo
x
/yoy/wo
x
/yoy薄膜层的介质存储层。
71.3）采用物理气相沉积工艺在介质存储层上沉积w导电薄膜作为上电极，上电极的厚度为100纳米。
72.实施例6 中wo
x
薄膜沉积过程氩气流速为40 sccm，氧气流速为20 sccm；yoy薄膜沉积过程氩气流速为30 sccm，氧气流速为20 sccm。与实施例1相比，实施例6中，较高的氩气流速和氧气流速导致薄膜的厚度增加，器件的稳性也变差。
73.综上所述，本发明提供一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，具有以下特点：1）本发明提供一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，设计双异质结结构，使得所制备的器件实现了优异的模拟阻变性能。
74.2）本发明提供一种基于wo
x
/yoy双异质结结构模拟忆阻器的制备方法，制备方法可控，易于实现规模化，实现了对导电通道的可控调节，阻变特性由突变到缓变，忆阻器的模拟性能得到有效的提高，在神经网络计算方面具有良好的市场应用前景。
75.以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

技术特征：
1.一种基于wo
x
/yo
y
双异质结结构模拟忆阻器的制备方法，其特征在于，包括如下步骤：1）采用物理气相沉积工艺在衬底上沉积导电薄膜作为下电极；2）采用溅射工艺在步骤1）制得的下电极上沉积形成连续的wo
x
/yo
y
/wo
x
/yo
y
薄膜层，制备wo
x
/yo
y
双异质结结构作为模拟忆阻器的介质存储层；3）采用物理气相沉积工艺在步骤2）制得的介质存储层上沉积导电薄膜作为上电极，得到基于wo
x
/yo
y
双异质结结构的模拟忆阻器。2.根据权利要求1所述的一种基于wo
x
/yo
y
双异质结结构模拟忆阻器的制备方法，其特征在于，步骤1）和步骤3）中，所述上电极为惰性金、铂、活性铜或钨导电薄膜；所述下电极为惰性金、铂、或活性铜导电薄膜。3.根据权利要求1所述的一种基于wo
x
/yo
y
双异质结结构模拟忆阻器的制备方法，其特征在于，步骤2）中，所述wo
x
薄膜的溅射源为钨靶材；yo
y
薄膜的溅射源为钇靶材；wo
x
和yo
y
薄膜均采用射频磁控溅射的方式进行沉积。4.根据权利要求1所述的一种基于wo
x
/yo
y
双异质结结构模拟忆阻器的制备方法，其特征在于，步骤2）中所述对应wo
x
单层薄膜沉积时间为2分钟~5分钟；所述对应yo
y
单层薄膜沉积时间为0.4分钟~1分钟。5. 根据权利要求1所述的一种基于wo
x
/yo
y
双异质结结构模拟忆阻器的制备方法，其特征在于，步骤2）中，所述wo
x
薄膜射频溅射功率为50~200 瓦；所述yo
y
薄膜射频溅射功率为50~180瓦。6. 根据权利要求1所述的一种基于wo
x
/yo
y
双异质结结构模拟忆阻器的制备方法，其特征在于，步骤2）中，所述wo
x
薄膜沉积温度为150~350 ℃；所述yo
y
薄膜沉积温度为100~350 ℃。7. 根据权利要求1所述的一种基于wo
x
/yo
y
双异质结结构模拟忆阻器的制备方法，其特征在于，步骤2）中，在沉积过程中同时通入氩气和氧气；所述wo
x
薄膜沉积过程氩气流速为20~40 sccm，氧气流速为5~20 sccm；所述yo
y
薄膜沉积过程氩气流速为10~30 sccm，氧气流速为5~20 sccm。8.根据权利要求1所述的一种基于wo
x
/yo
y
双异质结结构模拟忆阻器的制备方法，其特征在于，所述下电极的厚度为80～150纳米；所述上电极的厚度为80～200纳米。9.采用权利要求1~8中任一项所述的制备方法制得的基于wo
x
/yo
y
双异质结结构的模拟忆阻器。

技术总结
本发明公开了一种基于WO


技术研发人员：刘雍 熊锐
受保护的技术使用者：武汉大学
技术研发日：2023.06.21
技术公布日：2023/8/1