LDMOS器件以及其制作方法与流程

ldmos器件以及其制作方法
技术领域
1.本技术涉及半导体领域，具体而言，涉及一种ldmos器件以及ldmos器件的制作方法。


背景技术：

2.现有的超结ldmos(laterally diffused metal oxide semiconductor，横向扩散金属氧化物半导体)器件，利用p型柱区和n型柱区互相耗尽，提高击穿电压和降低导通电阻，由于耗尽是从p和n的边界开始，当柱区宽度增加或者掺杂浓度增加时，各个柱区的中心会出现未完全耗尽的情况，从而导致击穿电压低。
3.在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。


技术实现要素：

4.本技术的主要目的在于提供一种ldmos器件以及ldmos器件的制作方法，以解决现有技术中的由于掺杂区域不能完全耗尽导致器件的击穿电压较低的问题。
5.根据本发明实施例的一个方面，提供了一种ldmos器件，所述ldmos器件包括基底、栅极、第一场板以及多个第二场板，其中，所述基底包括衬底、外延层、体区以及漂移区，所述衬底以及所述外延层依次层叠，所述体区以及所述漂移区接触且均位于所述外延层中，所述漂移区包括沿着预定方向接触设置的多个掺杂区域，相邻的所述掺杂区域的掺杂类型不同，所述预定方向垂直所述基底厚度方向；所述栅极位于所述外延层的远离所述衬底的一侧；所述第一场板位于所述栅极的远离所述基底的一侧，所述第一场板在所述栅极上的投影覆盖所述栅极，且所述第一场板在所述外延层上的投影覆盖部分所述体区以及部分所述漂移区；多个所述第二场板位于所述外延层的远离所述衬底的一侧，所述第二场板在所述外延层中的投影一一对应地覆盖部分所述掺杂区域，且所有的所述第二场板在所述漂移区中的投影与所述第一场板在所述漂移区中的投影不重叠。
6.可选地，所述第一场板包括第一水平部、倾斜部以及多个第二水平部，其中，所述第一水平部在所述栅极上的投影覆盖所述栅极；所述倾斜部的远离所述外延层的端部与所述第一水平部的端部连接；各所述第二水平部的端部均与所述倾斜部的靠近所述外延层的端部连接，所述第二水平部与所述掺杂区域一一对应，多个所述第二水平部在所述漂移区的投影分别位于对应的所述掺杂区域中，其中，所述第一水平部与所述第二水平部的延伸方向平行，且所述延伸方向与所述预定方向以及所述基底厚度方向分别垂直。
7.可选地，所述第一水平部在所述延伸方向上的长度与所述栅极在所述延伸方向上的长度的比值为a，所述第二水平部在所述延伸方向上的长度与所述漂移区在所述延伸方向上的长度的比值为b，所述第二水平部在所述预定方向上的长度与对应的所述掺杂区域在所述预定方向上的长度的比值为c，1≤a≤2，0.05≤b≤0.6，0.2≤c≤0.9。
8.可选地，所述第二场板在所述预定方向的长度与对应的所述掺杂区域在所述预定方向的长度的比值为d，所述第二场板在所述延伸方向的长度与所述漂移区在所述延伸方向的长度的比值为e，所述第二场板靠近所述栅极的一端距离所述栅极的距离与所述漂移区在所述延伸方向的长度的比值为f，其中，0.2≤d≤0.9，0.05≤e≤0.6，0.2≤f≤0.8。
9.可选地，所述基底还包括漏区、体接触区、源区以及缓冲区，其中，所述漏区位于所述漂移区中；所述体接触区位于所述体区中；所述源区位于所述体区中，所述源区位于所述体接触区的靠近所述漂移区的一侧，且与所述体接触区接触；所述缓冲区位于所述漂移区的p型的所述掺杂区域中，所述缓冲区位于所述漏区的靠近所述体区的一侧，且与所述漏区接触。
10.可选地，所述ldmos器件还包括介质层、第一通孔、第二通孔以及第三通孔，其中，所述介质层覆盖所述栅极、所述第一场板、所述第二场板以及所述外延层的远离所述衬底的表面，且所述介质层的远离所述外延层的表面为平面；所述第一通孔贯穿所述介质层、所述体区至所述衬底中；所述第二通孔贯穿所述介质层且与所述体接触区以及所述源区分别接触；所述第三通孔贯穿所述介质层且与所述漏区接触。
11.可选地，所述ldmos器件还包括第四通孔以及多个第五通孔，其中，所述第四通孔位于所述介质层中，所述第四通孔的第一端与所述介质层的远离所述外延层的表面平齐，所述第四通孔的第二端与所述第一水平部接触；多个所述第五通孔位于所述介质层中，所述第五通孔的第一端与所述介质层的远离所述外延层的表面平齐，多个所述第五通孔的第二端与多个所述第二场板一一对应接触。
12.可选地，所述ldmos器件还包括第一金属层以及第二金属层，其中，所述第一金属层位于所述介质层的远离所述外延层的表面上，所述第一金属层与所述第一通孔、所述第二通孔、所述第四通孔以及所述第五通孔分别接触；所述第二金属层位于所述介质层的远离所述外延层的表面上，所述第二金属层与所述第一金属层间隔设置，且所述第二金属层与所述第三通孔接触。
13.可选地，部分所述掺杂区域在所述预定方向上的长度不同。
14.根据本技术的另一方面，还提供了一种ldmos器件的制作方法，所述方法包括：提供基底，所述基底包括衬底、外延层、体区以及漂移区，所述衬底以及所述外延层依次层叠，所述体区以及所述漂移区接触且均位于所述外延层中，所述漂移区包括沿着预定方向接触设置的多个掺杂区域，相邻的所述掺杂区域的掺杂类型不同，所述预定方向为垂直所述基底厚度方向；在所述外延层的远离所述衬底的一侧形成栅极；在所述栅极的远离所述外延层的一侧形成第一场板，所述第一场板在所述栅极的投影覆盖所述栅极，且所述第一场板在所述外延层的投影覆盖部分所述体区以及部分所述漂移区；在所述第一场板的一侧形成多个第二场板，各所述第二场板位于所述外延层的远离所述衬底的一侧，所述第二场板在所述外延层中的投影一一对应地覆盖部分所述掺杂区域，且所有的所述第二场板在所述漂移区中的投影与所述第一场板在所述漂移区中的投影不重叠。
15.可选地，提供基底，包括：提供依次层叠的所述衬底以及预备外延层；对所述预备外延层进行离子注入，得到所述体区以及包括多个所述掺杂区域的所述漂移区，剩余的所述预备外延层形成所述外延层。
16.可选地，在对所述预备外延层进行离子注入，得到所述体区以及包括多个所述掺
杂区域的所述漂移区之后，所述方法还包括：对所述体区进行离子注入，得到体接触区以及源区，其中，所述源区位于所述体接触区的靠近所述漂移区的一侧，且与所述体接触区接触；对所述漂移区进行离子注入，得到漏区以及缓冲区，其中，所述缓冲区位于所述漂移区的p型的所述掺杂区域中，所述缓冲区位于所述漏区的靠近所述体区的一侧，且与所述漏区接触。
17.应用本技术的技术方案，通过在所述漂移区以及所述栅极的远离所述衬底的一侧设置所述第一场板，且在多个所述掺杂区域的远离所述衬底的一侧设置多个所述第二场板，多个所述第二场板与多个所述掺杂区域一一对应，由于相邻的所述掺杂区域的掺杂类型不同，多个所述第二场板可以辅助对应的两个掺杂区域的耗尽，保证了所述器件的击穿电压较高，同时保证了所述器件的导通电阻较小，避免了现有技术中由于掺杂区域不能完全耗尽导致器件的击穿电压较低的问题，保证了所述ldmos器件的性能较好。
附图说明
18.构成本技术的一部分的说明书附图用来提供对本技术的进一步理解，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
19.图1至图4分别示出了根据本技术的实施例的ldmos器件的制作方法在各工艺步骤后得到的结构示意图；
20.图5示出了根据本技术的一种实施例的ldmos器件的俯视结构示意图；
21.图6示出了根据本技术的实施例的ldmos器件的制作方法的流程示意图。
22.其中，上述附图包括以下附图标记：
23.10、基底；20、栅极；30、第一场板；40、第二场板；50、介质层；60、第一通孔；70、第二通孔；80、第三通孔；90、第四通孔；100、第五通孔；101、衬底；102、外延层；103、体区；104、漂移区；105、掺杂区域；106、漏区；107、体接触区；108、源区；109、缓冲区；110、第一金属层；111、预备外延层；112、p型掺杂区域；113、n型掺杂区域；120、第二金属层；130、栅氧层；301、第一水平部；302、倾斜部；303、第二水平部；501、第一介质层；502、第二介质层。
具体实施方式
24.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
25.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
26.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清
楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
27.应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
28.正如背景技术中所说的，现有技术中的由于掺杂区域不能完全耗尽导致器件的击穿电压较低的问题，为了解决上述问题，本技术的一种典型的实施方式中，提供了一种ldmos器件以及ldmos器件的制作方法。
29.根据本技术的一种典型的实施例，提供了一种ldmos器件，如图4以及图5所示，上述ldmos器件包括基底10、栅极20、第一场板30以及多个第二场板40，其中，上述基底10包括衬底101、外延层102、体区103以及漂移区104，上述衬底101以及上述外延层102依次层叠，上述体区103以及上述漂移区104接触且均位于上述外延层102中，上述漂移区104包括沿着预定方向d1接触设置的多个掺杂区域105，相邻的上述掺杂区域105的掺杂类型不同，上述预定方向d1垂直上述基底10厚度方向；上述栅极20位于上述外延层102的远离上述衬底101的一侧；上述第一场板30位于上述栅极20的远离上述基底10的一侧，上述第一场板30在上述栅极20上的投影覆盖上述栅极20，且上述第一场板30在上述外延层102上的投影覆盖部分上述体区103以及部分上述漂移区104；多个上述第二场板40位于上述外延层102的远离上述衬底101的一侧，上述第二场板40在上述外延层102中的投影一一对应地覆盖部分上述掺杂区域105，且所有的上述第二场板40在上述漂移区104中的投影与上述第一场板30在上述漂移区104中的投影不重叠。
30.上述的ldmos器件包括基底、栅极、第一场板以及多个第二场板，其中，上述基底包括衬底、外延层、体区以及漂移区，上述衬底以及上述外延层依次层叠，上述体区以及上述漂移区接触且均位于上述外延层中，上述体区以及上述漂移区的远离上述衬底的表面与上述外延层的远离上述衬底的表面齐平，上述漂移区包括沿着预定方向接触设置的多个掺杂区域，其中，相邻的上述掺杂区域的掺杂类型不同，上述预定方向垂直上述基底厚度方向；上述栅极位于上述外延层的远离上述衬底的一侧；上述第一场板位于上述栅极的远离上述基底的一侧，上述第一场板在上述栅极上的投影覆盖上述栅极，且上述第一场板在上述外延层上的投影覆盖部分上述体区以及部分上述漂移区；多个上述第二场板位于上述外延层的远离上述衬底的一侧，上述第二场板在上述外延层中的投影一一对应地覆盖部分上述掺杂区域，且所有的上述第二场板在上述漂移区中的投影与上述第一场板在上述漂移区中的投影不重叠。相比现有技术中的由于掺杂区域不能完全耗尽导致器件的击穿电压较低的问题，本技术的上述ldmos器件，通过在上述漂移区以及上述栅极的远离上述衬底的一侧设置上述第一场板，且在多个上述掺杂区域的远离上述衬底的一侧设置多个上述第二场板，多个上述第二场板与多个上述掺杂区域一一对应，由于相邻的上述掺杂区域的掺杂类型不同，多个上述第二场板可以辅助对应的两个掺杂区域的耗尽，保证了上述器件的击穿电压较高，同时保证了上述器件的导通电阻较小，避免了现有技术中由于掺杂区域不能完全耗尽导致器件的击穿电压较低的问题，保证了上述ldmos器件的性能较好。
31.需要说明的是，上述体区以及上述漂移区的远离上述衬底的表面与上述外延层的远离上述衬底的表面齐平，上述栅极在上述外延层中的投影位于上述体区中。
32.具体地，一般通过实现上述漂移区的n型掺杂区域和p型掺杂区域的互相耗尽，使得电荷平衡，在上述掺杂区域的远离上述衬底的一侧设置多个上述第二场板，上述第二场板能够辅助上述掺杂区域的中间部分的耗尽，在上述掺杂区域的中间部分拉起电场的峰值，进一步平衡上述掺杂区域的电场，设置上述第二场板后，在p型掺杂区域和n型掺杂区域的界面，在上述第二场板的两个边沿都有峰值电场，即上述第二场板在上述掺杂区域内增加了两个峰值电场，从而整个上述漂移区的电场更加平坦，使得上述掺杂区域的掺杂浓度较高，保证了上述ldmos器件的击穿电压较高。
33.一种具体的实施例中，上述第二场板的个数可以根据实际需求进行调整。
34.根据本技术的一种具体实施例，如图4以及图5所示，上述基底10还包括漏区106、体接触区107、源区108以及缓冲区109，其中，上述漏区106位于上述漂移区104中；上述体接触区107位于上述体区103中；上述源区108位于上述体区103中，上述源区108位于上述体接触区107的靠近上述漂移区104的一侧，且与上述体接触区107接触；上述缓冲区109位于上述漂移区104的p型的上述掺杂区域105中，上述缓冲区109位于上述漏区106的靠近上述体区103的一侧，且与上述漏区106接触。通过在上述漂移区中设置上述漏区，上述第二场板可以使得上述栅极与上述漏区之间的耦合较小，保证了上述ldmos器件的寄生电容较小，进一步保证了上述ldmos器件的性能较好。
35.具体地，如图4以及图5所示，上述漏区106的远离上述衬底101的表面与上述漂移区104的远离上述衬底101的表面齐平，上述体接触区107的远离上述衬底101的表面与上述漏区106的远离上述衬底101的表面齐平，上述源区108的远离上述衬底101的表面与上述体接触区107的远离上述衬底101的表面齐平，上述缓冲区109的远离上述衬底101的表面与上述漂移区104的远离上述衬底101的表面齐平。
36.一种具体的实施例中，上述漏区以及上述缓冲区的掺杂类型为n型。
37.根据本技术的另一种具体实施例，如图4以及图5所示，上述第一场板30包括第一水平部301、倾斜部302以及多个第二水平部303，其中，上述第一水平部301在上述栅极20上的投影覆盖上述栅极20；上述倾斜部302的远离上述外延层102的端部与上述第一水平部301的端部连接；各上述第二水平部303的端部均与上述倾斜部302的靠近上述外延层102的端部连接，上述第二水平部303与上述掺杂区域105一一对应，多个上述第二水平部303在上述漂移区104的投影分别位于对应的上述掺杂区域105中，其中，上述第一水平部301与上述第二水平部303的延伸方向d2平行，且上述延伸方向d2与上述预定方向d1以及上述基底10厚度方向分别垂直。上述第一场板包括上述第一水平部、上述倾斜部以及多个上述第二水平部，其中，多个上述第二水平部在上述漂移区的投影分别位于对应的上述掺杂区域中，进一步保证了上述器件的击穿电压较高，同时保证了上述器件的导通电阻较小，保证了上述漏区和栅极之间的耦合电容较小，避免了现有技术中由于掺杂区域不能完全耗尽导致器件的击穿电压较低的问题，进一步保证了上述ldmos器件的性能较好。
38.根据本技术的又一种具体实施例，上述第一水平部在上述延伸方向上的长度与上述栅极在上述延伸方向上的长度的比值为a，上述第二水平部在上述延伸方向上的长度与上述漂移区在上述延伸方向上的长度的比值为b，上述第二水平部在上述预定方向上的长度与对应的上述掺杂区域在上述预定方向上的长度的比值为c，1≤a≤2，0.05≤b≤0.6，0.2≤c≤0.9。
39.根据本技术的一种具体实施例，上述第二场板在上述预定方向的长度与对应的上述掺杂区域在上述预定方向的长度的比值为d，上述第二场板在上述延伸方向的长度与上述漂移区在上述延伸方向的长度的比值为e，上述第二场板靠近上述栅极的一端距离上述栅极的距离与上述漂移区在上述延伸方向的长度的比值为f，其中，0.2≤d≤0.9，0.05≤e≤0.6，0.2≤f≤0.8。
40.根据本技术的另一种具体实施例，如图4所示，上述ldmos器件还包括介质层50、第一通孔60、第二通孔70以及第三通孔80，其中，上述介质层50覆盖上述栅极20、上述第一场板30、上述第二场板40以及上述外延层102的远离上述衬底101的表面，且上述介质层50的远离上述外延层102的表面为平面；上述第一通孔60贯穿上述介质层50、上述体区103至上述衬底101中；上述第二通孔70贯穿上述介质层50且与上述体接触区107以及上述源区108分别接触；上述第三通孔80贯穿上述介质层50且与上述漏区106接触。通过上述第一通孔连接上述衬底，上述第二通孔连接上述体接触区以及上述源区，上述第三通孔连接上述漏区，进一步保证了上述ldmos器件的性能较好。
41.一种具体的实施例中，如图4所示，上述ldmos器件还包括栅氧层130，上述栅氧层分别与上述栅极20以及上述体区103接触，上述介质层50包括第一介质层501以及第二介质层502，其中，上述第一介质层501覆盖上述栅极20以及上述外延层102的远离上述衬底101的表面，上述第一介质层501还覆盖上述栅氧层130的侧面，上述第一场板30以及上述第二场板40位于上述第一介质层501与上述第二介质层502之间，上述第二介质层502的远离上述外延层102的表面为平面。
42.根据本技术的又一种具体实施例，如图4所示，上述ldmos器件还包括第四通孔90以及多个第五通孔100，其中，上述第四通孔90位于上述介质层50中，上述第四通孔90的第一端与上述介质层50的远离上述外延层102的表面平齐，上述第四通孔90的第二端与上述第一水平部301接触；多个上述第五通孔100位于上述介质层50中，上述第五通孔100的第一端与上述介质层50的远离上述外延层102的表面平齐，多个上述第五通孔100的第二端与多个上述第二场板40一一对应接触。通过上述第四通孔以及上述第五通孔连接上述第一场板以及上述第二场板，使得上述漏区以及上述栅极之间的耦合较小，进一步保证了上述ldmos器件的寄生电容较小，进一步保证了上述ldmos器件的性能较好。
43.具体地，由于上述第四通孔是与上述第一场板的第一水平部接触，使得上述第四通孔的个数较小，避免了与多个上述第二水平部接触时需要多个上述第四通孔来实现相同功能，保证了上述ldmos器件的制作工艺较为简单，保证了上述ldmos器件的成本较低。
44.为了进一步保证上述ldmos器件的性能较好，根据本技术的一种具体实施例，如图4所示，上述ldmos器件还包括第一金属层110以及第二金属层120，其中，上述第一金属层110位于上述介质层50的远离上述外延层102的表面上，上述第一金属层110与上述第一通孔60、上述第二通孔70、上述第四通孔90以及上述第五通孔100分别接触；上述第二金属层120位于上述介质层50的远离上述外延层102的表面上，上述第二金属层120与上述第一金属层110间隔设置，且上述第二金属层120与上述第三通孔80接触。通过上述第一金属层连接上述第一通孔，上述第二通孔、上述第四通孔以及上述第五通孔，且上述第二金属层连接上述第三通孔，使得上述第二场板在上述栅极与上述漏区之间相当于隔离层的作用，保证了上述漏区以及上述栅极之间的耦合较小，进一步保证了上述ldmos器件的寄生电容较小，
进一步保证了上述ldmos器件的性能较好。
45.根据本技术的另一种具体实施例，部分上述掺杂区域在上述预定方向上的长度不同。
46.具体地，上述掺杂区域在上述预定方向的长度可以根据实际需求调整。
47.一种具体的实施例中，图5为上述ldmos器件的俯视图，如果不考虑上述介质层50、上述第一金属层110以及第二金属层120的情况下，如图5所示，存在两个上述第三通孔80，且上述第三通孔80与上述漏区106接触，上述掺杂区域105包括相邻设置的p型掺杂区域112以及n型掺杂区域113，其中，上述缓冲区109位于上述p型掺杂区域112中，上述第二场板40以及上述第五通孔100在上述漂移区104中的投影位于对应的掺杂区域105中，上述第二水平部303在上述漂移区104中的投影位于对应的掺杂区域105中，上述第四通孔90与上述第一水平部301接触，上述第一通孔60以及上述第二通孔70分别设置两个，上述第一通孔60与上述体接触区107接触，上述第二通孔70分别与上述体接触区107以及上述源区108接触。当然，我们可以根据实际需求设置上述通孔的个数。
48.根据本技术的实施例，还提供了一种ldmos器件的制作方法。
49.图6是根据本技术实施例的ldmos器件的制作方法的流程图。如图6所示，该方法包括以下步骤：
50.步骤s101，如图2以及图5所示，提供基底10，上述基底10包括衬底101、外延层102、体区103以及漂移区104，上述衬底101以及上述外延层102依次层叠，上述体区103以及上述漂移区104接触且均位于上述外延层102中，上述漂移区104包括沿着预定方向d1接触设置的多个掺杂区域105，相邻的上述掺杂区域105的掺杂类型不同，上述预定方向d1为垂直上述基底10厚度方向；
51.步骤s102，如图2所示，在上述外延层102的远离上述衬底101的一侧形成栅极20；
52.步骤s103，如图3所示，在上述栅极20的远离上述外延层102的一侧形成第一场板30，上述第一场板30在上述栅极20的投影覆盖上述栅极20，且上述第一场板30在上述外延层102的投影覆盖部分上述体区103以及部分上述漂移区104；
53.步骤s104，如图3所示，在上述第一场板30的一侧形成多个第二场板40，各上述第二场板40位于上述外延层102的远离上述衬底101的一侧，上述第二场板40在上述外延层102中的投影一一对应地覆盖部分上述掺杂区域105，且所有的上述第二场板40在上述漂移区104中的投影与上述第一场板30在上述漂移区104中的投影不重叠。
54.上述ldmos器件的制作方法中，首先，提供基底，上述基底包括衬底、外延层、体区以及漂移区，上述衬底以及上述外延层依次层叠，上述体区以及上述漂移区接触且均位于上述外延层中，上述漂移区包括沿着预定方向接触设置的多个掺杂区域，相邻的上述掺杂区域的掺杂类型不同，上述预定方向为垂直上述基底厚度方向；然后，在上述外延层的远离上述衬底的一侧形成栅极；之后，在上述栅极的远离上述外延层的一侧形成第一场板，上述第一场板在上述栅极的投影覆盖上述栅极，且上述第一场板在上述外延层的投影覆盖部分上述体区以及部分上述漂移区；最后，在上述第一场板的一侧形成多个第二场板，各上述第二场板位于上述外延层的远离上述衬底的一侧，上述第二场板在上述外延层中的投影一一对应地覆盖部分上述掺杂区域，且所有的上述第二场板在上述漂移区中的投影与上述第一场板在上述漂移区中的投影不重叠。相比现有技术中的由于掺杂区域不能完全耗尽导致器
件的击穿电压较低的问题，本技术的上述ldmos器件的制作方法，通过在上述栅极的远离上述外延层的一侧设置第一场板，且在上述第一场板的一侧形成多个上述第二场板，其中，上述第二场板在上述外延层中的投影一一对应地覆盖部分上述掺杂区域，由于相邻的上述掺杂区域的掺杂类型不同，多个上述第二场板可以辅助对应的两个掺杂区域的耗尽，保证了上述器件的击穿电压较高，同时保证了上述器件的导通电阻较小，避免了现有技术中由于掺杂区域不能完全耗尽导致器件的击穿电压较低的问题，保证了上述ldmos器件的性能较好。
55.需要说明的是，上述体区以及上述漂移区的远离上述衬底的表面与上述外延层的远离上述衬底的表面齐平，上述栅极在上述外延层中的投影位于上述体区中。
56.根据本技术的一种具体实施例，提供基底，包括：如图1所示，提供依次层叠的上述衬底101以及预备外延层111；如图2所示，对上述预备外延层111进行离子注入，得到上述体区103以及包括多个上述掺杂区域105的上述漂移区104，剩余的上述预备外延层111形成上述外延层102。
57.根据本技术的另一种具体实施例，在对上述预备外延层进行离子注入，得到上述体区以及包括多个上述掺杂区的上述漂移区之后，上述方法还包括：如图2所示，对上述体区103进行离子注入，得到体接触区107以及源区108，其中，上述源区108位于上述体接触区107的靠近上述漂移区104的一侧，且与上述体接触区107接触；如图2以及图5所示，对上述漂移区104进行离子注入，得到漏区106以及缓冲区109，其中，上述缓冲区109位于上述漂移区104的p型的上述掺杂区域中，上述缓冲区109位于上述漏区106的靠近上述体区103的一侧，且与上述漏区106接触。通过对上述漂移区进行离子注入得到上述漏区，上述第二场板可以使得上述栅极与上述漏区之间的耦合较小，保证了上述ldmos器件的寄生电容较小，进一步保证了上述ldmos器件的性能较好。
58.具体地，如图2以及图5所示，上述体接触区107以及上述源区108的远离上述衬底101的表面与上述漂移区104的远离上述衬底101的表面齐平，上述漏区106以及缓冲区109的远离上述衬底101的表面与上述漂移区104的远离上述衬底101的表面齐平。
59.在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
60.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。

技术特征：
1.一种ldmos器件，其特征在于，所述ldmos器件包括：基底，包括衬底、外延层、体区以及漂移区，所述衬底以及所述外延层依次层叠，所述体区以及所述漂移区接触且均位于所述外延层中，所述漂移区包括沿着预定方向接触设置的多个掺杂区域，相邻的所述掺杂区域的掺杂类型不同，所述预定方向垂直所述基底厚度方向；栅极，位于所述外延层的远离所述衬底的一侧；第一场板，位于所述栅极的远离所述基底的一侧，所述第一场板在所述栅极上的投影覆盖所述栅极，且所述第一场板在所述外延层上的投影覆盖部分所述体区以及部分所述漂移区；多个第二场板，位于所述外延层的远离所述衬底的一侧，所述第二场板在所述外延层中的投影一一对应地覆盖部分所述掺杂区域，且所有的所述第二场板在所述漂移区中的投影与所述第一场板在所述漂移区中的投影不重叠。2.根据权利要求1所述的ldmos器件，其特征在于，所述第一场板包括：第一水平部，所述第一水平部在所述栅极上的投影覆盖所述栅极；倾斜部，所述倾斜部的远离所述外延层的端部与所述第一水平部的端部连接；多个第二水平部，各所述第二水平部的端部均与所述倾斜部的靠近所述外延层的端部连接，所述第二水平部与所述掺杂区域一一对应，多个所述第二水平部在所述漂移区的投影分别位于对应的所述掺杂区域中，其中，所述第一水平部与所述第二水平部的延伸方向平行，且所述延伸方向与所述预定方向以及所述基底厚度方向分别垂直。3.根据权利要求2所述的ldmos器件，其特征在于，所述第一水平部在所述延伸方向上的长度与所述栅极在所述延伸方向上的长度的比值为a，所述第二水平部在所述延伸方向上的长度与所述漂移区在所述延伸方向上的长度的比值为b，所述第二水平部在所述预定方向上的长度与对应的所述掺杂区域在所述预定方向上的长度的比值为c，1≤a≤2，0.05≤b≤0.6，0.2≤c≤0.9。4.根据权利要求2所述的ldmos器件，其特征在于，所述第二场板在所述预定方向的长度与对应的所述掺杂区域在所述预定方向的长度的比值为d，所述第二场板在所述延伸方向的长度与所述漂移区在所述延伸方向的长度的比值为e，所述第二场板靠近所述栅极的一端距离所述栅极的距离与所述漂移区在所述延伸方向的长度的比值为f，其中，0.2≤d≤0.9，0.05≤e≤0.6，0.2≤f≤0.8。5.根据权利要求2所述的ldmos器件，其特征在于，所述基底还包括：漏区，位于所述漂移区中；体接触区，位于所述体区中；源区，位于所述体区中，所述源区位于所述体接触区的靠近所述漂移区的一侧，且与所述体接触区接触；缓冲区，位于所述漂移区的p型的所述掺杂区域中，所述缓冲区位于所述漏区的靠近所述体区的一侧，且与所述漏区接触。6.根据权利要求5所述的ldmos器件，其特征在于，所述ldmos器件还包括：介质层，覆盖所述栅极、所述第一场板、所述第二场板以及所述外延层的远离所述衬底的表面，且所述介质层的远离所述外延层的表面为平面；
第一通孔，贯穿所述介质层、所述体区至所述衬底中；第二通孔，贯穿所述介质层且与所述体接触区以及所述源区分别接触；第三通孔，贯穿所述介质层且与所述漏区接触。7.根据权利要求6所述的ldmos器件，其特征在于，所述ldmos器件还包括：第四通孔，位于所述介质层中，所述第四通孔的第一端与所述介质层的远离所述外延层的表面平齐，所述第四通孔的第二端与所述第一水平部接触；多个第五通孔，位于所述介质层中，所述第五通孔的第一端与所述介质层的远离所述外延层的表面平齐，多个所述第五通孔的第二端与多个所述第二场板一一对应接触。8.根据权利要求7所述的ldmos器件，其特征在于，所述ldmos器件还包括：第一金属层，位于所述介质层的远离所述外延层的表面上，所述第一金属层与所述第一通孔、所述第二通孔、所述第四通孔以及所述第五通孔分别接触；第二金属层，位于所述介质层的远离所述外延层的表面上，所述第二金属层与所述第一金属层间隔设置，且所述第二金属层与所述第三通孔接触。9.根据权利要求1所述的ldmos器件，其特征在于，部分所述掺杂区域在所述预定方向上的长度不同。10.一种ldmos器件的制作方法，其特征在于，所述方法包括：提供基底，所述基底包括衬底、外延层、体区以及漂移区，所述衬底以及所述外延层依次层叠，所述体区以及所述漂移区接触且均位于所述外延层中，所述漂移区包括沿着预定方向接触设置的多个掺杂区域，相邻的所述掺杂区域的掺杂类型不同，所述预定方向为垂直所述基底厚度方向；在所述外延层的远离所述衬底的一侧形成栅极；在所述栅极的远离所述外延层的一侧形成第一场板，所述第一场板在所述栅极的投影覆盖所述栅极，且所述第一场板在所述外延层的投影覆盖部分所述体区以及部分所述漂移区；在所述第一场板的一侧形成多个第二场板，各所述第二场板位于所述外延层的远离所述衬底的一侧，所述第二场板在所述外延层中的投影一一对应地覆盖部分所述掺杂区域，且所有的所述第二场板在所述漂移区中的投影与所述第一场板在所述漂移区中的投影不重叠。11.根据权利要求10所述的方法，其特征在于，提供基底，包括：提供依次层叠的所述衬底以及预备外延层；对所述预备外延层进行离子注入，得到所述体区以及包括多个所述掺杂区域的所述漂移区，剩余的所述预备外延层形成所述外延层。12.根据权利要求11所述的方法，其特征在于，在对所述预备外延层进行离子注入，得到所述体区以及包括多个所述掺杂区域的所述漂移区之后，所述方法还包括：对所述体区进行离子注入，得到体接触区以及源区，其中，所述源区位于所述体接触区的靠近所述漂移区的一侧，且与所述体接触区接触；对所述漂移区进行离子注入，得到漏区以及缓冲区，其中，所述缓冲区位于所述漂移区的p型的所述掺杂区域中，所述缓冲区位于所述漏区的靠近所述体区的一侧，且与所述漏区接触。

技术总结
本申请提供了一种LDMOS器件以及其制作方法，该器件包括基底、栅极、第一场板以及多个第二场板，其中，基底包括衬底、外延层、体区以及漂移区，体区以及漂移区接触且均位于外延层中，漂移区包括沿着预定方向接触设置的多个掺杂区域，相邻的掺杂区域的掺杂类型不同，栅极位于外延层的远离衬底的一侧；第一场板位于栅极的远离基底的一侧，第一场板在栅极上的投影覆盖栅极，且第一场板在外延层上的投影覆盖部分体区以及部分漂移区；多个第二场板位于外延层的远离衬底的一侧，第二场板在外延层中的投影一一对应地覆盖部分掺杂区域。多个第二场板可以辅助对应的两个掺杂区域的耗尽，保证了器件的击穿电压较高，保证了LDMOS器件的性能较好。好。好。


技术研发人员：莫海锋
受保护的技术使用者：苏州华太电子技术股份有限公司
技术研发日：2022.05.20
技术公布日：2023/8/1