具有边缘环锚定的封装架构的制作方法

1.本公开内容涉及针对具有边缘环锚定的封装架构的技术、方法和装置。


背景技术：

2.当通常在半导体材料(例如，硅)的晶圆上制造时，电子电路被称为集成电路(ic)。具有这种ic的晶圆通常被切割成许多单独的管芯。管芯可以封装到ic封装中，该ic封装包含一个或多个管芯以及其他电子部件(例如，电阻器、电容器和电感器)。ic封装可以集成到电子系统(例如，消费者电子系统)或服务器(例如，大型机)上。
附图说明
3.根据结合附图的以下具体实施方式，将容易理解实施例。为了便于描述，相同的附图标记表示相同的结构元件。在附图的各图中，通过示例而非限制的方式示出了各实施例。
4.图1a是根据本公开内容的一些实施例的示例微电子组件的简化截面图。
5.图1b是根据一个实施例的图1a的微电子组件的一部分的简化截面图。
6.图1c是根据另一实施例的图1a的微电子组件的一部分的简化截面图。
7.图1d是根据本公开内容的一些实施例的图1a的微电子组件的一部分的简化俯视图。
8.图2a是根据本公开内容的一些实施例的另一示例微电子组件的简化截面图。
9.图2b是根据一个实施例的图2a的微电子组件的一部分的简化截面图。
10.图2c是根据另一实施例的图2a的微电子组件的一部分的简化截面图。
11.图2d是根据本公开内容的一些实施例的图2a的微电子组件的一部分的简化俯视图。
12.图3是根据本公开内容的一些实施例的又一示例微电子组件的一部分的简化俯视图。
13.图4是根据本公开内容的一些实施例的又一示例微电子组件的一部分的简化俯视图。
14.图5a-5e是根据本公开内容的一些实施例的示例微电子组件的各个制造阶段的简化截面图。
15.图6a-6e是根据本公开内容的另一实施例的示例微电子组件的各个制造阶段的简化截面图。
16.图7a-7d是根据本公开内容的又一实施例的示例微电子组件的各个制造阶段的简化截面图。
17.图8是根据本文公开的任何实施例的包括一个或多个微电子组件的设备封装的截面图。
18.图9是根据本文公开的任何实施例的包括一个或多个微电子组件的设备组件的截面侧视图。
19.图10是根据本文公开的任何实施例的包括一个或多个微电子组件的示例计算设备的框图。
具体实施方式
20.概述
21.出于说明本文所述的ic封装的目的，重要的是理解在ic的组装和封装期间可能起作用的现象。以下基础信息可以被视为可以适当地解释本公开内容的基础。提供这样的信息仅用于解释的目的，并且因此，不应以任何方式解释为限制本公开内容及其潜在应用的广泛范围。
22.在具有底部上的基部管芯和顶部上的其他管芯的2.5d或3d封装架构中，顶部上的管芯使用桥接管芯(例如，英特尔的嵌入式多管芯互连桥emib
tm
)或通过在下覆(underlying)管芯中具有穿衬底过孔(tsv)的堆叠式管芯布置(例如，英特尔的foveros
tm
)或类似堆叠式封装的布置(例如，英特尔的全向互连(odi))彼此横向通信。在某些odi类型的封装中，基部管芯夹置在封装衬底与顶部管芯之间的中介层内。中介层通常包括围绕基部管芯的模制化合物。顶部管芯在一些部分中直接耦合到基部管芯，并且在其他部分中通过中介层中的穿模制物过孔(tmv)耦合到封装衬底。比传统tsv大得多的大tmv具有较低的电阻，从而提供更稳健的功率输送，同时通过堆叠实现更高的带宽和更低的延迟。同时，这种方法减少了基部管芯中所需的tsv的数量，从而为有源晶体管释放了更多的区域并且优化了管芯尺寸。
23.然而，在如今的这种odi类型的封装架构中，包括中介层中的操作电路系统(circuitry)的区域的“有源”区域的边缘被较差地限定。此外，当前odi封装中的中介层中(例如，在封装侧或顶部管芯侧或这两侧上)的再分布层具有在边缘处下覆(或上覆)模制化合物分层的风险，特别是在引发结构中的微裂纹的切割操作之后。
24.本公开内容的一些实施例提供了一种微电子组件，包括：中介层，具有第一面和与第一面相反的第二面；封装衬底，耦合到第一面；ic管芯，耦合到第二面；以及边缘环，在中介层中。中介层包括第一电介质材料的芯和在第一面或第二面上的再分布层(rdl)。rdl包括不同于第一电介质材料的第二电介质材料，并且边缘环：包括由第二电介质材料分开的一组堆叠金属迹线，组中的每条金属迹线沿着中介层的外围；以及穿过rdl的多个金属过孔，多个金属过孔与rdl中的堆叠金属迹线接触，多个金属过孔和堆叠金属迹线形成穿过rdl的截面的网状结构。边缘环可以实现rdl锚定，其防止中介层中的锯切部位处的微裂纹的传播。边缘环还可以限定中介层的“有源区域”的外围，以帮助解决诸如单切(具有细丝调节)和用于防止模制物/刀片界面处的碎裂的对应量测的工艺挑战。
25.在一些实施例中，边缘环可以位于odi复合体的基部处，接近封装衬底，以帮助用于单切处理和量测的基部复合体边缘限定，并且提供rdl锚定。具有金属迹线和过孔的网状结构有助于防止rdl中的多个层分层，接近封装衬底的rdl通过将过孔着陆到边缘金属迹线而被锚定，并且接近顶部管芯的rdl被锚定到中介层的芯中的金属柱(例如，tmv)。边缘环提供了用于单切和量测的物理边缘限定，而没有额外的成本和空间。经由将rdl锚定到边缘金属迹线或金属柱使得能够实现稳健的有机和/或无机rdl工艺，由于网状结构，对于rdl的第一层和在每个rdl层之间具有低分层风险。另外，在rdl过孔位置处中介层与封装衬底之间
的非关键功能凸块可以有助于封装可靠性。
26.本公开内容的结构、组件、封装、方法、设备和系统中的每一个可以具有若干创新方面，其中没有单一方面单独负责本文所公开的所有期望属性。在以下描述和附图中阐述了本说明书中描述的主题的一个或多个实施方式的细节。
27.在以下具体实施方式中，可以使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。
28.术语“电路(circuit)”和“电路系统(circuitry)”表示被布置为彼此协作以提供期望功能的一个或多个无源和/或有源电气和/或电子部件。这些术语还指模拟电路系统、数字电路系统、硬连线电路系统、可编程电路系统、微控制器电路系统和/或任何其他类型的物理硬件电气和/或电子部件。
29.术语“集成电路”表示集成到单片半导体或类似材料中的电路。
30.在一些实施例中，本文公开的ic管芯可以包括基本上单晶的半导体(例如，硅或锗)作为基础材料(例如，衬底、主体)，在其上用传统的半导体处理方法制造集成电路。半导体基础材料可以包括例如n型或p型材料。管芯可以包括例如使用体硅(或其他体半导体材料)或绝缘体上半导体(soi，例如，绝缘体上硅)结构形成的晶体基础材料。在一些其他实施例中，一个或多个ic管芯的基础材料可以包括替代材料，替代材料可以与硅组合或可以不与硅组合，替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或iii-n族、iii-v族、ii-vi族或iv族材料的其他组合。在又一些其他实施例中，基础材料可以包括化合物半导体，例如，具有来自元素周期表的iii族的至少一种元素(例如，al、ga、in)的第一子晶格和元素周期表的v族的至少一种元素(例如，p、as、sb)的第二子晶格。在又一些其他实施例中，基础材料可以包括本征iv或iii-v半导体材料或合金，其不有意掺杂有任何电活性杂质；在替代实施例中，可以存在标称杂质掺杂剂水平。在再一些其他实施例中，管芯可以包括非晶体材料，例如聚合物；例如，基础材料可以包括二氧化硅填充的环氧树脂。在其他实施例中，基础材料可以包括高迁移率氧化物半导体材料，例如氧化锡、氧化锑、氧化铟、氧化铟锡、氧化钛、氧化锌、氧化铟锌、氧化铟镓锌(igzo)、氧化镓、氮氧化钛、氧化钌、或氧化钨。通常，基础材料可以包括以下中的一种或多种：氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、igzo、碲化铟、辉钼矿、二硒化钼、二硒化钨、二硫化钨、n型或p型非晶或多晶硅、锗、砷化铟镓、硅锗、氮化镓、氮化铝镓、磷化铟和黑磷，其中的每一种可能掺杂有镓、铟、铝、氟、硼、磷、砷、氮、钽、钨和镁等中的一种或多种。尽管此处描述了用于管芯的材料的几个示例，但是可以用作其上可以构建如本文所述的ic电路和结构的基础(例如，基础材料)的任何材料或结构都落入本公开内容的精神和范围内。
31.除非另有描述，否则本文描述的ic管芯包括实施(即，被配置为执行)某些功能的一个或多个ic结构(或简称为“ic”)。在一个这样的示例中，术语“存储器管芯”可以用于描述包括实施存储器电路系统的一个或多个ic(例如，实施存储器设备、存储器阵列、被配置为控制存储器设备和阵列的控制逻辑单元等中的一个或多个的ic)的管芯。在另一个这种示例中，术语“计算管芯”可以用于描述包括实施逻辑单元/计算电路系统的一个或多个ic(例如，实施i/o功能、算术运算、数据管线化等中的一个或多个的ic)的管芯。
32.在另一示例中，术语“封装”和“ic封装”是同义的，术语“管芯”和“ic管芯”也是同
义的。注意，术语“芯片”、“管芯”和“ic管芯”在本文中可互换使用。
33.术语“绝缘”表示“电绝缘”，术语“传导”表示“电传导”，除非另有说明。关于光信号和/或在光信号上操作或使用光信号操作的设备、组件和元件，术语“传导”也可以表示“光传导”。
34.术语“氧化物”、“碳化物”、“氮化物”等是指分别包含氧、碳、氮等的化合物。
35.术语“高k电介质”是指具有比氧化硅更高的介电常数的材料，而术语“低k电介质”是指具有比氧化硅更低的介电常数的材料。
36.术语“绝缘材料”或“绝缘体”(在本文中也称为“电介质材料”或“电介质”)是指基本上不导电的固体材料(和/或在如本文所述的处理之后固化的液体材料)。作为示例而非限制，它们可以包括有机聚合物和塑料、以及无机材料，例如离子晶体、瓷、玻璃、硅、氧化硅、碳化硅、碳氮化硅、氮化硅和氧化铝或其组合。它们可以包括电介质材料、高极化率材料和/或压电材料。在不脱离本公开内容的范围的情况下，它们可以是透明的或不透明的。绝缘材料的其他示例是用于封装应用中的底部填充物和模制物或模制物状材料，包括例如用于有机中介层、封装支撑件和其他此类部件中的材料。
37.在各种实施例中，与ic相关联的元件可以包括例如晶体管、二极管、电源、电阻器、电容器、电感器、传感器、收发器、接收器、天线等。在各种实施例中，与ic相关联的元件可以包括单片集成在ic内、安装在ic上的元件，或连接到ic的元件。本文描述的ic可以是模拟的或数字的，并且可以用于许多应用，例如微处理器、光电子设备、逻辑块、音频放大器等，这取决于与ic相关联的部件。本文描述的ic可以在单个ic管芯中采用，或者作为用于在计算机中执行一个或多个相关功能的芯片组的一部分。
38.在本公开内容的各种实施例中，本文中所描述的晶体管可以是场效应晶体管(fet)，例如金属氧化物半导体场效应晶体管(mosfet)。通常，fet是三端子器件，其包括源极端子、漏极端子和栅极端子，并且使用电场来控制流过器件的电流。fet通常包括沟道材料、设置在沟道材料中和/或沟道材料上方的源极区和漏极区、以及栅极堆叠体，该栅极堆叠体包括设置在沟道材料的在源极区与漏极区之间的一部分(“沟道部分”)上方的栅极电极材料(替代地称为“功函数”材料)，并且可选地，还包括在栅极电极材料与沟道材料之间的栅极电介质材料。
39.在一般意义上，“互连”是指在两个其他元件之间提供物理连接的任何元件。例如，电互连提供两个电气部件之间的电连接，从而促进它们之间的电信号的通信；光互连提供两个光学部件之间的光学连接，从而促进它们之间的光信号的通信。如本文所使用的，电互连和光互连都包括在术语“互连”中。所描述的互连的性质在本文中将参考与其相关联的信号介质来理解。因此，当参考电子设备(例如，使用电信号操作的ic)使用时，术语“互连”描述了由导电材料形成的任何元件，其用于提供到与ic相关联的一个或多个元件的电连接或/和各种这样的元件之间的电连接。在这种情况下，术语“互连”可以指导电迹线(有时也称为“线”、“导线”、“金属线”或“沟槽”)和导电过孔(有时也称为“过孔”或“金属过孔”)两者。有时，导电迹线和过孔可以分别被称为“导电迹线”和“导电过孔”，以突出这些元件包括诸如金属的导电材料的事实。同样地，当也参考对光信号进行操作的设备(例如，光子ic(pic))使用时，“互连”还可以描述由光传导的材料形成的任何元件，其用于提供到与pic相关联的一个或多个元件的光连接。在这种情况下，术语“互连”可以指代光波导(例如，引导
和限制光波的结构)，包括光纤、分光器、光组合器、光耦合器和光过孔。
40.术语“导电迹线”可以用于描述由绝缘材料隔离的导电元件。在ic管芯内，这种绝缘材料包括设置在ic管芯内的层间低k电介质。在封装衬底和印刷电路板内，这种绝缘材料包括有机材料，例如ajinomoto堆积膜(abf)、聚酰亚胺、或环氧树脂。这种导电线通常布置在金属化堆叠体的若干层级或若干层中。
41.术语“导电过孔”可以用于描述将金属化堆叠体的不同层级的两条或更多条导电线互连的导电元件。为此，过孔可以基本上垂直于ic管芯/芯片或其上方设置有ic结构的支撑结构的平面设置，并且可以互连相邻层级中的两条导电线或非相邻层级中的两条导电线。
42.术语“封装衬底”可以用于描述促进将半导体管芯和/或其他电部件(例如，无源电部件)的任何集合封装在一起的任何衬底材料。如本文所使用的，封装衬底可以由任何材料形成，包括但不限于绝缘材料，例如树脂浸渍的玻璃纤维(例如，pcb或印刷线路板(pwb))、玻璃、陶瓷、硅、碳化硅等。另外，如本文中所使用，封装衬底可以指代包括堆积层(例如，abf层)的衬底。
43.术语“金属化堆叠体”可以用于指用于提供到ic管芯/芯片和/或封装衬底的不同电路部件的连接的一个或多个互连的堆叠体。
44.如本文所使用的，术语互连的“间距”是指相邻互连之间的中心到中心距离。
45.在彼此耦合的管芯的堆叠体的上下文中或者在耦合到封装衬底的管芯的上下文中，术语“互连”还可以分别指管芯到管芯(dtd)互连和管芯到封装衬底(dtps)互连。dtd互连也可以被称为第一级互连(fli)。dtps互连也可以被称为二级互连(sli)。
46.虽然为了不使附图混乱而在所有当前的图示中没有具体示出，但是当描述dtd或dtps互连时，第一管芯的表面可以包括第一组导电触点，并且第二管芯或封装衬底的表面可以包括第二组电触点。然后，第一组中的一个或多个导电触点可以通过dtd或dtps互连而电和机械耦合到第二组中的一些导电触点。
47.在一些实施例中，dtd互连的间距可以与dtps互连的间距不同，尽管在其他实施例中，这些间距可以基本上相同。
48.本文公开的dtps互连可以采用任何合适的形式。在一些实施例中，一组dtps互连可以包括焊料(例如，经受热回流以形成dtps互连的焊料凸块或焊料球)。包括焊料的dtps互连可以包括任何适当的焊料材料，例如铅/锡、锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、锡/镍/铜、锡/铋/铜、锡/铟/铜、锡/锌/铟/铋、或其他合金。在一些实施例中，一组dtps互连可以包括各向异性导电材料，例如各向异性导电膜或各向异性导电膏。各向异性导电材料可以包括分散在非导电材料中的导电材料。在一些实施例中，各向异性导电材料可以包括嵌入在粘结剂或热固性粘合膜(例如，热固性联苯型环氧树脂或基于丙烯酸的材料)中的微观导电颗粒。在一些实施例中，导电颗粒可以包括聚合物和/或一种或多种金属(例如，镍或金)。例如，导电颗粒可以包括进而涂覆有聚合物的镍涂覆的金或银涂覆的铜。在另一示例中，导电颗粒可以包括镍。当未压缩各向异性导电材料时，从材料的一侧到另一侧可能没有导电路径。然而，当充分压缩各向异性导电材料时(例如，通过各向异性导电材料的任一侧上的导电触点)，压缩区域附近的导电材料可以彼此接触，以便在压缩区域中形成从膜的一侧到另一侧的导电路径。
49.本文公开的dtd互连可以采用任何合适的形式。在一些实施例中，如本文描述的微电子组件或ic封装中的一些或所有dtd互连可以是金属到金属互连(例如，铜到铜互连，或电镀互连)。在这样实施例中，dtd互连的任一侧上的导电触点可以接合在一起(例如，在升高的压力和/或温度下)，而不使用中间焊料或各向异性导电材料。在一些金属到金属互连中，电介质材料(例如，氧化硅、氮化硅、碳化硅)可以存在于接合在一起的金属之间(例如，在提供相关联的导电触点的铜焊盘或柱之间)。在一些实施例中，dtd互连的一侧可以包括金属柱(例如，铜柱)，并且dtd互连的另一侧可以包括凹入电介质中的金属触点(例如，铜触点)。在一些实施例中，金属到金属互连(例如，铜到铜互连)可以包括贵金属(例如，金)或其氧化物导电的金属(例如，银)。在一些实施例中，金属到金属互连可以包括可以具有降低的熔点的金属纳米结构(例如，纳米棒)。金属到金属互连能够比其他类型的互连可靠地传导更高的电流；例如，当电流流动时，一些焊料互连可以形成脆性金属间化合物，并且可以限制通过这种互连提供的最大电流以减轻机械故障障。
50.在一些实施例中，一组dtd互连的任一侧上的管芯可以是未封装的管芯。
51.在一些实施例中，dtd互连可以包括焊料。例如，dtd互连可以包括通过焊料附接到相应导电触点的导电凸块或柱(例如，铜凸块或柱)。在一些实施例中，可以在金属到金属互连中使用焊料的薄盖层以适应平面性，并且该焊料可以在处理期间变成金属间化合物。在一些实施例中，在一些或所有dtd互连中使用的焊料可以具有比在一些或所有dtps互连中包括的焊料更高的熔点。例如，当在形成dtps互连之前形成ic封装中的dtd互连时，基于焊料的dtd互连可以使用较高温度的焊料(例如，具有高于200摄氏度的熔点)，而dtps互连可以使用较低温度的焊料(例如，具有低于200摄氏度的熔点)。在一些实施例中，较高温度的焊料可以包括锡；锡和金；或锡、银和铜(例如，96.5％锡、3％银和0.5％铜)。在一些实施例中，较低温度的焊料可以包括锡和铋(例如，共晶锡铋)、锡、银、铋、铟、铟和锡、或镓。
52.在一些实施例中，一组dtd互连可以包括各向异性导电材料，例如上面针对dtps互连讨论的任何材料。在一些实施例中，dtd互连可以用作数据传输通路，而dtps互连可以用于电源线和地线等。
53.在如本文所述的微电子组件或ic封装中，一些或所有dtd互连可以具有比dtps互连更精细的间距。在一些实施例中，取决于dtd互连的类型，本文公开的dtps互连可以具有在约80微米与300微米之间的间距，而本文公开的dtd互连可以具有在约0.5微米与100微米之间的间距。硅级互连密度的示例由一些dtd互连的密度提供。在一些实施例中，dtd互连可能具有过于精细的间距以至于不能直接耦合到封装衬底(例如，过于精细以至于不能用作dtps互连)。由于在一组dtd互连的任一侧上的不同管芯中的材料的相似性大于在一组dtps互连的任一侧上的管芯与封装衬底之间的相似性，所以dtd互连可以具有比dtps互连更小的间距。特别地，由于在操作期间生成的热量(以及在各种制造操作期间施加的热量)，管芯和封装衬底的材料成分的差异可能导致管芯和封装衬底的不同膨胀和收缩。为了减轻由这种有差异的膨胀和收缩引起的损坏(例如，破裂、焊料桥接等)，如本文所述的微电子组件或ic封装中的任一个中的dtps互连可以形成为比dtd互连更大并且更远地分开，由于dtd互连的任一侧上的管芯对的更大的材料相似性，dtps互连可以经历更少的热应力。
54.应当认识到，可以在本文所述的ic封装中提供一个或多个层级的底部填充物(例如，诸如苯并三唑、咪唑、聚酰亚胺或环氧树脂的有机聚合物材料)，并且可以不加以标记以
避免使附图混乱。在各种实施例中，底部填充物的层级可以包括相同或不同的绝缘材料。在一些实施例中，底部填充物的层级可以包括具有氧化硅颗粒的热固性环氧树脂；在一些实施例中，底部填充物的层级可以包括可以执行底部填充功能的任何合适的材料，底部填充功能例如支撑管芯和减少互连上的热应力。在一些实施例中，底部填充材料的选择可以基于设计考虑，例如形状因子、尺寸、应力、操作条件等；在其他实施例中，底部填充材料的选择可以基于材料性质和处理条件，例如固化温度、玻璃化转变温度、粘度和耐化学性等因素；在一些实施例中，底部填充材料的选择可以基于设计和处理考虑两者。
55.在一些实施例中，可以在本文所述的ic封装中提供一个或多个层级的阻焊剂(例如，环氧树脂液体、液体可光成像聚合物、干膜可光成像聚合物、丙烯酸树脂、溶剂)，并且可以不加以标记或示出以避免使附图混乱。阻焊剂可以是包括可光成像聚合物的液体或干膜材料。在一些实施例中，阻焊剂可以是不可光成像的。
56.术语“基本上”、“接近”、“大约”、“近似”和“约”通常是指基于如本文所述或本领域已知的特定值的上下文，在目标值的+/-20％内(例如，在目标值的+/-5％或10％内)。
57.指示各种元件的取向的术语(例如，“共面”、“垂直”、“正交”、“平行”或元件之间的任何其他角度)通常是指基于如本文所述或本领域已知的特定值的上下文，在目标值的+/-5％-20％内。
58.术语“连接”表示在没有任何中间设备的情况下相连接的物体之间的直接连接(其可以是机械、电和/或热连接中的一种或多种)，而术语“耦合”表示相连接的物体之间的直接连接，或者通过一个或多个无源或有源中间设备的间接连接。
59.本说明使用短语“在实施例中(in an embodiment或in embodiments)”，其可以各自指代相同或不同实施例中的一个或多个。
60.此外，如关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
61.本公开内容可以使用基于视角的描述，例如“之上”、“下方”、“顶部”、“底部”和“侧”；这样的描述用于便于讨论，并且不旨在限制所公开的实施例的应用。
62.如本文所用，术语“上方”、“下”、“之间”和“上”是指一个材料层或部件相对于其他层或部件的相对位置。例如，设置在另一层上方或下的一层可以直接与另一层接触，或者可以具有一个或多个中间层。此外，设置在两层之间的一层可以直接与两层中的一层或两层接触，或者可以具有一个或多个中间层。相反，被描述为在第二层“上”的第一层是指与该第二层直接接触的层。类似地，除非明确地另外说明，否则设置在两个特征之间的一个特征可以与相邻特征直接接触，或者可以具有一个或多个中间层。
63.如本文所用，术语“设置”是指位置、定位、放置和/或布置，而不是指任何特定的形成方法。
64.当参考测量范围使用时，术语“之间”包括测量范围的端点。
65.出于本公开内容的目的，短语“a和/或b”表示(a)、(b)或(a和b)。出于本公开内容的目的，短语“a、b和/或c”表示(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。当在本文中使用时，符号“a/b/c”表示(a)、(b)和/或(c)。
66.尽管本文中可以单数形式提及某些元件，但这种元件可以包括多个子元件。例如，“导电材料”可以包括一种或多种导电材料。在另一示例中，“电介质材料”可以包括一种或
多种电介质材料。
67.除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同对象仅指示正在引用类似对象的不同实例，并且并非旨在暗示如此描述的对象必须在时间上、空间上、在排序上或以任何其他方式处于给定序列中。
68.在以下具体实施方式中，参考形成其一部分的附图，并且在附图中通过说明示出了可以实践的实施例。应当理解，可以利用其他实施例，并且可以在不脱离本公开内容的范围的情况下进行结构或逻辑改变。因此，以下具体实施方式不应被理解为限制性的。
69.附图不一定按比例绘制。
70.在附图中，相同的附图标记指代所示的相同或类似的元件/材料，使得除非另有说明，在附图之一的上下文中提供的具有给定附图标记的元件/材料的解释可应用于其中可以示出具有相同附图标记的元件/材料的其他附图。此外，标记的单数和复数形式可以与附图标记一起使用，以分别表示相同或类似类型、种类或类别的元件的单个和多个。
71.此外，在附图中，本文所述的各种设备和组件的示例结构的一些示意图可以用精确的直角和直线示出，但是应当理解，这些示意图可能不反映现实工艺限制，这可能导致当使用例如合适的表征工具的图像(例如扫描电子显微镜(sem)图像、透射电子显微镜(tem)图像或非接触式轮廓曲线仪)检查本文所述的任何结构时，特征看起来不是那么“理想”。在真实结构的这种图像中，可能的处理缺陷和/或表面缺陷可能也是可见的，所述缺陷例如表面粗糙度、曲率或轮廓偏差、凹坑或划痕、材料的不完全直的边缘、锥形过孔或其他开口、拐角的无意倒圆角或不同材料层的厚度变化、(一个或多个)结晶区域内的偶然的螺旋、边缘或组合位错、和/或单个原子或原子簇的偶然位错缺陷。可能存在此处未列出的但在设备制造和/或封装领域内常见的其他缺陷。
72.在附图中，出于说明性目的呈现了结构和部件的特定数量和布置，并且在各种实施例中可以呈现这种结构和部件的任何期望数量或布置。
73.此外，除非另有说明，否则图中所示的结构可以根据材料性质、制造工艺和操作条件采取任何合适的形式或形状。
74.为方便起见，如果存在用不同字母指定的附图集合(例如，图10a-10c)，则这样的集合在本文中可以在没有字母的情况下被提及(例如，称为“图10”)。类似地，如果存在用不同字母指定的附图标记的集合(例如，112a-112e)，则这样的集合在本文中可以在没有字母的情况下被提及(例如，被称为“112”)。
75.可以以最有助于理解所要求保护的主题的方式依次将各种操作描述为多个分立的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，这些操作可以不以所呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在附加实施例中，可以执行各种附加操作，和/或可以省略所描述的操作。
76.示例实施例
77.图1a是根据本公开内容的一些实施例的微电子组件100的简化截面图。微电子组件100包括如图所示的若干非共面层中的部件。中介层102具有面104(例如，相反的面104(1)和104(2))，其中封装衬底106耦合到面104(1)，并且一个或多个ic管芯108(单个地，“ic管芯108”并且统称为“ic管芯108”)耦合到相反的面104(2)。中介层102包括与芯112接触的边缘环110，芯112包括电介质材料和rdl 114，例如面104(1)上的rdl 114(1)。在一些实施
例中，中介层102还可以包括在面104(2)上的另一rdl 114(2)。rdl 114可以包括一层或多层电介质材料116，电介质材料116不同于芯112的电介质材料。注意，尽管图中所示的rdl具有三层并且仅出于说明性目的而以不同的方式加阴影，但是在各种实施例中，层的数量可以更多或更少，并且所有层可以包括相同的电介质材料116。在许多实施例中，芯112的电介质材料包括环氧树脂模制化合物、或通常用于中介层的其他有机材料(例如，具有低热膨胀系数(cte)、高弹性模量和高可靠性的有机材料)。另一方面，在一些实施例中，电介质材料116包括聚酰亚胺或适合于薄膜处理的其他这种有机材料。
78.在一些其他实施例中，电介质材料116可以包括无机材料，例如硅与氧、氮和碳中的一种的化合物(例如，氮化硅、氧化硅、碳化硅、碳氮化硅、氮氧化硅等)。在一些实施例中，例如，在rdl114包括多于一层的情况下，一些层可以包括有机材料，并且其他层可以包括无机材料。在电介质材料116包括有机和无机材料的实施例中，更接近ic管芯108的层可以包括无机材料，并且更接近芯112的其他层可以包括有机材料。在一些实施例中，接近封装衬底106的rdl 114(1)可以包括有机材料，并且接近ic管芯108的rdl 114(2)可以包括无机材料。
79.图1b和图1c更详细地示出了穿过轴线bb'的边缘环110的一部分的两个不同实施例。图1b和图1c是类似的，不同之处在于图1c中所示的实施例仅具有一个rdl 114，该rdl 114在中介层102的面104(1)上，而图1b中所示的实施例具有两个rdl，即中介层102的面104(1)上的rdl114(1)和面104(2)上的rdl114(2)。在各种实施例中，边缘环110可以包括与电介质材料116接触(例如，由rdl 114的电介质材料116分开)的一组堆叠金属迹线118，每条金属迹线118沿着中介层102的外围，例如，平行于并且接近中介层102的边缘(例如，边界)。在一些实施例中，堆叠金属迹线118中的至少一条金属迹线118a可以位于芯112与rdl 114之间的界面处，例如，接近面104(1)(如图所示)或面104(2)(未示出)。在一些其他实施例中，至少一条金属迹线118a可以嵌入电介质材料116内部(例如，在rdl 114(1)或rdl 114(2)或这两者中)，并且可以不接触芯112。每条金属迹线118可以是矩形环的形状(例如，如图1d所示)，该环平行于面104并且彼此平行。在一些实施例中，在该组金属迹线中可以仅存在至少一条金属迹线118a。
80.边缘环110还可以包括穿过rdl 114的电介质材料116的多个金属过孔120。金属过孔120与堆叠金属迹线118接触，使得金属过孔120和堆叠金属迹线118形成穿过rdl 114的截面的网状结构(例如，在图1b和图1c中，金属迹线118形成网状结构的水平线，并且金属过孔120形成网状结构的垂直线)。注意，网状结构在中介层102的整个外围周围延伸穿过rdl 114。在如图1b所示的rdl 114设置在两个面104(1)和104(2)上的实施例中，每个rdl 114(1)和114(2)可以包括分开的堆叠金属迹线118组和多个金属过孔120，由此在rdl 114(1)和114(2)中产生分开的网状结构。
81.在rdl 114包括多于一层的电介质材料116的实施例中，金属迹线118可以设置在层之间，其中每层的电介质材料116将任何两条金属迹线118分开。任何一层中的金属迹线118可以与任何其他层中的金属迹线平行并且对准，从而形成跨层的一组堆叠的相似(或相同)金属迹线。在一些实施例中，跨不同层的金属迹线118可以具有相同的宽度和厚度。在其他实施例中，金属迹线118可以在不同的层中具有不同的宽度和厚度。金属过孔120可以穿过每一层并且接触该层的任一侧上的金属迹线118。在组中仅存在至少一条金属迹线118a
的实施例中，金属过孔120可以穿过或以其他方式接触金属迹线118a。由金属过孔120和金属迹线118形成的网状结构用于防止rdl 114中的不同层的分层，并且除了任何其他电或热优点之外还用于将rdl 114锚定到芯112。
82.在rdl 114的电介质材料116包括有机材料和无机材料的实施例中，例如，在不同的层中，包括无机材料的层可以允许比包括有机材料的层更细间距的金属迹线118和过孔120。在示例实施例中，金属迹线118的线间隔和线宽在包括无机材料的rdl 114的层中可以是2微米，而金属迹线118的线间隔和线宽在包括有机材料的rdl 114的层中可以大于10微米。
83.在所示的示例实施例中，穿过芯112的多个金属柱122用于将rdl 114更牢固地锚定到芯112。在一些实施例中，金属柱122接触金属迹线118a；在其他实施例中，金属柱122接触金属过孔120；在其他实施例中，金属柱122接触金属迹线118a和金属过孔120两者。例如，在图1b所示的金属迹线118a在芯112与rdl 114(1)之间的界面处的实施例中，金属柱122耦合到rdl 114(1)中的金属迹线118a和rdl 114(2)中的金属过孔120。在图1c所示的实施例中，金属柱122耦合到金属迹线118a，但不耦合到金属过孔120，因为不存在rdl 114(2)。
84.在各种实施例中，金属过孔120中的相邻金属过孔之间的间距可以小于金属柱122中的相邻金属柱之间的间距。因此，金属过孔120中的一些金属过孔可以不接触金属柱122，而金属过孔120中的其他金属过孔可以接触金属柱122(例如，如图所示)。在一些实施例中，所有金属柱122可以具有大约相同的直径。金属柱122可以具有比金属过孔120更大的直径。在一些实施例中，金属柱122可以具有大于金属迹线118的宽度的直径；在其他实施例中，金属柱122可以具有小于金属迹线118的宽度的直径。在各种实施例中，金属迹线118、金属过孔120和金属柱122可以包括铜。在其他实施例中，金属迹线118、金属过孔120和金属柱122可以包括具有足够机械强度的任何其他金属，以将rdl 114锚定到芯112并且防止rdl 114的各个层的分层。
85.回到图1a，中介层102还包括穿过芯112的tmv 124。ic管芯108通过互连126耦合到中介层102。在各种实施例中，互连126可以包括如前所述的一种或多种类型的dtd互连。在一些实施例中，中介层102可以包括其他ic管芯(例如，其中具有tsv 130的ic管芯128)，用于穿过从ic管芯128的一侧到另一侧的厚度的电连接。在一些实施例中，中介层102可以附加地或替代地包括没有任何tsv 130的ic管芯132。ic管芯128和132可以具有接合焊盘134，接合焊盘134可以用于通过互连136耦合到中介层102。在各种实施例中，互连136可以包括如前所述的一种或多种类型的dtd互连。在一些实施例(未示出)中，ic管芯128和/或132可以位于芯112内的腔体中。在其他实施例中(如图所示)，ic管芯128和/或132可以延伸穿过芯112的厚度。在一些实施例中，可以在互连136周围的ic管芯128和/或132中的一个或多个ic管芯下方分配底部填充物137，例如，用于增强热机械可靠性。在各种实施例中，中介层102的面104(1)上的接合焊盘138可以用于通过互连140接合到封装衬底106。在各种实施例中，互连140可以包括如前所述的一种或多种类型的dtps互连。
86.在各种实施例中，边缘环110的金属过孔120可以耦合到一些接合焊盘138a，如图1b和图1c中更详细地示出的。在各种实施例中，这种接合焊盘138a可以与金属迹线118对准(例如，直接在其上方或下方)。耦合到这种接合焊盘138a的互连140对于功能来说可以为非关键的；即，在微电子组件100的操作期间，这种互连140可以是电隔离的和/或以其他方式
不起作用。在各种实施例中，包括金属迹线118和金属过孔120的整个边缘环110也可以在微电子组件100的操作期间与微电子组件100中的其他部件电隔离和/或以其他方式不起作用。
87.图1d是在芯112与rdl 114(1)之间的界面处，在金属迹线118a的平面中穿过轴线dd'截取的图1a的示例微电子组件100的俯视图。如图所示，金属迹线118a沿着中介层102的外围延伸，并且可以是遵循微电子组件100的边界或外围的矩形环的形状。在适用的情况下，其他金属迹线118(未示出)平行于rdl 114(1)和114(2)两者中的金属迹线118a。耦合到金属柱122的区域可见为金属迹线118a的边缘中的起伏。起伏的产生是因为在所示的特定实施例中，金属柱122的直径大于金属迹线118a(和其他金属迹线118)的宽度。在金属柱122的直径小于金属迹线118a(和其他金属迹线118)的宽度的实施例中，可以不存在这种起伏。图中还示出了tmv 124和接合焊盘134。在一些实施例中，tmv 124可以具有比接合焊盘134更大的直径；在其他实施例中，它们可以具有类似的尺寸。
88.在一些实施例中，金属迹线118a还可以包括基准标记142。基准标记142可以具有任何合适的形状和/或尺寸。通常，基准标记142被放置在成像系统的视场中以用作参考点、用作测量或用于稳定视场。基准标记142还可以用作参考点，其他对象可以与该参考点相关或者可以相对于该参考点测量对象。例如，基准标记142可以用于精确地定位切割设备以使得能够在制造期间精确地切割微电子组件100，或者用于精确地对准多个rdl层，或者用在其他处理和量测应用中。在一些实施例中，基准标记142可以在rdl 114中的所有金属迹线118中重复；在其他实施例中，基准标记142可以存在于每层金属迹线118中，但是作为不同的形状或在不同的位置；在其他实施例中，基准标记142可以仅针对金属迹线118a存在。在一些实施例中，三个这样的基准标记142可以存在于金属迹线118的任何层中，用于确定处理期间的任何旋转。在实施例的广泛范围内，微电子组件100中可以存在任何数量的基准标记142。
89.图2a是微电子组件100的实施例的简化截面图。除了边缘环110中缺少金属柱122之外，图2a中所示的实施例基本上类似于图1a中的实施例。如图2b和图2c中更详细示出的，其示出了穿过图2a的微电子组件100中的轴线bb'的边缘环110的部分，在芯112与rdl 114之间接近面104(1)的界面处的金属迹线118a通过金属过孔120耦合到互连140的接合焊盘138a。电介质材料116将金属迹线118a与rdl 114中的该组堆叠金属迹线118中的其他金属迹线分开。而图2b所示的实施例在面104(2)上具有第二rdl 114(2)，由每个rdl 114(1)和114(2)中的金属迹线118和金属过孔120形成的网格不彼此耦合。然而，rdl 114的每一层中的金属过孔120用于将该层锚定到该层下面的材料；例如，金属过孔120可以将rdl 114(2)锚定到芯112；金属过孔120可以单独地将rdl 114(1)锚定到金属迹线118a。如图2d所示，其是微电子组件100穿过图2a中的轴线dd'的俯视图，边缘环110的金属迹线118a不具有任何起伏，因为不存在金属柱122。在这样的实施例中(并且在金属柱122具有比金属迹线118的宽度更小的直径的实施例中)，金属迹线118a沿着中介层102的外围形成直边矩形环。
90.图3是微电子组件100的实施例的简化俯视图，其在芯112与rdl 114(1)之间接近面104(1)的界面处沿着平行于面104(1)的平面截取。除了金属迹线118a沿着中介层102的外围形成不连续的环之外，图3中所示的实施例基本上类似于图1a和/或图2a中的实施例。在一些实施例中，边缘环110的其他金属迹线118可以平行于金属迹线118a，具有相对于彼
此对准的间隙。在其他实施例中，边缘环110的其他金属迹线118可以平行于金属迹线118a，具有相对于彼此未对准的间隙。在其他实施例中，一些金属迹线118可以形成连续环，并且其他一些金属迹线118可以形成具有与金属迹线118a对准(或未对准)的间隙的不连续环。在一些实施例中，金属迹线118a的每个不连续段可以与金属柱122中的至少一个接触；在一些实施例中，金属迹线118a的每个不连续段的两端可以耦合到金属柱122中的单独的一个。
91.图4是微电子组件100的实施例的简化俯视图，其在芯112与rdl 114(1)之间接近面104(1)的界面处沿着平行于面104(1)的平面截取。除了在环的拐角处存在倒角402之外，图4所示的实施例基本上类似于图3所示的实施例。在一些实施例中，倒角402可以在环的两个正交侧面之间形成45度角。在一些实施例中，形成倒角402的段的每个端部可以耦合到金属柱122中的单独金属柱，以提供额外的锚固。
92.图5a-5e是根据本公开内容的实施例的微电子组件100的各个制造阶段的简化截面图，其中顶部ic管芯108是最后组装的(顶部管芯最后工艺)。图5a示出了组件500，其中载体502覆盖有粘合剂504。在一些实施例中，载体502可以包括无机材料的晶圆，例如玻璃或硅。在其他实施例中，载体502可以包括无机材料的面板，例如玻璃或陶瓷。在实施例的广泛范围内，可以使用适当尺寸的任何合适的晶圆或面板。对应于金属迹线118a、金属柱122、tmv 124和接合焊盘134的金属可以沉积在载体502上的粘合剂504上方。在一些实施例中，可以首先沉积对应于金属迹线118a和接合焊盘134、以及金属柱122和tmv 124的一部分的金属，然后进一步添加对应于金属柱122和tmv 124的金属。在一些实施例中，可以首先沉积金属的毯覆层，然后进行蚀刻以去除多余的材料并且适当地形成金属迹线118a、金属柱122、tmv 124和接合焊盘134。
93.图5b是在载体502上方形成中介层102的一部分之后的组件510的简化截面图。中介层102的该部分的表面514(1)与粘合剂504接触。中介层102的该部分的表面514(2)与载体502相反。在各种实施例中，ic管芯128和132可以通过互连136附接到适当的接合焊盘134，然后沉积芯112的电介质材料。底部填充物137可以在沉积芯112的电介质材料之前分配在互连136周围的ic管芯128和/或132下方并且固化。在一些实施例中，表面514(2)可以通过平坦化(例如，通过化学机械抛光(cmp))形成，以暴露ic管芯128和132的可接合表面。在一些其他实施例中，导电过孔516可以穿过芯112的电介质材料形成，以使得ic管芯128和132能够电耦合到表面514(2)。
94.图5c是在表面514(2)上方形成rdl 114之后的组件520的简化截面图。在其中在中介层102的任一侧上存在两个rdl的实施例中，组件520可以包括rdl 114(2)。在中介层102的管芯侧(即，面104(2)，与封装侧相反)上不存在rdl的一些实施例中，可以完全跳过该工艺。形成rdl 114(2)的工艺如下：可以在表面514(2)上沉积对应于金属过孔120的材料，然后沉积电介质材料116。随后，在沉积的电介质材料116上形成对应于金属迹线118和其他导电迹线的材料。随后，可以在其上沉积电介质材料116。可以在其上重复形成金属过孔120、沉积电介质材料116、形成金属迹线118以及沉积电介质材料116的工艺，直到在rdl 114(2)中形成期望数量的层。在工艺结束时，可以暴露rdl 114(2)的表面522以供进一步处理。在各种实施例中，包括导电迹线和用于附接ic管芯108的接合焊盘的最终金属化层可以暴露在表面522上。在一些实施例中，对应于边缘环110的金属迹线118和金属过孔120可以在rdl 114(2)内保持未暴露(如图所示)。
95.图5d是在利用互连126将ic管芯108附接到表面522之后的组件530的简化截面图。在一些实施例中(如图所示)，可以沉积模制化合物532以适当地包封ic管芯108并且暴露表面534以供进一步处理。在一些实施例中，不存在模制化合物532，并且表面534可以简单地包括ic管芯108的与载体502相反的顶表面。在ic管芯108嵌入模制化合物532内的其他实施例中(如图所示)，表面534包括模制化合物532的表面。在其他实施例中，表面534可以包括ic管芯108的暴露表面，该暴露表面与模制化合物532的暴露表面共面。在一些实施例中，可以通过研磨和/或cmp工艺来平坦化表面534。
96.图5e是在表面514(1)上形成rdl 114(1)之后的组件540的简化截面图。从表面514(1)去除载体502，然后翻转组件530，并且载体502通过粘合剂504可去除地附接到表面534。随后，以类似于形成rdl 114(2)的方式在表面514(1)上方形成rdl 114(1)，如参考图5c所述。在工艺结束时，在面104(1)上形成接合焊盘138(包括接合焊盘138a)以用于利用互连140(未示出)附接到封装衬底106。在一些实施例中，非功能性接合焊盘138a可耦合到rdl 114(1)中的金属过孔120；在其他实施例中，边缘环110的金属迹线118和金属过孔120可以不在面104(1)处暴露(在这样的实施例中，可以不存在接合焊盘138a)。随后，可以将组件540切割成单独的微电子组件100并且适当地耦合到单独的封装衬底106。边缘环110可以防止在切割工艺期间形成的微裂纹在操作期间传播到结构的其余部分中，从而有助于增加微电子组件100的可靠性。
97.图6a-6d是根据本公开内容的另一实施例的微电子组件100的各个制造阶段的简化截面图，其中首先形成rdl 114(1)，并且之后顺序地构建微电子组件100。图6a示出了在载体502上方形成rdl 114(1)之后的组件600。在各种实施例中，可以在载体502与rdl 114(1)之间提供粘合剂504，例如以便于稍后在操作中的去除。包括金属迹线118a的金属迹线118可以适当地连同金属过孔120、接合焊盘134等一起形成在rdl 114(1)中。
98.图6b示出了在rdl 114(1)上方形成金属柱122和对应于tmv 124的那些柱之后的组件610。在一些实施例中，可以通过在适当的焊盘和/或迹线上选择性沉积来形成金属柱122和对应于tmv124的那些柱。在一些实施例中，可以首先沉积金属的毯覆层，然后进行蚀刻以去除多余的材料并且适当地形成金属柱122和tmv 124。
99.图6c是在rdl 114(1)上形成芯112之后的组件620的简化截面图。中介层102的表面514(1)与粘合剂504接触。中介层102的该部分的表面514(2)与载体502相反。在各种实施例中，ic管芯128和132可以通过互连136附接到适当的接合焊盘134，然后沉积和固化底部填充物137(如果使用的话)，然后沉积芯112的电介质材料。在一些实施例中，表面514(2)可以通过平坦化(例如，通过cmp)形成，以暴露ic管芯128和132的可接合表面。在一些其他实施例中，导电过孔516可以穿过芯112的电介质材料形成，以使得ic管芯128和132能够电耦合到表面514(2)。
100.图6d是在表面514(2)上方形成rdl 114(2)之后的组件630的简化截面图。形成rdl 114(2)的工艺如参考图5c所述。在工艺结束时，可以暴露rdl 114(2)的表面522以供进一步处理。在各种实施例中，包括导电迹线和用于附接ic管芯108的接合焊盘的最终金属化层可以暴露在表面522上。在一些实施例中，对应于边缘环110的金属迹线118和金属过孔120可以在rdl 114(2)内保持未暴露(如图所示)。
101.图6e是在利用互连126将ic管芯108附接到表面522之后的组件640的简化截面图。
在一些实施例中(如图所示)，可以沉积模制化合物532以适当地包封ic管芯108并且暴露表面534以供进一步处理。在一些实施例中，不存在模制化合物532，并且表面534可以简单地包括ic管芯108的与载体502相反的顶表面。在ic管芯108嵌入模制化合物532内的其他实施例中(如图所示)，表面534包括模制化合物532的表面。在其他实施例中，表面534可以包括ic管芯108的与模制化合物532的暴露表面共面的暴露表面。在一些实施例中，可以通过研磨和/或cmp工艺来平坦化表面534。
102.随后，可以将组件640切割成单独的微电子组件100并且适当地耦合到单独的封装衬底106。边缘环110可以防止在切割工艺期间形成的微裂纹在操作期间传播到结构的其余部分中，从而有助于增加微电子组件100的可靠性。
103.图7a-7d是根据本公开内容的另一实施例的微电子组件100的各个制造阶段的简化截面图，其中首先组装顶部ic管芯108(顶部管芯优先工艺)。图7a示出了组件700，其中载体502覆盖有粘合剂504并且附接到包括ic管芯108的层的表面534。在不存在模制化合物532的一些实施例中，ic管芯108可以通过粘合剂504直接附接到载体502；在ic管芯108嵌入模制化合物532内的其他实施例中，模制化合物532的表面534可以通过粘合剂504附接到载体502；在其他实施例中，通过粘合剂504附接到载体502的表面534可以包括ic管芯108的与模制化合物532的暴露表面共面的暴露表面。可以暴露与载体502相反的表面702以供进一步处理。
104.图7b是在表面602上方形成rdl 114之后的组件710的简化截面图。在中介层102的任一侧上存在两个rdl的实施例中，组件710包括rdl 114(2)。在中介层102的管芯侧(即，面104(2)，与封装侧相反)上不存在rdl的一些实施例中可以完全跳过该工艺。形成rdl 114(2)的工艺如参考图5c所述。在工艺结束时，可以暴露与载体502相反的表面714以供进一步处理。接合焊盘134和对应于tmv 124和金属柱122的其他导电迹线和/或焊盘也可以存在于暴露表面714上。
105.图7c是在表面614上方形成中介层102的一部分之后的组件720的简化截面图。ic管芯128和/或132可以通过互连136附接到接合焊盘134。底部填充物137可以分配在互连136周围的ic管芯128和/或132下方并且固化。在该图中，底部填充物137被示出为分配在所有ic管芯128和132的下方。在其他实施例中，底部填充物137可以仅分配在ic管芯128和/或132中的一些下方或不分配在ic管芯128和/或132下方。此后，可以例如通过电沉积工艺形成对应于金属柱122和tmv124的柱。然后，芯112的电介质材料可以沉积在ic管芯128和/或132以及与金属柱122和tmv 124相对应的柱周围。在工艺结束时，可以暴露表面722以供进一步处理。在一些实施例中，表面722可以通过平坦化(例如，通过cmp)形成，以暴露ic管芯128和132的可接合表面。在一些其他实施例中，导电过孔516可以穿过芯112的电介质材料形成，以使得ic管芯128和132能够电耦合到表面722。在一些实施例中，金属迹线118a和其他导电迹线可以沉积在表面722上方。
106.图7d是在表面722上方形成rdl 114(1)之后的组件730的简化截面图。以类似于形成rdl114(2)的方式形成rdl 114(1)，如参考图5c所述的。注意，在该工艺结束时，与参考先前图5和图6描述的工艺不同，金属迹线118a可以嵌入电介质材料116中而不是芯112中。包括接合焊盘138a的接合焊盘138暴露在面104(1)上，用于利用互连140(未示出)附接到封装衬底106。在一些实施例中，非功能性接合焊盘138a可以耦合到rdl 114(1)中的金属过孔
120；在其他实施例中，边缘环110的金属迹线118和金属过孔120可以不在面104(1)处暴露(在这样的实施例中，可以不存在接合焊盘138a)。随后，可以将组件730切割成单独的微电子组件100并且适当地耦合到单独的封装衬底106。边缘环110可以防止在切割工艺期间形成的微裂纹在操作期间传播到结构的其余部分中，从而有助于增加微电子组件100的可靠性。
107.在各种实施例中，本文中参考图1-7中的任何一个讨论的任何特征可以与任何其他特征组合，以形成具有如本文所述的一个或多个ic管芯的封装，例如，以形成修改的微电子组件100。上面描述了一些这样的组合，但是在各种实施例中，进一步的组合和修改是可能的。
108.示例设备和部件
109.本文公开的封装(例如，图1-7中所示的任何实施例或本文描述的任何其他实施例)可以包括在任何合适的电子部件中。图8-10示出了可以与如本文所公开的任何ic封装一起使用或包括如本文所公开的任何ic封装的封装、组件和设备的各种示例。
110.图8是可以包括根据本文公开的任何实施例的ic封装的示例性ic封装2200的侧视截面图。在一些实施例中，ic封装2200可以是系统级封装(sip)。
111.如图所示，封装衬底2252可以由绝缘体(例如，陶瓷、堆积膜、其中具有填充物颗粒的环氧树脂膜等)形成，并且可以具有在第一面2272与第二面2274之间、或在第一面2272上的不同位置之间、和/或在第二面2274上的不同位置之间延伸穿过绝缘体的导电路径。这些导电路径可以采用包括线和/或过孔的任何互连结构的形式。
112.封装衬底2252可以包括穿过封装衬底2252耦合到导电路径2262的导电触点2263，从而允许管芯2256和/或中介层2257内的电路系统电耦合到导电触点2264中的各个导电触点2264(或耦合到封装衬底2252中所包括的其他设备，未示出)。
113.ic封装2200可以包括经由中介层2257的导电触点2261、第一级互连2265、以及封装衬底2252的导电触点2263耦合到封装衬底2252的中介层2257。图中所示的第一级互连2265是焊料凸块，但是可以使用任何合适的第一级互连2265，例如焊料凸块、焊料柱或接合线。
114.ic封装2200可以包括经由管芯2256的导电触点2254、第一级互连2258、以及中介层2257的导电触点2260耦合到中介层2257的一个或多个管芯2256。导电触点2260可以穿过中介层2257耦合到导电路径(未示出)，从而允许管芯2256内的电路系统电耦合到导电触点2261中的各个导电触点2261(或电耦合到中介层2257中所包括的其他设备，未示出)。图中所示的第一级互连2258是焊料凸块，但是可以使用任何合适的第一级互连2258，例如焊料凸块、焊料柱、或接合线。如本文所用，“导电触点”可以指导电材料(例如，金属)的用作不同部件之间的界面的部分；导电触点可以凹入部件的表面、与部件的表面齐平、或者远离部件的表面延伸，并且可以采取任何合适的形式(例如，导电焊盘或插座)。
115.在一些实施例中，底部填充材料2266可以围绕第一级互连2265设置在封装衬底2252与中介层2257之间，并且模制物2268可以围绕管芯2256和中介层2257设置并且与封装衬底2252接触。在一些实施例中，底部填充材料2266可以与模制物2268相同。可以用于底部填充材料2266和模制物2268的示例材料是环氧树脂(在合适的情况下)。第二级互连2270可以耦合到导电触点2264。图中所示的第二级互连2270是焊料球(例如，用于球栅阵列(bga)
布置)，但是可以使用任何合适的第二级互连2270(例如，引脚栅阵列布置中的引脚、或连接盘栅阵列布置中的连接盘)。第二级互连2270可以用于将ic封装2200耦合到另一部件，例如电路板(例如，主板)、中介层、或另一ic封装，如本领域中已知的以及如以下参考图9所讨论的。
116.在各种实施例中，管芯2256中的任一个可以是如本文所述的微电子组件100。在其中ic封装2200包括多个管芯2256的实施例中，ic封装2200可以被称为多芯片封装(mcp)。管芯2256可以包括用于执行任何期望功能的电路系统。例如，除了管芯2256中的一个或多个是如本文所述的微电子组件100之外，管芯2256中的一个或多个可以是逻辑管芯(例如，基于硅的管芯)，管芯2256中的一个或多个可以是存储器管芯(例如，高带宽存储器)等。在一些实施例中，管芯2256中的任一个可以如参考先前附图中的任一个所讨论的那样实施。在一些实施例中，管芯2256中的至少一些管芯可以不包括如本文所述的实施方式。
117.尽管图中所示的ic封装2200是倒装芯片封装，但是可以使用其他封装架构。例如，ic封装2200可以是bga封装，例如嵌入式晶圆级球栅阵列(ewlb)封装。在另一示例中，ic封装2200可以是晶圆级芯片尺寸封装(wlcsp)或面板扇出(fo)封装。尽管在ic封装2200中示出了两个管芯2256，但是ic封装2200可以包括任何期望数量的管芯2256。ic封装2200可以包括附加的无源部件，例如设置在封装衬底2252的第一面2272或第二面2274上方、或者中介层2257的任一面上的表面安装电阻器、电容器和电感器。更一般地，ic封装2200可以包括本领域已知的任何其他有源或无源部件。
118.在一些实施例中，ic封装2200中可以不包括中介层2257；相反，管芯2256可以通过第一级互连2265直接耦合到第一面2272处的导电触点2263。
119.图9是ic设备组件2300的截面侧视图，该ic设备组件可以包括具有根据本文公开的任何实施例的一个或多个微电子组件100的部件。ic设备组件2300包括设置在电路板2302(其可以是例如主板)上方的多个部件。ic设备组件2300包括设置在电路板2302的第一面2340和电路板2302的相对的第二面2342上方的部件；一般地，部件可以设置在面2340和2342中的一个或两个上方。特别地，ic设备组件2300的部件中的任何合适的部件可以包括根据本文公开的任何实施例的一个或多个微电子组件100中的任何微电子组件；例如，下面参考ic设备组件2300讨论的任何ic封装可以采取上面参考图8讨论的ic封装2200的任何实施例的形式。
120.在一些实施例中，电路板2302可以是包括多个金属层的pcb，多个金属层通过绝缘体层彼此分离并且通过导电过孔互连。任何一个或多个金属层可以以期望的电路图案形成，以在耦合到电路板2302的部件之间传送电信号(可选地与其他金属层结合)。在其他实施例中，电路板2302可以是非pcb封装衬底。
121.如图所示，在一些实施例中，ic设备组件2300可以包括通过耦合部件2316耦合到电路板2302的第一面2340的中介层上封装结构(package-on-interposer structure)2336。耦合部件2316可以将中介层上封装结构2336电和机械耦合到电路板2302，并且可以包括焊料球(如图所示)、插座的凸出和凹入部分、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦合结构。
122.中介层上封装结构2336可以包括通过耦合部件2318耦合到中介层2304的ic封装2320。耦合部件2318可以取决于期望的功能而采取任何合适的形式，例如上面参考耦合部
件2316讨论的形式。在一些实施例中，ic封装2320可以是或包括ic封装2200，例如，如上文参考图8所描述的ic封装2200。在一些实施例中，ic封装2320可以包括如本文所述的至少一个微电子组件100。微电子组件100没有在图中具体示出，以免使附图混乱。
123.尽管图中示出了单个ic封装2320，但是多个ic封装可以耦合到中介层2304；实际上，附加的中介层可以耦合到中介层2304。中介层2304可以提供用于桥接电路板2302和ic封装2320的中间封装衬底。一般地，中介层2304可以将连接再分布到更宽的间距，或者将连接重新布线到不同的连接。例如，中介层2304可以将ic封装2320耦合到耦合部件2316的bga，以用于耦合到电路板2302。
124.在图中所示的实施例中，ic封装2320和电路板2302附接到中介层2304的相对侧。在其他实施例中，ic封装2320和电路板2302可以附接到中介层2304的同一侧。在一些实施例中，三个或更多个部件可以通过中介层2304互连。
125.中介层2304可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施方式中，中介层2304可以由交替的刚性或柔性材料形成，其可以包括与上述用于半导体衬底的材料相同的材料，例如硅、锗和其他iii-v族和iv族材料。中介层2304可以包括金属互连2308和包括但不限于tsv 2306的过孔2310。中介层2304还可以包括嵌入式设备2314，包括无源设备和有源设备两者。这些设备可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、esd设备和存储器设备。诸如射频(rf)设备、功率放大器、功率管理设备、天线、阵列、传感器和微机电系统(mems)设备的更复杂设备也可以形成在中介层2304上。中介层上封装结构2336可以采用本领域已知的任何中介层上封装结构的形式。
126.在一些实施例中，ic设备组件2300可以包括通过耦合部件2322耦合到电路板2302的第一面2340的ic封装2324。耦合部件2322可以采用上文参考耦合部件2316讨论的任何实施例的形式，并且ic封装2324可以采用上文参考ic封装2320讨论的任何实施例的形式。
127.在一些实施例中，ic设备组件2300可以包括通过耦合部件2328耦合到电路板2302的第二面2342的堆叠式封装结构(package-on-package structure)2334。堆叠式封装结构2334可以包括通过耦合部件2330耦合在一起的ic封装2326和ic封装2332，使得ic封装2326设置在电路板2302与ic封装2332之间。耦合部件2328和2330可以采用上述耦合部件2316的任何实施例的形式，并且ic封装2326和/或2332可以采用上述ic封装2320的任何实施例的形式。堆叠式封装结构2334可以根据本领域已知的任何堆叠式封装结构来配置。
128.图10是根据本文公开的任何实施例的可以包括具有一个或多个ic封装的一个或多个部件的示例计算设备2400的框图。例如，计算设备2400的部件中的任何合适的部件可以包括根据本文公开的任何实施例的微电子组件(例如，100)。在另一示例中，计算设备2400的部件中的任何一个或多个可以包括ic封装2200的任何实施例(例如，如图8所示)。在又一示例中，计算设备2400的部件中的任何一个或多个可以包括ic设备组件2300(例如，如图9中所示)。
129.图中示出了包括在计算设备2400中的多个部件，但是这些部件中的任何一个或多个可以被省略或复制，以适合于应用。在一些实施例中，包括在计算设备2400中的一些或所有部件可以附接到一个或多个主板。在一些实施例中，在单个片上系统(soc)管芯上制造一些或所有这些部件。
130.另外，在各种实施例中，计算设备2400可以不包括图中所示的一个或多个部件，但是计算设备2400可以包括用于耦合到一个或多个部件的接口电路系统。例如，计算设备2400可以不包括显示设备2406，但是可以包括显示设备2406可以耦合到的显示设备接口电路系统(例如，连接器和驱动器电路系统)。在另一组示例中，计算设备2400可以不包括音频输入设备2418或音频输出设备2408，但是可以包括音频输入设备2418或音频输出设备2408可以耦合到的音频输入或输出设备接口电路系统(例如，连接器和支持电路系统)。
131.计算设备2400可以包括处理设备2402(例如，一个或多个处理设备)。如本文所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备2402可以包括一个或多个dsp、asic、cpu、gpu、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理设备。计算设备2400可以包括存储器2404，其本身可以包括一个或多个存储器设备，例如易失性存储器(例如，动态随机存取存储器(dram))、非易失性存储器(例如，只读存储器(rom))、闪存存储器、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器2404可以包括与处理设备2402共享管芯的存储器。该存储器可以用作高速缓存存储器并且可以包括嵌入式动态随机存取存储器(edram)或自旋转移矩磁性随机存取存储器(stt-mram)。
132.在一些实施例中，计算设备2400可以包括通信芯片2412(例如，一个或多个通信芯片)。例如，通信芯片2412可以被配置用于管理用于向和从计算设备2400传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。
133.通信芯片2412可以实施多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(ieee)标准，包括wi-fi(ieee 802.11系列)、ieee 802.16标准(例如，ieee 802.16-2005修订版)、lte项目以及任何修订版、更新版和/或修正版(例如，高级lte项目、超移动宽带(umb)项目(也称为“3gpp2”)等)。兼容ieee 802.16的宽带无线接入(bwa)网络通常被称为wimax网络，wimax网络是代表微波接入全球互操作的首字母缩写词，其是通过ieee 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片2412可以根据全球移动通信系统(gsm)、通用分组无线业务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进hspa(e-hspa)或lte网络来操作。通信芯片2412可以根据增强型数据速率gsm演进(edge)、gsm edge无线接入网(geran)、通用陆地无线接入网(utran)或演进型utran(e-utran)来操作。通信芯片2412可以根据码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、演进数据优化(ev-do)及其派生物、以及被指定为3g、4g、5g及更高版本的任何其他无线协议来操作。在其他实施例中，通信芯片2412可以根据其他无线协议来操作。计算设备2400可以包括天线2422，以便于无线通信和/或接收其他无线通信(例如am或fm无线电传输)。
134.在一些实施例中，通信芯片2412可以管理有线通信，例如电、光或任何其他合适的通信协议(例如，以太网)。如上所述，通信芯片2412可以包括多个通信芯片。例如，第一通信芯片2412可以专用于诸如wi-fi或蓝牙的较短距离无线通信，并且第二通信芯片2412可以专用于诸如全球定位系统(gps)、edge、gprs、cdma、wimax、lte、ev-do或其他的较长距离无
线通信。在一些实施例中，第一通信芯片2412可以专用于无线通信，并且第二通信芯片2412可以专用于有线通信。
135.计算设备2400可以包括电池/电源电路系统2414。电池/电源电路系统2414可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将计算设备2400的部件耦合到与计算设备2400分离的能量源(例如，ac线路电源)的电路系统。
136.计算设备2400可以包括显示设备2406(或如上所述的对应的接口电路系统)。显示设备2406可以包括任何视觉指示器，例如，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(lcd)、发光二极管显示器或平板显示器。
137.计算设备2400可以包括音频输出设备2408(或如上所述的对应的接口电路系统)。音频输出设备2408可以包括生成可听指示符的任何设备，例如扬声器、耳机或耳塞。
138.计算设备2400可以包括音频输入设备2424(或如上所述的对应的接口电路系统)。音频输入设备2424可以包括生成表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(midi)输出的乐器)。
139.计算设备2400可以包括gps设备2416(或如上所述的对应的接口电路系统)。gps设备2416可以与基于卫星的系统通信，并且可以接收计算设备2400的位置，如本领域已知的。
140.计算设备2400可以包括其他输出设备2410(或如上所述的对应的接口电路系统)。其他输出设备2410的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或附加存储设备。
141.计算设备2400可以包括其他输入设备2420(或如上所述的对应的接口电路系统)。其他输入设备2420的示例可以包括加速计、陀螺仪、罗盘、图像捕捉设备、键盘、光标控制设备(例如，鼠标、指示笔、触摸板)、条形码读取器、快速响应(qr)码读取器、任何传感器、或射频识别(rfid)读取器。
142.计算设备2400可以具有任何期望的形状因子，例如手持式或移动计算设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(pda)、超移动个人计算机等)、台式计算设备、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器或可穿戴计算设备。在一些实施例中，计算设备2400可以是处理数据的任何其他电子设备
143.选择示例
144.以下段落提供了本文公开的实施例的各种示例。
145.示例1提供了一种微电子组件(例如，图1a-1d、图2a-2d的100)，包括：中介层(例如，102)，具有第一面(例如，104(1))和与第一面相反的第二面(例如，104(2))；封装衬底(例如，106)，耦合到第一面；ic管芯(例如，108)，耦合到第二面；以及边缘环(例如，110)，在中介层中，其中：中介层包括：芯(例如，112)，包括第一电介质材料；以及再分布层(rdl)(例如，114(1)、114(2))，rdl在第一面或第二面上，rdl包括与第一电介质材料不同的第二电介质材料(例如，116)，并且边缘环包括：金属迹线(例如，图1b、图1c的118a)，与第二电介质材料接触，金属迹线沿着中介层的外围；以及多个金属过孔(例如，120)，穿过rdl，多个金属过孔与金属迹线接触。
146.示例2提供了根据示例1的微电子组件，其中，金属迹线平行于并且接近于中介层
的外围。
147.示例3提供了根据示例1-2中任一项的微电子组件，其中，金属迹线和多个金属过孔包括铜。
148.示例4提供了根据示例1-3中任一项的微电子组件，其中：第一电介质材料是模制化合物，并且第二电介质材料是以下中的一种：(i)聚酰亚胺和(ii)硅与碳、氮和氧中的至少一种的化合物。
149.示例5提供了根据示例1-4中任一项的微电子组件，其中，rdl还包括与第一电介质材料和第二电介质材料不同的第三电介质材料。
150.示例6提供了根据示例5的微电子组件，其中：第一电介质材料是模制化合物，第二电介质材料是聚酰亚胺，并且第三电介质材料是硅与碳、氮和氧中的至少一种的化合物。
151.示例7提供了根据示例1-4中任一项的微电子组件，其中，芯包括与第一电介质材料和第二电介质材料不同的第三电介质材料。
152.示例8提供了根据示例7的微电子组件，其中：第一电介质材料是模制化合物，第二电介质材料以下中的一种：(i)聚酰亚胺和(ii)硅与碳、氮和氧中的至少一种的化合物，并且第三电介质材料是底部填充材料。
153.示例9提供了根据示例1-8中任一项的微电子组件，其中，金属迹线还与芯接触。
154.示例10提供了根据示例1-9中任一项的微电子组件，其中，边缘环还包括多条金属迹线，多条金属迹线与金属迹线堆叠以在rdl中形成一组堆叠金属迹线，多个金属过孔和一组堆叠金属迹线形成穿过rdl的截面的网状结构。
155.示例11提供了根据示例10的微电子组件，其中，一组堆叠金属迹线中的一些金属迹线沿着中介层的外围呈连续环的形状，多条金属迹线与金属迹线堆叠以形成一组堆叠金属迹线，多个金属过孔和一组堆叠金属迹线形成穿过rdl的截面的网状结构，并且一组堆叠金属迹线中的其他金属迹线沿着中介层的外围呈不连续环的形状。
156.示例12提供了根据示例10-11中任一项的微电子组件，其中，一组堆叠金属迹线中的一些金属迹线比一组堆叠金属迹线中的其他金属迹线宽。
157.示例13提供了根据示例10-12中任一项的微电子组件，其中，一组堆叠金属迹线中的一些金属迹线比一组堆叠金属迹线中的其他金属迹线厚。
158.示例14提供了根据示例10-13中任一项的微电子组件，其中：rdl还包括多个层，一组堆叠金属迹线中的金属迹线位于多个层中的层之间，并且多个金属过孔中的金属过孔穿过多个层耦合一组堆叠金属迹线中的金属迹线。
159.示例15提供了根据示例14的微电子组件，其中：多个层中的至少一个层包括第二电介质材料，并且多个层中的另一层包括与第一电介质材料和第二电介质材料不同的第三电介质材料。
160.示例16提供了根据示例15的微电子组件，其中：第二电介质材料是有机材料，并且第三电介质材料是无机材料。
161.示例17提供了根据示例1-16中任一项的微电子组件，还包括穿过芯的多个金属柱(例如，122)，其中，多个金属柱与金属迹线和多个金属过孔中的至少一个接触。
162.示例18提供了根据示例17的微电子组件，其中，金属柱中的任何一个具有与多个金属柱中的任何其他金属柱相同的直径。
163.示例19提供了根据示例18的微电子组件，其中，金属柱的直径大于金属迹线的宽度(例如，图1d)。
164.示例20提供了根据示例18的微电子组件，其中，金属柱的直径小于金属迹线的宽度。
165.示例21提供了根据示例17-20中任一项的微电子组件，其中，任何金属柱具有大于多个金属过孔中的任何金属过孔的直径。
166.示例22提供了根据示例17-21中任一项的微电子组件，其中，金属过孔中的相邻金属过孔之间的第一间距小于金属柱中的相邻金属柱之间的第二间距。
167.示例23提供了根据示例1-22中任一项的微电子组件，其中：rdl是中介层的第一面上的第一rdl(例如，114(1))，中介层还包括第二面上的第二rdl(例如，114(2))，第二rdl包括第二电介质材料，并且中介层的芯位于第一rdl与第二rdl之间。
168.示例24提供了根据示例23的微电子组件，其中：金属迹线是第一金属迹线，多个金属过孔是第一多个金属过孔，并且边缘环还包括(例如，图1b)：第二rdl中的平行于第一金属迹线的第二金属迹线，第二金属迹线与第二rdl的第二电介质接触；以及第二多个金属过孔，穿过第二rdl与第二金属迹线接触，第二多个金属过孔和第二金属迹线形成穿过第二rdl的截面的网状结构。
169.示例25提供了根据示例24的微电子组件，其中：第二金属迹线通过第二rdl的第二电介质材料与芯分开。
170.示例26提供了根据示例24的微电子组件，其中：第二金属迹线还与芯接触。
171.示例27提供了根据示例24-26中任一项的微电子组件，其中，边缘环还包括与第二金属迹线堆叠的多条金属迹线，以在第二rdl中形成一组堆叠金属迹线，第二多个金属过孔和一组堆叠金属迹线形成穿过第二rdl的截面的网状结构。
172.示例28提供了根据示例24-27中任一项的微电子组件，其中，第二rdl包括多于一层的第二电介质材料。
173.示例29提供了根据示例24-28中任一项的微电子组件，还包括穿过芯的多个金属柱(例如，122)，其中，多个金属柱与第二金属迹线和第二多个金属过孔中的至少一个接触。
174.示例30提供了根据示例1-29中任一项的微电子组件，其中，芯与rdl之间的界面是粗糙的，以增强金属迹线的粘附性。
175.示例31提供了根据示例1-30中任一项的微电子组件，其中，芯与rdl之间的界面包括包含硅和氮的化合物。
176.示例32提供了根据示例1-31中任一项的微电子组件，其中，金属迹线沿着中介层的外围呈连续环的形状(例如，图1d、图2d)。
177.示例33提供了根据示例1-31中任一项的微电子组件，其中，金属迹线沿着中介层的外围呈不连续环的形状(例如，图3)。
178.示例34提供了根据示例1-33中任一项的微电子组件，其中，金属迹线在中介层的每个拐角处形成倒角(例如，图4的402)，其中，穿过芯的金属柱耦合到倒角的两个相对边缘(例如，图4)。
179.示例35提供了根据示例1-34中任一项的微电子组件，还包括基准标记(例如，142)，其中，基准标记用于对准微电子组件以用于处理操作。
180.示例36提供了根据示例1-35中任一项的微电子组件，其中，边缘环还包括在中介层的第一面上的接合焊盘(例如，138a)，其中：多个金属过孔的一部分将接合焊盘耦合到rdl中的金属迹线，并且接合焊盘处的互连(例如，140)耦合到封装衬底。
181.示例37提供了根据示例36的微电子组件，其中，互连在微电子组件的操作期间不提供任何电连接。
182.示例38提供了根据示例1-37中任一项的微电子组件，其中，金属迹线和多个金属过孔与微电子组件中的其他部件电隔离。
183.示例39提供了根据示例1-38中任一项的微电子组件，其中，ic管芯通过互连(例如，126)耦合到中介层的第二面。
184.示例40提供了根据示例1-39中任一项的微电子组件，其中，ic管芯是第一ic管芯，并且中介层还包括芯中的第二ic管芯(例如，128、132)。
185.示例41提供了根据示例40的微电子组件，其中，第二ic管芯(例如，128)包括tsv(例如，130)。
186.示例42提供了根据示例40-41中任一项的微电子组件，其中，中介层还包括接合焊盘(例如，134)，并且第二ic管芯通过互连(例如，136)耦合到接合焊盘。
187.示例43提供了根据示例42的微电子组件，其中，中介层还包括在互连周围的底部填充材料(例如，137)。
188.示例44提供了根据示例40-43中任一项的微电子组件，其中，中介层还包括在芯中围绕第二ic管芯的第一电介质材料中的tmv(例如，124)。
189.示例45提供了一种微电子组件(例如，100)中的中介层(例如，102)，中介层包括：第一电介质材料的芯(例如，112)，芯具有第一侧和相反的第二侧；rdl(例如，114(1))，与芯的第一侧接触，rdl包括不同于第一电介质材料的第二电介质材料(例如，116)；以及边缘环(例如，110)，包括：金属迹线(例如，118a)，沿着中介层的整个外围接近芯的第一侧，金属迹线与第二电介质材料接触；以及多个金属过孔(例如，120)，穿过rdl，多个金属过孔与金属迹线接触。
190.示例46提供了根据示例45的中介层，还包括在芯中的多个金属柱(例如，122)，多个金属柱与金属迹线和多个金属过孔中的至少一个接触。
191.示例47提供了根据示例45-46中任一项的中介层，其中，边缘环还包括与金属迹线堆叠的多条金属迹线，以在rdl中形成一组堆叠金属迹线，多个金属过孔和一组堆叠金属迹线形成穿过rdl的截面的网状结构。
192.示例48提供了根据示例47的中介层，其中，组中的一些金属迹线比组中的其他金属迹线宽。
193.示例49提供了根据示例45-48中任一项的中介层，其中：rdl是第一rdl(例如，114(1))，金属迹线是第一金属迹线，多个金属过孔是第一多个金属过孔，中介层还包括与芯的第二侧接触的第二rdl(例如，114(2))，并且边缘环还包括：第二金属迹线，在第二rdl中沿着中介层的整个外围，第二金属迹线与第二rdl的第二电介质材料接触；以及第二多个金属过孔，穿过第二rdl，第二多个金属过孔与第二金属迹线接触。
194.示例50提供了根据示例49的中介层，还包括在芯中的多个金属柱(例如，122)，多个金属柱与以下接触：(i)第一金属迹线和第一多个金属过孔中的至少一个，以及(ii)第二
金属迹线和第二多个金属过孔中的至少一个。
195.示例51提供了根据示例45-50中任一项的中介层，其中，边缘环还包括与第二金属迹线堆叠的多条金属迹线，以在第二rdl中形成一组堆叠金属迹线，第二多个金属过孔和一组堆叠金属迹线形成穿过第二rdl的截面的网状结构。
196.示例52提供了根据示例51的中介层，其中，组中的一些金属迹线比组中的其他金属迹线宽。
197.示例53提供了根据示例45-52中任一项的中介层，其中：中介层在第一侧上耦合到封装衬底，并且中介层在第二侧上耦合到ic管芯。
198.示例54提供了根据示例45-53中任一项的中介层，其中，中介层还包括芯中的ic管芯，以及围绕ic管芯的第一电介质材料中的tmv。
199.示例55提供了根据示例45-54中任一项的中介层，其中，第二电介质材料包括聚酰亚胺、硅、碳、氮和氧中的至少一种。
200.示例56提供了一种微电子组件(例如，100)中的中介层(例如，102)，中介层包括：芯(例如，112)，包括第一电介质材料；rdl(例如，114)，在中介层的第一面上，rdl包括与第一电介质材料不同的第二电介质材料(例如，116)；以及边缘环(例如，110)，其中，边缘环包括：一组堆叠金属迹线(例如，118)，在rdl中，组中的每条金属迹线沿着中介层的外围并且平行于第一面；以及多个金属过孔(例如，120)，穿过rdl，多个金属过孔与rdl中的堆叠金属迹线接触，多个金属过孔和堆叠金属迹线形成穿过rdl的截面的网状结构。
201.示例57提供了根据示例56的中介层，其中：rdl是第一rdl(例如，114(1))，一组堆叠金属迹线是第一组堆叠金属迹线，多个金属过孔是第一多个金属过孔，中介层还包括第二rdl(例如，114(1))，芯位于第一rdl与第二rdl之间，并且边缘环还包括：第二组堆叠金属迹线，在第二rdl的任一侧上，第二组中的每条金属迹线沿着中介层的外围；以及第二多个金属过孔，穿过第二rdl，第二多个金属过孔与第二组中的金属迹线接触，第二多个金属过孔和第二组堆叠金属迹线形成穿过第二rdl的截面的另一网状结构。
202.示例58提供了根据示例56-57中任一项的中介层，还包括在芯中与堆叠金属迹线和多个金属过孔中的至少一个接触的多个金属柱(例如，122)。
203.示例59提供了根据示例56-58中任一项的中介层，其中，芯与rdl之间的界面是粗糙的。
204.示例60提供了根据示例56-59中任一项的中介层，其中，芯与rdl之间的界面包括包含硅和氮的化合物。
205.示例61提供了根据示例56-60中任一项的中介层，其中：第一电介质材料包括模制化合物，并且第二电介质材料包括以下中的一种：(i)聚酰亚胺，以及(ii)硅与碳、氮和氧中的至少一种的化合物。
206.示例62提供了根据示例56-61中任一项的中介层，还包括在芯中的ic管芯(例如，128、132)。
207.示例63提供了根据示例62的中介层，其中，ic管芯(例如，128)包括tsv(例如，130)。
208.示例64提供了根据示例62-63中任一项的中介层，其中，ic管芯通过焊料互连(例如，136)电耦合到中介层中的接合焊盘(例如，134)。
209.示例65提供了根据示例56-64中任一项的中介层，还包括在芯的第一电介质材料中的tmv(例如，124)。
210.示例66提供了一种形成微电子组件的方法(例如，图5a-5e)，方法包括：在载体(例如，502)上方形成中介层的一部分，部分包括第一电介质材料(例如，112)并且具有(例如，通过粘合剂504)可去除地附接到载体的第一表面(例如，514(1))和与载体相反的第二表面(例如，514(2))；在第二表面上沉积第一金属迹线(例如，118)；在第一金属迹线上方沉积第二电介质材料(例如，116)；形成穿过第二电介质材料的多个金属过孔(例如，120)以接触第一金属迹线；以及在第二电介质材料上方平行于第一金属迹线沉积第二金属迹线以完成rdl(例如，114(2))。
211.示例67提供了根据示例66的方法，还包括在第二金属迹线上方沉积第二电介质材料。
212.示例68提供了根据示例66-67中任一项的方法，还包括固化第一电介质材料和第二电介质材料。
213.示例69提供了根据示例66-68中任一项的方法，还包括：将ic管芯(例如，108)附接到rdl的第三表面(例如，522)，第三表面与载体相反；以及用第一电介质材料包封ic管芯。
214.示例70提供了根据示例69的方法，其中，rdl是第一rdl，并且方法还包括：分开载体以暴露第一表面(例如，514(1))；将暴露的第四表面(例如，532)附接到载体，暴露的第四表面与第一表面相反；在第一表面上沉积第三金属迹线(例如，118)；在第三金属迹线上方沉积第二电介质材料(例如，116)；形成穿过第二电介质材料的另一多个金属过孔(例如，120)以接触第三金属迹线；以及在第二电介质材料上方平行于第三金属迹线沉积第四金属迹线以完成第二rdl(例如，114(1))。
215.示例71提供了根据示例66-70中任一项的方法，其中，第一金属迹线对应于微电子组件的外围。
216.示例72提供了根据示例71的方法，其中，第一金属迹线还包括基准标记。
217.示例73提供了根据示例71-72中任一项的方法，还包括在第一金属迹线周围切割微电子组件。
218.示例74提供了根据示例66-73中任一项的方法，其中，形成中介层包括：在载体上沉积分别对应于tmv(例如，124)和接合焊盘(例如，134)的金属柱和焊盘；将一个或多个ic管芯(例如，128、132)附接到接合焊盘；在金属柱和一个或多个ic管芯周围沉积第一电介质材料(例如，112)；在第一电介质材料中形成导电过孔(例如，516)以接触一个或多个ic管芯。
219.示例75提供了根据示例74的方法，其中，至少一些金属柱(例如，122)耦合到第一金属迹线。
220.示例76提供了一种形成微电子组件的方法(例如，图7a-7d)，方法包括：将嵌入在第一电介质材料(例如，112)中的ic管芯(例如，108)可去除地附接到载体(例如，502)；在与载体相反的暴露表面(例如，702)上沉积第一金属迹线(例如，118)；在第一金属迹线上方沉积第二电介质材料(例如，116)；形成穿过第二电介质材料的多个金属过孔(例如，120)以接触第一金属迹线；以及在第二电介质材料上方平行于第一金属迹线沉积第二金属迹线以完成rdl(例如，114(2))。
221.示例77提供了根据示例76的方法，还包括在rdl上方形成中介层，其中，中介层包括第一电介质材料，其中，tmv(例如，124)在第一电介质材料中。
222.示例78提供了根据示例77的方法，其中，形成中介层的部分包括：在rdl上沉积分别对应于tmv(例如，124)和接合焊盘(例如，134)的金属柱和焊盘；将一个或多个ic管芯(例如，128、132)(例如，通过互连136)附接到接合焊盘；在金属柱和一个或多个ic管芯周围沉积第一电介质材料；在第一电介质材料中形成导电过孔(例如，516)以接触一个或多个ic管芯。
223.示例79提供了根据示例78的方法，其中，金属柱(例如，120)中的至少一些耦合到第二金属迹线。
224.示例80提供了根据示例76-79中任一项的方法，其中，rdl是第一rdl(例如，114(2))，并且方法还包括：在中介层上沉积第三金属迹线；在第三金属迹线上方沉积第二电介质材料；形成穿过第二电介质材料的多个金属过孔以接触第三金属迹线；以及在第二电介质材料上方平行于第三金属迹线沉积第四金属迹线以完成第二rdl(例如，114(1))。
225.示例81提供了根据示例80的方法，还包括通过互连将封装衬底机械耦合到第二rdl，其中：互连的一部分耦合到第四金属迹线，并且互连的部分不电连接到封装衬底。
226.示例82提供了根据示例76-81中任一项的方法，还包括固化第一电介质材料和第二电介质材料。
227.示例83提供了根据示例76-82中任一项的方法，其中：第一金属迹线对应于微电子组件的外围，并且第一金属迹线在微电子组件中电隔离。
228.示例84提供了根据示例76-83中任一项的方法，其中，第一金属迹线还包括基准标记。
229.示例85提供了根据示例76-84中任一项的方法，还包括在第一金属迹线周围切割微电子组件。
230.示例86提供了一种形成微电子组件的方法(例如，图6a至图6e)，方法包括：在载体上形成第一rdl，第一rdl包括沿微电子组件的中介层的外围的第一金属迹线以及与第一金属迹线接触的第一多个金属过孔；在第一rdl上方形成中介层的芯；在芯上方形成第二rdl，第二rdl包括平行于第一金属迹线的第二金属迹线和与第二金属迹线接触的第二多个金属过孔；将ic管芯附接到第二rdl；以及包封ic管芯，其中：芯包括第一电介质材料，并且第一rdl和第二rdl包括第二电介质材料。
231.示例87提供了根据示例86的方法，其中，形成第一rdl包括：在载体上方沉积第二电介质材料；形成穿过电介质材料的金属过孔，金属过孔的一部分包括多个金属过孔；在第二电介质材料上方沉积导电迹线，导电迹线的一部分包括第一金属迹线。
232.示例88提供了根据示例86-87中任一项的方法，其中，形成芯包括：在第一rdl上方沉积金属柱，金属柱的一部分与第一金属迹线和第一多个金属过孔中的至少一个接触；将ic管芯耦合到第一rdl上的接合焊盘；以及用第一电介质材料填充金属柱和ic管芯周围的空间。
233.示例89提供了根据示例86-88中任一项的方法，其中，形成第二rdl包括：在芯上方沉积第二电介质材料；形成穿过电介质材料的金属过孔，金属过孔的一部分包括第二多个金属过孔；以及在第二电介质材料上沉积导电迹线，导电迹线的一部分包括第二金属迹线。
234.示例90提供了根据示例86的方法，其中，形成第一rdl和形成第二rdl包括形成其中具有多条堆叠金属迹线的多个第二电介质材料层，堆叠金属迹线相对于第一rdl中的第一金属迹线和第二rdl中的第二金属迹线堆叠，第一多个金属过孔与第一rdl中的堆叠金属迹线接触，并且第二多个金属过孔与第二rdl中的堆叠金属迹线接触。
235.以上对本公开内容的所示实施方式的描述，包括摘要中所描述的，不是旨在是详尽无遗的或将本公开内容限制为所公开的精确形式。虽然本文出于说明性目的描述了本公开内容的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本公开内容的范围内各种等效修改是可能的。

技术特征：
1.一种微电子组件，包括：中介层，具有第一面和与所述第一面相反的第二面；封装衬底，耦合到所述第一面；集成电路(ic)管芯，耦合到所述第二面；以及边缘环，在所述中介层中，其中：所述中介层包括：芯，包括第一电介质材料；以及再分布层(rdl)，所述rdl在所述第一面或所述第二面上，所述rdl包括与所述第一电介质材料不同的第二电介质材料，并且所述边缘环包括：金属迹线，与所述第二电介质材料接触，所述金属迹线沿着所述中介层的外围；以及多个金属过孔，穿过所述rdl，所述多个金属过孔与所述金属迹线接触。2.根据权利要求1所述的微电子组件，其中，所述金属迹线平行于并且接近于所述中介层的所述外围。3.根据权利要求1所述的微电子组件，其中：所述第一电介质材料是模制化合物，并且所述第二电介质材料是以下中的一种：(i)聚酰亚胺和(ii)碳、氮和氧中的至少一种与硅的化合物。4.根据权利要求1所述的微电子组件，其中，所述rdl还包括与所述第一电介质材料和所述第二电介质材料不同的第三电介质材料。5.根据权利要求4所述的微电子组件，其中：所述第一电介质材料是模制化合物，所述第二电介质材料是聚酰亚胺，并且所述第三电介质材料是碳、氮和氧中的至少一种与硅的化合物。6.根据权利要求1所述的微电子组件，其中，所述芯包括与所述第一电介质材料和所述第二电介质材料不同的第三电介质材料。7.根据权利要求6所述的微电子组件，其中：所述第一电介质材料是模制化合物，所述第二电介质材料是以下中的一种：(i)聚酰亚胺和(ii)碳、氮和氧中的至少一种与硅的化合物，并且所述第三电介质材料是底部填充材料。8.根据权利要求1所述的微电子组件，其中，所述边缘环还包括多条金属迹线，所述多条金属迹线与所述金属迹线堆叠以在所述rdl中形成一组堆叠金属迹线，所述多个金属过孔和所述一组堆叠金属迹线形成穿过所述rdl的截面的网状结构。9.根据权利要求8所述的微电子组件，其中：所述rdl还包括多个层，所述一组堆叠金属迹线中的金属迹线位于所述多个层中的层之间，并且所述多个金属过孔中的金属过孔穿过所述多个层耦合所述一组堆叠金属迹线中的所
述金属迹线。10.根据权利要求9所述的微电子组件，其中：所述多个层中的至少一个层包括所述第二电介质材料，并且所述多个层中的另一层包括与所述第一电介质材料和所述第二电介质材料不同的第三电介质材料。11.根据权利要求1所述的微电子组件，还包括穿过所述芯的多个金属柱，其中，所述多个金属柱与所述金属迹线和所述多个金属过孔中的至少一个接触。12.根据权利要求1所述的微电子组件，其中：所述rdl是所述中介层的所述第一面上的第一rdl，所述中介层还包括所述第二面上的第二rdl，所述第二rdl包括所述第二电介质材料，并且所述中介层的所述芯位于所述第一rdl与所述第二rdl之间。13.根据权利要求12所述的微电子组件，其中：所述金属迹线是第一金属迹线，所述多个金属过孔是第一多个金属过孔，并且所述边缘环还包括：第二金属迹线，在所述第二rdl中平行于所述第一金属迹线，所述第二金属迹线与所述第二rdl的所述第二电介质接触；以及第二多个金属过孔，穿过所述第二rdl与所述第二金属迹线接触，所述第二多个金属过孔和所述第二金属迹线形成穿过所述第二rdl的截面的网状结构。14.根据权利要求1所述的微电子组件，其中，所述金属迹线沿着所述中介层的所述外围呈不连续环的形状。15.根据权利要求1所述的微电子组件，还包括基准标记，其中，所述基准标记用于对准所述微电子组件以用于处理操作。16.根据权利要求1所述的微电子组件，其中，所述边缘环还包括在所述中介层的所述第一面上的接合焊盘，其中：所述多个金属过孔的一部分将所述接合焊盘耦合到所述rdl中的所述金属迹线，所述接合焊盘处的互连耦合到所述封装衬底。17.根据权利要求16所述的微电子组件，其中，所述互连在所述微电子组件的操作期间不提供任何电连接。18.一种微电子组件中的中介层，所述中介层包括：第一电介质材料的芯，所述芯具有第一侧和相反的第二侧；rdl，与所述芯的所述第一侧接触，所述rdl包括不同于所述第一电介质材料的第二电介质材料；以及边缘环，包括：金属迹线，沿着所述中介层的整个外围接近所述芯的所述第一侧，所述金属迹线与所述第二电介质材料接触，以及多个金属过孔，穿过所述rdl，所述多个金属过孔与所述金属迹线接触。19.根据权利要求18所述的中介层，还包括在所述芯中的多个金属柱，所述多个金属柱
与所述金属迹线和所述多个金属过孔中的至少一个接触。20.根据权利要求18所述的中介层，其中，所述边缘环还包括与所述金属迹线堆叠的多条金属迹线，以在所述rdl中形成一组堆叠金属迹线，所述多个金属过孔和所述一组堆叠金属迹线形成穿过所述rdl的截面的网状结构。21.根据权利要求18所述的中介层，其中：所述中介层在所述第一侧上耦合到封装衬底，并且所述中介层在所述第二侧上耦合到ic管芯。22.根据权利要求18所述的中介层，其中，所述第二电介质材料包括聚酰亚胺、硅、碳、氮和氧中的至少一种。23.一种形成微电子组件的方法，所述方法包括：在载体上方形成中介层的一部分，所述部分包括第一电介质材料并且具有可去除地附接到所述载体的第一表面和与所述载体相反的第二表面；在所述第二表面上沉积第一金属迹线；在所述第一金属迹线上方沉积第二电介质材料；形成穿过所述第二电介质材料的多个金属过孔以接触所述第一金属迹线；以及在所述第二电介质材料上方平行于所述第一金属迹线沉积第二金属迹线以完成rdl。24.根据权利要求23所述的方法，还包括：将ic管芯附接到所述rdl的第三表面，所述第三表面与所述载体相反；以及用所述第一电介质材料包封所述ic管芯。25.根据权利要求23所述的方法，其中，形成所述中介层包括：在所述载体上沉积分别对应于tmv和接合焊盘的金属柱和焊盘；将一个或多个ic管芯附接到所述接合焊盘；在所述金属柱和所述一个或多个ic管芯周围沉积所述第一电介质材料；在所述第一电介质材料中形成导电过孔以接触所述一个或多个ic管芯。

技术总结
提供了一种微电子组件，包括：中介层，具有第一面和与第一面相反的第二面；封装衬底，耦合到第一面；集成电路管芯，耦合到第二面；以及边缘环，在中介层中。中介层包括：芯，包括第一电介质材料；以及再分布层(RDL)，RDL在第一面或第二面上，RDL包括与第一电介质材料不同的第二电介质材料，并且边缘环包括：金属迹线，与第二电介质材料接触，金属迹线沿着中介层的外围；以及多个金属过孔，穿过RDL，多个金属过孔与金属迹线接触。与金属迹线接触。与金属迹线接触。


技术研发人员：X
受保护的技术使用者：英特尔公司
技术研发日：2022.12.23
技术公布日：2023/8/1