具有切换时间加速的RF开关的制作方法

具有切换时间加速的rf开关
技术领域
1.本发明通常涉及一种具有切换时间加速的射频(rf)开关，并且在特定实施例中，涉及对应的系统及方法。


背景技术：

2.天线调谐开关在手机中被用于调整天线的特性。开关被实施为串联堆叠的mos晶体管。串联连接被用于在天线处生成的rf频率下实现高压处理。开关被连接在天线馈电(feed of antenna)与前端电子设备之间、或被耦合在集成天线与系统接地平面之间。
3.可切换元件的一个重要参数是切换时间，切换时间定义了开关完全断开或完全接通所需的时间。切换时间确定rf信号何时可以被施加到天线。


技术实现要素：

4.根据一个实施例，一种射频(rf)开关包括：可切换rf路径，包括串联耦合的多个晶体管；栅极偏置网络，包括多个电阻器，其中栅极偏置网络被耦合至可切换rf路径中的多个晶体管中的每个晶体管；以及旁路网络，包括第一多个晶体管和第二多个晶体管，第一多个晶体管并联耦合至可切换rf路径中的多个晶体管中的每个晶体管，第二多个晶体管并联耦合至栅极偏置网络中的多个电阻器中的每个电阻器。
5.根据一个实施例，一种射频(rf)开关单元包括：第一电阻器，具有控制路径和控制节点；第一偏置电阻器，被耦合至第一晶体管的控制节点，其中第一偏置电阻器被配置用于接收第一控制信号；第二晶体管，与第二晶体管的控制路径并联；第二偏置电阻器，被耦合至第二晶体管的控制节点，其中第二偏置电阻器被配置用于接收第二控制信号；第三晶体管，具有跨第一偏置电阻器耦合的控制路径；以及第一可变(variable)电阻器，被耦合在第三晶体管的控制节点与第一晶体管的控制路径之间。
6.根据一个实施例，一种操作射频(rf)开关的方法包括：在rf开关的切换瞬变期间，将rf开关的开关晶体管的栅极的电阻器-电容器(rc)常数调整到低值；以及在rf开关的断开操作模式期间，将开关晶体管的栅极的rc常数调整到高值，其中将开关晶体管的栅极的rc常数调整到低值包括：在切换瞬变期间，使耦合至开关晶体管的栅极偏置电阻器短接，并且使开关晶体管的电流路径短接。
附图说明
7.为了更完整地理解本发明及其优点，现在参照结合附图的以下描述，在附图中：
8.图1是示例性rf开关的示意图；
9.图2是根据实施例的rf开关的示意图；
10.图3a是根据实施例的包括第一可变电阻器的图2的rf开关的更详细的示意图；
11.图3b是与图3a的示意图相关联的时序图；
12.图4a是根据实施例的包括第一可变电阻器和第二可变电阻器的图2的rf开关的更
详细的示意图；
13.图4b是与图4a的示意图相关联的时序图；
14.图5是根据实施例的包括第一可变电阻器和第二可变电阻器以及分栅偏置电阻器(split gate bias transistor)的图2的rf开关的更详细的示意图；
15.图6a是根据实施例的包括第一控制分支和第二控制分支的图2的rf开关的更详细的示意图；
16.图6b是与图6a的示意图相关联的时序图；
17.图7a是根据实施例的图2的rf开关的更详细的示意图，其中第一可变电阻器和第二可变电阻器被实施为nmos/pmos可变电阻器电路的一部分；
18.图7b是与图7a的示意图相关联的时序图；
19.图8a是根据实施例的图2的rf开关的更详细的示意图，其中第一可变电阻器和第二可变电阻器被实施为耦合至第一控制分支和第二控制分支的nmos/pmos可变电阻器电路的一部分；
20.图8b是与图8a的示意图相关联的时序图；
21.图9a是根据实施例的图2的rf开关的更详细的示意图，其中第一可变电阻器和第二可变电阻器被实施为耦合至第一控制分支的nmos/pmos可变电阻器电路的一部分；
22.图9b是与图9a的示意图相关联的时序图；
23.图10a是根据实施例的包括多个可变电阻器电路的图2的rf开关的更详细的示意图；
24.图10b是根据实施例的图10a的可变电阻器电路的示意图；以及
25.图11是实施例方法的流程图。
具体实施方式
26.在下面详细讨论目前优选的实施例的制造和使用。然而，应该了解的是，本发明提供了许多适用的发明性概念，它们可以被实施在各种具体上下文中。所讨论的具体实施例仅说明制造和使用本发明的具体方式，并且不限制本发明的范围。
27.在以下详细描述中，参照形成其一部分并且通过图示的方式示出本发明可以被实践的具体实施例的附图。要理解的是，可以使用其他实施例，并且在下，可以进行结构变化或逻辑变化，而不脱离本发明的范围。例如，针对一个实施例图示或描述的特征可以在其他实施例中使用或者与其他实施例结合使用，以得到又一实施例。本发明旨在包括这样的修改和变化。这些示例是使用具体语言描述的，它不应被解释为限制所附权利要求的范围。附图未按比例绘制，并且附图仅用于说明性目的。为了清晰起见，如果没有另外规定，则在不同的附图中，相同或类似的要素由对应的附图标记指定。
28.蜂窝网络在满足日益增长的数据速率和服务质量需求的过程中经历了重大变化。因此，演进的蜂窝网络标准具有比先前标准更高的信道带宽。因此，对应地需要减少基于mos晶体管的天线调谐可切换元件(rf开关)的切换时间。由于频带数量的增加和对精细调谐能力的期望，也需要减少切换时间。
29.与rf开关的mos晶体管相关联的电阻器和寄生电容(rc网络)可以确定最大切换速度。rc网络包括与rf开关单元中的每个mos晶体管的栅极端子和关联的栅极-源极/栅极-漏
极寄生电容串联的电阻器。难以减小rc网络的rc时间常数，因为：
30.当rf信号被施加并且开关断开时(即，rf开关在断开状态下操作)，栅极-源极/栅极-漏极电容通常为高值，以保持单元晶体管的漏极/源极良好地被定义。
31.在下面进一步详细描述的一些堆叠实施例中，串联耦合在dc电压的源极与地之间的栅极电阻器定义了rf开关中的mos晶体管的栅极端子的dc电压。这些电阻器通常是高值，以保持单元晶体管的栅极阻抗高。当rf信号存在并且开关断开时，高阻抗使dc偏置电压对处于高频的栅极电压的影响最小化。
32.rf开关中的功率损耗与电路的偏置电阻器的电阻成反比。因此，在切换速度和rf开关的rf性能之间存在权衡。因此，期望快速地对rf开关的栅极电容(栅极-源极电容和栅极-漏极电容)进行再充电，而不减小开关的高欧姆状态下的rc时间常数。在高堆叠(多个堆叠的晶体管)天线调谐开关中，这种权衡尤其强烈，其中在rf开关的mosfet堆叠体内部不发生功率损耗严重退化和电压分压严重失真的情况下，rc时间常数无法容易地被减小。
33.下面描述的rf开关实施例通过在切换过程的部分期间将rc常数调整到低值，然后在正常rf操作期间将rc时间常数反转回高值，来解决上述性能权衡的各方面。在一个实施例中，通过在切换瞬变期间使用在接通(on)状态下操作的pmos晶体管绕过(bypass)栅极偏置电阻器来实现rc时间控制。通过在“状态改变”命令(例如，用于将rf开关从接通转到断开的信号)到达后的短时间内保存栅极电荷(维持pmos晶体管的导电沟道)，随后在完成切换瞬变之后将pmos晶体管栅极端子钳位到堆叠体中的相应节点，来扩展接通状态中的操作。在短时间内保存栅极电荷在下面详细描述，特别是相对于图3b的时序图，时间间隔iii期间。“相应节点”被称为可切换rf路径中的节点，该可切换节点与由所述pmos器件短接的栅极偏置电阻器具有相同的类似rf电位。实施例rf开关的其他特征在下面进一步详细描述。
34.示例性rf开关100的区段的拓扑如图1所示。rf开关100包括晶体管m1和m2、栅极电阻器rg1和rg2、漏极-源极电阻器rds1和rds2、以及栅极控制电压vg。当vg为高时，rf开关100处于低欧姆状态；当vg为低时，rf开关100处于高欧姆状态(隔离状态)。栅极电阻器rg1和rg2被用于在rf信号被施加时设置开关的操作点。
35.图2是根据实施例的rf开关200的示意图。如图2所示，相对于图1所示的rf开关100，rf开关200将三个器件(m1a、m2a和m3)添加到每对串联连接的rf晶体管m1和m2，并且添加了耦合至晶体管m1a、m2a和m3的栅极的控制网络202。nmos晶体管m1a的漏极被耦合至切换晶体管m1的漏极，并且nmos晶体管m1a的源极被耦合至切换晶体管m1的源极。类似地，nmos晶体管m2a的漏极被耦合至切换晶体管m2的漏极，并且nmos晶体管m2a的源极被耦合至切换晶体管m2的源极。pmos晶体管m3的源极和漏极跨栅极电阻器rg2被耦合，并且pmos晶体管m3的源极和漏极分别被耦合至切换晶体管m1和m2的栅极。
36.晶体管m1a、m2a和m3的目的是在切换瞬变期间将与rf开关晶体管m1和m2相关联的rc常数从高值改变为低值，以提高rf开关的切换速度，并且此后将rc常数恢复到切换瞬变之前的高值。在操作中，控制网络202控制器件m1a、m2a和m3的栅极端子，并且在下面更详细地描述。虽然在图2中示出了两个切换晶体管m1和m2、两个栅极电阻器rg1和rg2、以及三个加速晶体管m1a、m2a和m3，但本领域技术人员将了解，在其他实施例中可以使用附加的切换晶体管、栅极电阻器和加速晶体管。换言之，虽然在图2中仅示出了两个rf切换单元，但在其他rf开关实施例中可以使用其他附加的切换单元。
37.图3a是根据实施例的图2的rf开关的更详细的示意图。rf开关包括先前描述的所有组件，但包括控制网络202的进一步细节。例如，控制网络202被示出为包括第一电阻器z1，在实施例中，该第一电阻器z1可以是可变电阻器。第一电阻器z1可以由可变电阻器电路302实施，它将在下面进一步详细描述。电阻器z1的第一端子(具有对应的电压v1)被耦合至晶体管m3的栅极。电阻器z1的第二端子(具有对应的电压v2)被耦合至晶体管m1的漏极并且被耦合至晶体管m2的源极。控制网络202还包括多个辅助栅极电阻器rga1和rga2。栅极电阻器rga1被耦合至辅助栅极电压vgaux的源(source)，栅极电阻器rga1与栅极电阻器rga2之间的结被耦合至晶体管m1a的栅极，并且栅极晶体管rga2被耦合至晶体管m2a的栅极。在实施例中，vg和vgaux信号可以在信号发生器304中外部地生成。
38.图3b是与图3a的示意图相关联的时序图350。当vg处于负电压时(在时间间隔i期间)，rf开关300断开，并且vgaux也为低。晶体管m1a和m2a以及晶体管m1和m2处于高欧姆状态。电阻器z1处于低欧姆状态，并且使电压为v1的晶体管m3的栅极与电压为v2的晶体管m2的源极短接。电压v1和v2处于dc接地。晶体管m3处于高欧姆状态，因为其漏极和源极处于负电位。
39.当电压vg在rf开关300从断开状态转变到接通状态期间(在时间间隔ii的初始部分期间)切换到正电压时，电压vgaux跟随vg。晶体管m1a和m1b变为低欧姆，有效地对电阻器rds1和rds2进行分流。这允许寄生电容cgd
m1
、cgs
m2
、cgd
m2
更快地充电，因为晶体管m2的源极和漏极变得更低欧姆。电阻器z1仅在从电压v1到v2的方向上变为低欧姆(电流可以从v1流动到v2)。在图3a的实施例中，从电压v2到v1的方向上的电阻并不重要。因此，电阻器r1是在一个方向上为低欧姆、并且在另一个方向上可以为低欧姆或高欧姆的组件。晶体管m1和m2的栅极被电压vg充电至高电位。晶体管m2的源极(处于电压v2)保持接地。晶体管m3的栅极(处于电压v1)也保持接地，因为电阻器z1使电压v1和v2短接。晶体管m3变为低欧姆，有效地对电阻器rg2进行分流并且允许寄生电容cgs
m2
、cgd
m2
的更快充电。
40.当vg处于正电压时(在时间间隔ii期间)，rf开关300接通，并且电压vgaux也为高。晶体管m1a和m2a以及晶体管m1和m2是低欧姆的。电阻器z1处于低欧姆状态。晶体管m3的栅极处于dc接地，并且晶体管m3处于低欧姆状态。
41.电压vg在rf开关300从接通状态转变到断开状态期间(在时间间隔iii的初始部分期间)切换到负电压。电压vgaux在时间间隔iii期间的持续时间t
delay
内保持在高电压。晶体管m1a和m2a在持续时间t
delay
内保持低欧姆，并且分流电阻器rds1和rds2，从而允许寄生电容cgd
m1
、cgs
m2
、cgd
m2
更快地放电。在持续时间t
delay
内，电阻器z1在从电压v2到v1的方向上变为高欧姆(电流无法从v2流动到v1)。在图3b的实施例中，从v1到v2的方向上的电阻并不重要，因此它可以是低欧姆或高欧姆。由于晶体管m3的栅极与晶体管m1和m2的栅极之间的电容耦合，晶体管m3的栅极降低与晶体管m1和m2的栅极相同量降低到较低电压。晶体管m3的栅极保持在较低电压，因为电流无法在从电压v2到v1的方向上流动。通过这种方式，晶体管m3在持续时间t
delay
内保持低欧姆，并且有效地对电阻器rg2进行方分流。这允许寄生电容cgs
m2
和cgd
m2
更快地放电。在时间t
delay
之后，晶体管m1a、m2a、m3变为高欧姆，与图3b的开始一样(时间间隔i)。
42.实施例rf开关300的拓扑改进了切换时间，因为在开关从高欧姆状态切换到低欧姆状态期间并且反之亦然，晶体管m1a、m2a和m3对电阻器rds1、rds2和rg进行分流，从而允
许晶体管m1和m2的栅极电容的更快充电和放电。通过在rf开关300控制状态的接通向断开转变之后的短时间内保存晶体管m3的栅极电荷(其维持pmos晶体管m3的导电沟道)来实现分流。
43.在实施例中，晶体管m1a和m2a被制作成比晶体管m1和m2小(具有更低值的寄生电容)，并且电阻器rga1和rga2被制作成比电阻器r1和r2小，以便在切换期间加速电阻器rds1和rds2的分流。这种大小设置(sizing)将改进切换时间，但也将减小与晶体管m1a和m2a相关联的rc常数(被耦合至cgs和cgd寄生电容器的电阻器rg2、rds1和rds2)。期望使晶体管m1a和m2a的rc时间常数与晶体管m1和m2的rc常数相当，使得当开关300处于隔离模式时，附加晶体管m1a和m2a不影响跨开关300的rf电压的分布。
44.减小晶体管m1a和m2a对rf开关的rf电压分布的影响的一种方法是将晶体管m1a、m2a的栅极连接至晶体管m1和m2的栅极。利用这种方法，rf电压分布将由并联连接的晶体管m1和m1a以及并联连接的电阻器m2和m2a的rc常数来定义。总栅极电容将增大(cg1‖cg1a、cg2‖cg2a)，从而增大rc常数。然而，总栅极电阻将减小(rg1‖rga1、rg2‖rga2)。减小的总栅极电阻可以通过增大电阻rg1和rg2来补偿，因为由于本文描述的切换时间加速，rg1和rg2对切换时间的限制因子较小。增大的电阻rga1和rga2也不是切换时间的限制因子，因为晶体管m1a和m2a可以制作得小(寄生电容更小)，并且即使rga1和rga2的值大，其栅极也可以被快速充电。
45.上面相对于图3a的rf开关300描述的方法的实施方式在图4a的rf开关400实施例中示出。rf开关400包括图3a所示的rf开关300的所有组件，但还包括第二电阻器z2，在实施例中，第二电阻器z2可以包括可变电阻器。第一电阻器z1和第二电阻器z2可以由可变电阻器电路402实施，它将在下面进一步详细描述。为了清晰起见，控制网络202的边界未在图4a中示出，但在图4a的实施例中，控制网络202包括电阻器rga1、rga2、以及可变电阻器电路402。晶体管m1a的栅极通过可变电阻器z2耦合至晶体管m1的栅极。(另一这样的可变电阻器耦合在晶体管m2a的栅极与晶体管m2的栅极之间，但为了清晰起见未示出)。在实施例中，电阻器z1和z2可以是可变电阻器电路402的一部分，其可以包括nmos/pmos晶体管实施方式。
46.针对图3b的时序图350中标记的每个区域(时间间隔)在图4b的时序图450中示出了电阻器z2的值。当rf开关400处于高欧姆状态(区域i)时，电阻器z2处于低欧姆状态，并且使晶体管m1和m1a的栅极短接在一起。在区域ii中，图4a的实施例的电阻器z2的电阻并不重要，因为开关400处于低欧姆状态。在区域iii中，电阻器z2处于高欧姆状态，因为在该时间期间，晶体管m1a的栅极和晶体管m1的栅极处于不同的电位(例如，参见图3b的时序图350的区域iii)。在实施例中，栅极控制电压vgaux和vg使用相同的电压电平。
47.图5是rf开关500的详细示意图，rf开关500包括分栅电阻器实施例，该分栅电阻器将电阻器z2的位置从耦合处于栅极电阻器与辅助栅极电阻器之间的结的位置移位到耦合栅极电阻器的中心抽头(center tap)和辅助栅极电阻器的中心抽头的位置。例如，栅极电阻器rg2被拆分为两个电阻器rg21和rg22，其中电阻器z2的第一端被耦合至在栅极电阻器rg1与栅极电阻器rg22之间的结。在实施例中，rg21和rg22的总电阻等于栅极电阻器rg2的电阻。虽然栅极电阻器rg1可以被类似地拆分，但为了清晰起见，它在图5中未被示出为拆分。如图5所示，与将电阻器rg2拆分为电阻器rg21和rg22的方式相同，辅助栅极电阻器rga2被拆分为电阻器rga21和rga22。电阻器z2的第二端被耦合至在辅助栅极电阻器rga21与辅
助栅极电阻器rga22之间的结。在实施例中，rga21和rga22的总电阻等于辅助栅极电阻器rga2的电阻。虽然辅助栅极电阻器rga1可以被类似地拆分，但为了清晰起见，它在图5中未被示出为拆分。将分栅电阻器的公共节点与电阻器z2耦合将具有与将晶体管m1a、m2a和晶体管m1、m2的栅极耦合类似的效果，因为这些节点具有相同的dc电位。图5中的电阻器z2的控制时序图与先前描述的图4b所示的时序图相同或类似。在实施例中，电阻器z1和z2可以是可变电阻器电路502的一部分，其可以包括nmos/pmos晶体管实施方式。
48.栅极电阻器rg1和rg2包括图4a所示的rf开关400的控制分支，并且栅极电阻器rga1和rg2a包括rf开关400的辅助控制分支。类似地，栅极电阻器rg1、rg21和rg22包括图5所示的rf开关500的控制分支，并且栅极电阻器rga1、rga21和rga22包括rf开关500的辅助控制分支。除了如图4a和图5所示的使辅助控制分支短接到主控制分支之外，如图6a所示，根据实施例，还可以将附加控制分支引入到rf开关600中。附加控制分支可以被用于控制电阻器z1和z2或以其他方式来改进rf开关的操作。
49.在图6中，示出了两个附加控制分支。第一附加控制分支包括电阻器ri1、ri21和ri22，其中电阻器ri1被耦合至控制电压vi的源。第一附加控制分支利用可变电阻器zi被耦合至主控制分支。电阻器zi的第一端被耦合至电阻器ri21与电阻器ri22之间的结，并且第二端被耦合至电阻器rg21与电阻器rg22之间的结。第二附加控制分支包括电阻器rk21和电阻器rk22，其中电阻器rk21被耦合至控制电压vk的极。第二附加控制分支利用可变电阻器zk被耦合至rf开关600的晶体管m1和晶体管m2。电阻器zk的第一端被耦合至晶体管m1与晶体管m2之间的结(其电压为vs)，并且第二端被耦合至电阻器rk21与电阻器rk22之间的结。
50.在实施例中，电阻器z1和z2可以是可变电阻器电路602的一部分，其可以包括nmos/pmos晶体管实施方式。在其他实施例中，可变电阻器电路602还可以包括电阻器zi、zk或两者，其也可以包括nmos/pmos晶体管实施方式。
51.在图6b中示出了电阻器zi和电阻器zk的电阻的时序图650。区域i、ii和iii是图3b所示的区域(时间间隔)。在区域i中，电阻器zi和电阻器zk处于低欧姆状态。在实施例中，控制电压vi通过电阻器zi电阻耦合至控制电压vg，并且控制电压vk通过电阻器zk电阻耦合至电压vs。控制电压vi被设置为与控制电压vg相同的dc电位，并且控制电压vk被设置为与控制电压vs相同的dc电位，以避免短接的分支之间的交叉电流。在区域ii和iii中，只有当控制电压vi与控制电压vg不处于相同的电位时，电阻器zi才是高欧姆的。否则(当控制电压vi与控制电压vg处于相同的电位时)，在rf开关600的实施例中电阻器zi的电阻并不重要。只有当控制电压vk与电压vs不处于相同的电位时，电阻器zk才是高欧姆的。否则(当控制电压vk与电压vs处于相同的电位时)，在rf开关600的实施例中电阻器zk的电阻并不重要。
52.根据一个实施例，rf开关700的详细示意图如图7a所示，图7a是图5所示的rf开关500的晶体管级实施方式。晶体管m1、m2、m3、m1a和m2被示出并且已经在先前描述过。电阻器rg1、rg2、rg22、rga1、rga21、rga22、rds1和rds2被示出并且已经在先前描述过。控制电压vg和vgaux被示出并且已经在先前描述过。然而，可变电阻器z1和z2由包括pmos晶体管m4、nmos晶体管m5、以及二极管d1的nmos/pmos晶体管电路来实施。晶体管m4的源极被耦合至晶体管m1与m2之间的结(电压vs)，并且晶体管m5的源极被耦合至电阻器rg21与rg22之间的结。二极管d1具有耦合至晶体管m4的漏极的正极(anode)以及耦合至晶体管m2a的源极的负极(cathode)。晶体管m4的漏极被耦合至晶体管m5的栅极(电压v1)，晶体管m5的栅极又被耦
合至晶体管m3的栅极。晶体管m4的栅极被耦合至晶体管m5的漏极。
53.图7b是与图7a的实施例rf开关700的示意图相关联的时序图750。如图7b的时序图750所示，控制电压vgaux被控制。晶体管m3的栅极(电压v1)的行为也被示出在图7b的时序图750中。在区域i中，控制电压vg和vgaux都相对于地处于负电位。晶体管m4和m5被锁存(latch)到低欧姆状态。电压v1通过晶体管m4被连结到电压vs，而主控制分支(rg1、rg21、rg22)和辅助控制分支(rga1、rga21、rga22)通过晶体管m5被连结在一起。晶体管m3处于高欧姆状态，因为栅极处于比源极更高的电位。晶体管m1a和m2a处于高欧姆状态，因为其源极处于比栅极更高的电位。
54.在从区域i到区域ii的转变期间，由于通过晶体管m3的栅极电容的电容耦合，电压v1跟随控制电压vg，但受到二极管d1的动作的限制。如可以在图7b中看到的，由于二极管d1的泄漏，电压v1缓慢地放电到接地。晶体管m3处于低欧姆状态，因为其漏极和源极处于比栅极更高的电位。
55.在区域ii中，控制电压vg和vgaux两者都为正电位。晶体管m4和m5被锁存到高欧姆状态。晶体管m1a和m2a处于低欧姆状态，因为其栅极电压处于比对应的漏极和源极电压更高的电位。
56.在从区域ii到区域iii的转变期间，由于通过晶体管m3的栅极电容从控制电压vg到电压v1的电容耦合，电压v1下降与vg相同的量下降到负电位。
57.在区域iii中，控制电压vg处于负电位，并且控制电压vgaux处于正电位。晶体管m4处于高欧姆状态，因为其栅极为正。与区域ii一样，晶体管m5保持在高欧姆状态，因为其栅极下降与其源极相同的量下降到负电位。晶体管m5的漏极处于正电位。晶体管m1a和m2a处于低欧姆状态，因为其栅极电压处于比对应的漏极和源极电压更高的电位。与区域ii一样，晶体管m3保持在低欧姆状态，因为其栅极减少了与源极和漏极相同的量。
58.在从区域iii到区域i的转变期间，控制电压vgaux下降到负电位，并且晶体管m4转变到低欧姆状态。晶体管m4将电压v1与电压vs连结起来。电压v1的增加使晶体管m5为低欧姆。晶体管m5将主控制分支和辅助控制分支连结在一起。
59.具有附加控制分支的另一实施例rf开关(rf开关800)(如图6a的rf开关中先前所示)在图8a的示意图中示出。图8a所示的所有组件先前已相对于图6a示出和描述，诸如主rf开关路径，其包括晶体管m1和m2、漏极到源极电阻器rds1和rds2、以及用于接收控制电压vg的栅极电阻器rg1、rg21和rg22。rf开关800包括加速晶体管m1a、m2a和m3，所有这些都在先前描述过。rf开关800还包括辅助控制分支，该辅助控制分支包括用于接收控制电压vgaux的电阻器rga1、rga21和rga22。rf开关800还包括第一附加控制分支以及第二附加控制分支，第一附加控制分支包括电阻器ri1、ri21和ri22以接收控制电压vi，第二附加控制分支包括电阻器rk21和rk22以接收电压vk。当主rf开关路径处于高欧姆状态时，附加分支控制晶体管m3的栅极并且将栅极电阻器耦合至辅助栅极电阻器。另外，第二控制分支利用晶体管m4a而被短接到vs节点，并且第一控制分支利用电阻器m5而被短接到栅极电阻器。
60.在图8a中，可变电阻器z1、z2、zi和zk都由实施例nmos/pmos晶体管电路实施，该实施例nmos/pmos晶体管电路包括nmos晶体管m5a和m5、pmos晶体管m4a和m4、以及二极管d1。晶体管m5a和m5的源极被耦合至电阻器rg21和rg22之间的结，并且晶体管m4a和m4的源极被耦合至vs节点。晶体管m5a和m5的栅极被耦合在一起并且被耦合至晶体管m4a的漏极。晶体
管m4a和m4的栅极被耦合在一起并且被耦合至晶体管m5的漏极。晶体管m5a的漏极被耦合至电阻器rga21和rga22之间的结。晶体管m4的漏极被耦合至晶体管m3的栅极以及二极管d1的正极。二极管d1的负极被耦合至vs节点。
61.图8a上的电路的控制信号如图8b的时序图850所示。在时间间隔i期间，控制电压vg、vgaux和vi处于负电位，并且控制电压vk处于接地电位。在时间间隔ii期间，控制电压vg、vgaux和vi处于正电位，并且控制电压vk处于负电位。在时间间隔iii(也被标记为t
delay
)期间，控制电压vg和vk处于负电位，并且控制电压vgaux和vi处于正电位。如图8b的示例时序图850所示，控制电压然后在后续时间间隔i期间返回到初始电位。
62.图9a是根据一个实施例的rf开关900的示意图，rf开关900仅包括也提供切换加速的单个附加控制分支。rf开关900的主信号路径包括晶体管m1和m2、源极-漏极电阻器rds1和rds2、以及包括栅极电阻器rg1、rg21和rg22的主控制分支，如先前讨论的。rf开关900还包括加速晶体管m1a、m2a和m3，也在先前讨论过。单个附加控制分支包括用于接收控制电压vk的电阻器rk21和rk22。可变电阻器z1和z2被实施在包括pmos晶体管m4、m6和m7、nmos晶体管m5和m8以及二极管d1的nmos/pmos晶体管电路中。晶体管m8和m5的源极被耦合至电阻器rg21和rg22之间的结。晶体管m4的源极、晶体管m7的漏极以及二极管d1的负极被耦合至vs节点。晶体管m5、m6和m8的栅极也被耦合至电阻器rk21与rk22之间的结。晶体管m4和m7的栅极被耦合在一起，并且晶体管m7的漏极被耦合至晶体管m4的源极。在操作中，晶体管m4的栅极由形成反相级的漏极耦合晶体管m5和m6控制。晶体管m7被用于将vk电压和vs电压电阻耦合在一起(通过电阻器rk21)。晶体管m8将vgaux电压和vg电压电阻耦合在一起(通过栅极和辅助栅极电阻器)。
63.图9a的rf开关900的控制信号如图9b的时序图950所示。在时间间隔i期间，控制电压vg和vgaux处于负电位，并且控制电压vk处于接地电位。在时间间隔ii期间，控制电压vg和vgaux处于正电位，并且控制电压vk处于负电位。在时间间隔iii(也被标记为t
delay
)期间，控制电压vg和vk处于负电位，并且控制电压vgaux处于正电位。如图9b的示例时序图950所示，控制电压然后在后续时间间隔i期间返回到初始电位。
64.图10a是rf开关1000的示意图，rf开关1000具有先前描述的切换时间加速优点，但非常适合在低电压半导体工艺中制造。例如，图7a所示的rf开关700可能经历超过5伏的电压波动。在区域iii中，晶体管m4的栅极-漏极电压和晶体管m5的漏极-源极电压等于vg的整个范围(假设vg和vgaux的电压电平相同)。vg控制电压通常在约
±
3v之间切换。因此，跨晶体管m4和m5的电压降可以高达9v，这对于一些较低电压的半导体工艺技术来说可能过高。因此，在图10a中示出了适合于在较低电压的半导体工艺技术中制造的低压实施例(rf开关1000)。
65.在rf开关1000中，无晶体管(包括下面描述的某些电路元件中的晶体管)经受多于一个正vg电压或一个负vg电压的电压。rf开关1000包括栅极电阻器、辅助栅极电阻器、主信号开关路径、以及加速晶体管，所有这些都在先前示出和描述。也在先前示出和描述的可变电阻器z1和z2利用低压nmos/pmos晶体管电路实施，这在下面进一步详细描述。具体地，rf开关1000包括电路元件1030和电路元件1060以及其他组件的实例。电路元件1030和1060的进一步细节在下面描述并且如图10b所示。
66.nmos/pmos晶体管电路包括pmos晶体管m4、pmos晶体管m4a、nmos晶体管m5、二极管
d1、电路元件1030a、电路元件1030b、以及电路元件1060。晶体管m4a的漏极被耦合至晶体管m3的栅极，晶体管m4的源极被耦合至vs节点，晶体管m4的漏极被耦合至晶体管m4a的源极。电路元件1060的第一节点被耦合至晶体管m3的栅极，并且电路元件1060的第二节点被耦合至栅极电阻器rg21和rg22之间的结。电路元件1060的第三节点被耦合至晶体管m5的栅极。电路元件1030a的第一节点被耦合至电路元件1060的第二节点。电路元件1030a的第二节点被耦合至vs节点。电路元件1030a的第三节点被耦合至晶体管m4a的栅极。电路元件1030b的第一节点被耦合至电阻器rga21和rga22之间的结，并且电路元件1030a的第二节点被耦合至vs节点。电路元件1030b的第三节点被耦合至晶体管m4的栅极。晶体管m5的漏极被耦合至晶体管m4a的栅极，并且晶体管m5的源极被耦合至电阻器m4的栅极。二极管d1的正极被耦合至晶体管m4a的漏极，并且二极管d1的负极被耦合至晶体管m2a的源极。
67.现在转到图10b，电路元件1030包括nmos器件，并且将电压vx(第三节点)连结到两个电压v1(第一节点)和v2(第二节点)中的较低电压。电路元件1030的晶体管图(左)和电路元件符号(右)如图10b所示。在操作中，如果v1＞v2，则vx＝v2；如果v1＜v2，则vx＝v1。电路元件1060包括pmos器件，并且将电压vx(第三节点)连结到两个电压v1(第一节点)和v2(第二节点)中的较高电压。电路元件1060的晶体管图(左)和电路元件符号(右)如图10b所示。在操作中，如果v1＞v2，则vx＝v1；如果v1＜v2，则vx＝v2。
68.图11是根据实施例的操作rf开关的方法1100的流程图。该方法包括：在步骤1102中，在rf开关的切换瞬变期间，将rf开关的开关晶体管的栅极的电阻器-电容器(rc)常数调整到低值；以及在步骤1104中，在rf开关的断开操作模式期间，将开关晶体管的栅极的rc常数调整到高值，其中将开关晶体管的栅极的rc常数调整到低值包括：在切换瞬变期间使耦合至开关晶体管的栅极偏置电阻器短接，并且使开关晶体管的电流路径短接。
69.具有切换时间加速的rf开关的实施例已经被示出和描述，并且在下面进行概述。
70.根据一个实施例，图2所示的射频(rf)开关200包括：可切换rf路径，包括串联耦合的多个晶体管(m1、m2)；栅极偏置网络，包括多个电阻器(rg1、rg2)，其中栅极偏置网络被耦合至可切换rf路径中的多个晶体管(m1、m2)中的每个晶体管；以及旁路网络，包括第一多个晶体管(m1a、m2a)和第二多个晶体管(m3)，第一多个晶体管(m1a、m2a)并联耦合至可切换rf路径中的多个晶体管(m1、m2)中的每个晶体管，第二多个晶体管(m3)并联耦合至栅极偏置网络中的多个电阻器(rg1、rg2)中的每个电阻器。换言之，可切换rf路径中的晶体管中的每个晶体管并联耦合至对应的时间加速晶体管，并且栅极偏置网络中的电阻器中的每个电阻器并联耦合至对应的时间加速晶体管。
71.根据一个实施例，图3所示的射频(rf)开关单元300包括：第一晶体管(m1)，具有电流路径和控制节点；第一偏置电阻器(rg2)，被耦合至第一晶体管(m1)的控制节点，其中第一偏置电阻器(rg2)被配置用于接收第一控制信号(vg)；第二晶体管(m1a)，具有电流路径和控制节点，其中第二晶体管(m1a)的电流路径与第一晶体管(m1)的电流路径并联；第二偏置电阻器(rga2)，被耦合至第二晶体管(m1a)的控制节点，其中第二偏置电阻器(rga2)被配置用于接收第二控制信号(vgaux)；第三晶体管(m3)，具有控制路径和控制节点，其中第三晶体管(m3)的电流路径跨第一偏置电阻器(rg2)被耦合；以及第一可变电阻器(z1)，被耦合在第三晶体管(m3)的控制节点与第一电阻器(m1)的电流路径之间。
72.根据一个实施例，一种操作图2所示的射频(rf)开关200的方法包括：在rf开关的
切换瞬变期间，将rf开关200的开关晶体管(m1)的栅极的电阻器-电容器(rc)常数调整到低值；以及在rf开关的断开操作模式期间，将开关晶体管(m1)的栅极的rc常数调整到高值，其中将开关晶体管的栅极的rc常数调整到低值包括：在切换瞬变期间，使耦合至开关晶体管(m1)的栅极偏置电阻器(rg2)短接，并且使开关晶体管(m1)的电流路径短接。
73.在此处概述本发明的示例实施例。其他实施例也可以通过本说明书的全部内容以及本文提交的权利要求来理解。
74.示例1.根据一个实施例，一种射频(rf)开关包括：可切换rf路径，包括串联耦合的多个晶体管；栅极偏置网络，包括多个电阻器，其中栅极偏置网络被耦合至可切换rf路径中的多个晶体管中的每个晶体管；以及旁路网络，包括第一多个晶体管和第二多个晶体管，第一多个晶体管并联耦合至可切换rf路径中的多个晶体管中的每个晶体管，第二多个晶体管并联耦合至栅极偏置网络中的多个电阻器中的每个电阻器。
75.示例2.根据示例1的rf开关，其中旁路网络被配置为：在rf开关的切换瞬变期间，绕过可切换rf路径，并且绕过栅极偏置网络。
76.示例3.根据以上示例中任一项的rf开关，其中第二多个晶体管中的每个晶体管被耦合至第一可变电阻器，并且其中第一可变电阻器被配置为：在rf开关的切换瞬变期间，在低阻抗值和高阻抗值之间切换。
77.示例4.根据以上示例中的任一项的rf开关，其中第一可变电阻器包括pmos/nmos晶体管电路的至少一部分。
78.示例5.根据以上示例中的任一项的rf开关，其中栅极偏置网络中的每个电阻器被耦合至第二可变电阻器，并且其中第二可变电阻器被配置为：在rf开关的切换瞬变期间，在低阻抗值和高阻抗值之间切换。
79.示例6.根据以上示例中的任一项的rf开关，其中第二可变电阻器包括pmos/nmos晶体管电路的至少一部分。
80.示例7.根据以上示例中的任一项的rf开关，还包括：第一控制分支，被耦合至可切换rf路径；以及第二控制分支，被耦合至栅极偏置网络。
81.示例8.根据以上示例中的任一项的rf开关，其中第一控制分支通过至少一个第三可变电阻器而被耦合至可切换rf路径，并且其中第二控制分支通过至少一个第四可变电阻器而被耦合至栅极偏置网络。
82.示例9.根据一个实施例，一种射频开关单元包括：第一晶体管，具有电流路径和控制节点；第一偏置电阻器，被耦合至第一晶体管的控制节点，其中第一偏置电阻器被配置用于接收第一控制信号；第二晶体管，具有电流路径和控制节点，其中第二晶体管的电流路径与第一晶体管的电流路径并联；第二偏置电阻器，被耦合至第二晶体管的控制节点，其中第二偏置电阻器被配置用于接收第二控制信号；第三晶体管，具有控制路径和控制节点，其中第三晶体管的电流路径跨第一偏置电阻器被耦合；以及第一可变电阻器，被耦合在第三晶体管的控制节点与第一电阻器的电流路径之间。
83.示例10.根据示例9的rf开关单元，其中第一可变电阻器的阻抗值通过第一控制信号的电压值和第二控制信号的电压值来确定。
84.示例11.根据以上示例中的任一项的rf开关单元，还包括：第二可变电阻器，被耦合在第一偏置电阻器与第二偏置电阻器之间。
85.示例12.根据以上示例中的任一项的rf开关单元，其中第二可变电阻器的阻抗值通过第一控制信号的电压值和第二控制信号的电压值之间的差异来确定。
86.示例13.根据一个实施例，一种操作射频(rf)开关的方法包括：在rf开关的切换瞬变期间，将rf开关的开关晶体管的栅极的电阻器-电容器(rc)常数调整到低值；以及在rf开关的断开操作模式期间，将开关晶体管的栅极的rc常数调整到高值，其中将开关晶体管的栅极的rc常数调整到低值包括：在切换瞬变期间，使耦合至开关晶体管的栅极偏置电阻器短接，并且使开关晶体管的电流路径短接。
87.示例14.根据示例13的方法，其中使栅极偏置电阻器短接是利用第一短接晶体管执行的。
88.示例15.根据以上示例中的任一项的方法，还包括：在rf开关接收到状态改变命令之后，在延迟间隔内保存第一短接晶体管的栅极电荷。
89.示例16.根据以上示例中的任一项的方法，还包括：将第一短接晶体管的栅极钳位到开关晶体管的电流路径。
90.示例17.根据以上示例中的任一项的方法，其中将第一短接晶体管的栅极钳位到开关晶体管的电流路径包括：将第一短接晶体管的栅极通过第一可变电阻器耦合至开关晶体管的电流路径。
91.示例18.根据以上示例中的任一项的方法，其中使开关晶体管的电流路径短接是利用第二短接晶体管执行的。
92.示例19.根据以上示例中的任一项的方法，还包括：将第二短接晶体管的栅极钳位到栅极偏置电阻器。
93.示例20.根据以上示例中的任一项的方法，其中将第二短接晶体管的栅极钳位到栅极偏置电阻器包括：将第二短接晶体管的栅极通过第二可变电阻器耦合至栅极偏置电阻器。
94.已经在本文中示出和描述了具有加速晶体管和组件的rf开关的实施例。虽然为了清晰起见，在一些附图中示出仅两个rf开关单元、以及一组加速晶体管和组件，但是本领域技术人员将了解，任何数量的rf开关单元以及对应的任何数量的组的加速晶体管和组件可以被使用。在一些高压rf开关实施例中，多达50个或更多个rf开关单元可以在堆叠配置中被使用。
95.虽然本发明已经参照说明性实施例进行描述，但是该描述并不旨在以限制意义来解释。在参照描述时，说明性实施例的各种修改和组合以及本发明的其他实施例对于本领域技术人员来说是显而易见的。因此，所附权利要求旨在涵盖任何这种修改或实施例。

技术特征：
1.一种射频rf开关，包括：可切换rf路径，包括串联耦合的多个晶体管；栅极偏置网络，包括多个电阻器，其中所述栅极偏置网络被耦合至所述可切换rf路径中的所述多个晶体管中的每个晶体管；以及旁路网络，包括第一多个晶体管和第二多个晶体管，所述第一多个晶体管并联耦合至所述可切换rf路径中的所述多个晶体管中的每个晶体管，所述第二多个晶体管并联耦合至所述栅极偏置网络中的所述多个电阻器中的每个电阻器。2.根据权利要求1所述的rf开关，其中所述旁路网络被配置为：在所述rf开关的切换瞬变期间，绕过所述可切换rf路径，并且绕过所述栅极偏置网络。3.根据权利要求2所述的rf开关，其中所述第二多个晶体管中的每个晶体管被耦合至第一可变电阻器，并且其中所述第一可变电阻器被配置为：在所述rf开关的所述切换瞬变期间，在低阻抗值和高阻抗值之间切换。4.根据权利要求3所述的rf开关，其中所述第一可变电阻器包括pmos/nmos晶体管电路的至少一部分。5.根据权利要求3所述的rf开关，其中所述栅极偏置网络中的每个电阻器被耦合至第二可变电阻器，并且其中所述第二可变电阻器被配置为：在所述rf开关的所述切换瞬变期间，在低阻抗值和高阻抗值之间切换。6.根据权利要求5所述的rf开关，其中所述第二可变电阻器包括pmos/nmos晶体管电路的至少一部分。7.根据权利要求1所述的rf电路，还包括：第一控制分支，被耦合至所述可切换rf路径；以及第二控制分支，被耦合至所述栅极偏置网络。8.根据权利要求7所述的rf开关，其中所述第一控制分支通过至少一个第三可变电阻器而被耦合至所述可切换rf路径，并且其中所述第二控制分支通过至少一个第四可变电阻器而被耦合至所述栅极偏置网络。9.一种射频rf开关单元，包括：第一晶体管，具有电流路径和控制节点；第一偏置电阻器，被耦合至所述第一晶体管的控制节点，其中所述第一偏置电阻器被配置用于接收第一控制信号；第二晶体管，具有电流路径和控制节点，其中所述第二晶体管的电流路径与所述第一晶体管的电流路径并联；第二偏置电阻器，被耦合至所述第二晶体管的控制节点，其中所述第二偏置电阻器被配置用于接收第二控制信号；第三晶体管，具有控制路径和控制节点，其中所述第三晶体管的电流路径跨所述第一偏置电阻器被耦合；以及第一可变电阻器，被耦合在所述第三晶体管的控制节点和所述第一电阻器的电流路径之间。10.根据权利要求9所述的rf开关单元，其中所述第一可变电阻器的阻抗值通过所述第一控制信号的电压值和所述第二控制信号的电压值来确定。
11.根据权利要求9所述的rf开关单元，还包括：第二可变电阻器，被耦合在所述第一偏置电阻器和所述第二偏置电阻器之间。12.根据权利要求11所述的rf开关单元，其中所述第二可变电阻器的阻抗值通过所述第一控制信号的电压值和所述第二控制信号的电压值来确定。13.一种操作射频rf开关的方法，所述方法包括：在所述rf开关的切换瞬变期间，将所述rf开关的开关晶体管的栅极的电阻器-电容器rc常数调整到低值；以及在所述rf开关的断开操作模式期间，将所述开关晶体管的所述栅极的所述rc常数调整到高值，其中将所述开关晶体管的所述栅极的所述rc常数调整到低值包括：在所述切换瞬变期间，使耦合至所述开关晶体管的栅极偏置电阻器短接，并且使所述开关晶体管的电流路径短接。14.根据权利要求13所述的方法，其中使所述栅极偏置电阻器短接是利用第一短接晶体管执行的。15.根据权利要求14所述的方法，还包括：在所述rf开关接收到状态改变命令之后，在延迟间隔内保存所述第一短接晶体管的栅极电荷。16.根据权利要求15所述的方法，还包括：将所述第一短接晶体管的栅极钳位到所述开关晶体管的电流路径。17.根据权利要求16所述的方法，其中将所述第一短接晶体管的所述栅极钳位到所述开关晶体管的电流路径包括：将所述第一短接晶体管的栅极通过第一可变电阻器耦合至所述开关晶体管的电流路径。18.根据权利要求17所述的方法，其中使所述开关晶体管的电流路径短接是利用第二短接晶体管执行的。19.根据权利要求18所述的方法，还包括：将所述第二短接晶体管的栅极钳位到所述栅极偏置电阻器。20.根据权利要求19所述的方法，其中将所述第二短接晶体管的所述栅极钳位到所述栅极偏置电阻器包括：将所述第二短接晶体管的所述栅极通过第二可变电阻器耦合至所述栅极偏置电阻器。

技术总结
本公开涉及具有切换时间加速的RF开关。一种射频(RF)开关包括：可切换RF路径，包括串联耦合的多个晶体管；栅极偏置网络，包括多个电阻器，其中栅极偏置网络被耦合至可切换RF路径中的多个晶体管中的每个晶体管；以及旁路网络，包括并联耦合至可切换RF路径中的多个晶体管中的每个晶体管的第一多个晶体管以及并联耦合至栅极偏置网络中的多个电阻器中的每个电阻器的第二多个晶体管。电阻器的第二多个晶体管。电阻器的第二多个晶体管。


技术研发人员：S
受保护的技术使用者：英飞凌科技股份有限公司
技术研发日：2023.01.19
技术公布日：2023/8/1