低压差线性稳压器的制作方法

1.本公开的实施例涉及集成电路技术领域，具体地，涉及低压差线性稳压器。


背景技术：

2.低压差线性稳压器(low dropout regulator，简称ldo)能够产生经过调节的输出电压为芯片提供电源。在电源管理芯片中，广泛地使用ldo电路为内部电路供电。传统的ldo电路布置了内部补偿电容器以保证ldo电路的稳定性。该内部补偿电容器的电容值越大，则其占芯片面积越大。因此，希望在不影响ldo电路的稳定性的前提下尽可能地减小内部补偿电容器的电容值。


技术实现要素：

3.本文中描述的实施例提供了一种低压差线性稳压器。
4.根据本公开的第一方面，提供了一种低压差线性稳压器。该低压差线性稳压器包括：第一偏置电压生成电路、第二偏置电压生成电路、误差放大器、输出功率管、反馈电路、以及第一电容器。其中，第一偏置电压生成电路被配置为：生成第一偏置电压，并经由第一节点对误差放大器中的第一负载电路提供第一偏置电压。第二偏置电压生成电路被配置为：生成第二偏置电压，并经由第二节点对误差放大器中的第二负载电路提供第二偏置电压。误差放大器被配置为：根据来自参考电压端的参考电压和来自反馈电路的反馈电压生成误差电压，并向输出功率管的控制极提供误差电压。输出功率管的第一极耦接输入电压端。输出功率管的第二极耦接输出电压端。反馈电路被配置为：对低压差线性稳压器的输出电压进行分压以生成反馈电压。第一电容器的第一端耦接输出电压端。第一电容器的第二端耦接第二节点。
5.在本公开的一些实施例中，误差放大器包括：第一恒定电流源、差分输入电路、第一负载电路、第二负载电路、以及误差电压生成电路。其中，差分输入电路被配置为：根据参考电压、反馈电压和来自第一恒定电流源的第一恒定电流生成第一分流和第二分流，经由第三节点输出第一分流，并经由第四节点输出第二分流。其中，第一分流与第二分流之和等于第一恒定电流。第一分流和第二分流的比例与参考电压和反馈电压之间的电压差成反比。第一负载电路被配置为：根据第一节点的电压生成第一负载电流，并经由第三节点输出第一负载电流。第二负载电路被配置为：根据第二节点的电压生成第二负载电流，并经由第四节点输出第二负载电流。误差电压生成电路被配置为：根据第三节点的电压和第四节点的电压来生成误差电压。
6.在本公开的一些实施例中，差分输入电路包括：第一晶体管、以及第二晶体管。其中，第一晶体管的控制极耦接参考电压端。第一晶体管的第一极耦接第二晶体管的第一极和第一恒定电流源。第一晶体管的第二极耦接第三节点。第二晶体管的控制极耦接反馈电路。第二晶体管的第二极耦接第四节点。
7.在本公开的一些实施例中，第一负载电路包括：第三晶体管。其中，第三晶体管的
控制极耦接第一节点。第三晶体管的第一极耦接第二电压端。
8.第三晶体管的第二极耦接第三节点。
9.在本公开的一些实施例中，第二负载电路包括：第四晶体管。其中，第四晶体管的控制极耦接第二节点。第四晶体管的第一极耦接第二电压端。
10.第四晶体管的第二极耦接第四节点。
11.在本公开的一些实施例中，误差电压生成电路包括：第五晶体管至第十晶体管。其中，第五晶体管的控制极耦接第三偏置电压端。第五晶体管的第一极耦接第四节点。第五晶体管的第二极耦接第七晶体管的第一极。第六晶体管的控制极耦接第三偏置电压端。第六晶体管的第一极耦接第三节点。第六晶体管的第二极耦接第八晶体管的第一极。第七晶体管的控制极耦接第一电压端。第七晶体管的第二极耦接第九晶体管的控制极和第二极以及第十晶体管的控制极。第八晶体管的控制极耦接第一电压端。第八晶体管的第二极耦接第十晶体管的第二极和输出功率管的控制极。第九晶体管的第一极耦接输入电压端和第十晶体管的第一极。
12.在本公开的一些实施例中，第一偏置电压生成电路包括：第十一晶体管、第十二晶体管、以及第一电阻器。其中，第一电阻器的第一端耦接第一参考电流源和第十一晶体管的控制极。第一电阻器的第二端耦接第十一晶体管的第二极、第十二晶体管的控制极和第一节点。第十一晶体管的第一极耦接第十二晶体管的第二极。第十二晶体管的第一极耦接第二电压端。
13.在本公开的一些实施例中，第二偏置电压生成电路包括：第十三晶体管、第十四晶体管、以及第二电阻器。其中，第二电阻器的第一端耦接第二参考电流源和第十三晶体管的控制极。第二电阻器的第二端耦接第十三晶体管的第二极、第十四晶体管的控制极和第二节点。第十三晶体管的第一极耦接第十四晶体管的第二极。第十四晶体管的第一极耦接第二电压端。
14.在本公开的一些实施例中，第十四晶体管与第四晶体管的宽长比的比例为1：k。第十二晶体管与第三晶体管的宽长比的比例为1：k。第十四晶体管与第十二晶体管的宽长比的比例为1：1。k大于1。
15.在本公开的一些实施例中，反馈电路包括：第三电阻器和第四电阻器。第三电阻器的第一端耦接第四电阻器的第一端和反馈电路的输出端。第三电阻器的第二端耦接输出电压端。第四电阻器的第二端耦接第二电压端。
16.在本公开的一些实施例中，低压差线性稳压器还包括：保护电路。其中，保护电路被配置为：限制输出功率管的控制极和第一极之间的电压差。
17.在本公开的一些实施例中，保护电路包括：第十五晶体管和第十六晶体管。第十五晶体管的控制极耦接第十五晶体管的第二极和第十六晶体管的第一极。第十五晶体管的第一极耦接输入电压端。第十六晶体管的控制极耦接第十六晶体管的第二极和输出功率管的控制极。
18.在本公开的一些实施例中，保护电路还包括：稳压二极管。其中，稳压二极管的阳极耦接输出功率管的控制极。稳压二极管的阴极耦接输入电压端。
19.根据本公开的第二方面，提供了一种低压差线性稳压器。该低压差线性稳压器包括：输出功率管、第一晶体管至第十六晶体管、第一电容器、第一电阻器至第四电阻器、以及
第一恒定电流源。其中，第一晶体管的控制极耦接参考电压端。第一晶体管的第一极耦接第二晶体管的第一极和第一恒定电流源。第一晶体管的第二极耦接第三晶体管的第二极和第六晶体管的第一极。第二晶体管的控制极耦接第三电阻器的第一端和第四电阻器的第一端。第二晶体管的第二极耦接第四晶体管的第二极和第五晶体管的第一极。第三晶体管的控制极耦接第十一晶体管的第二极和第十二晶体管的控制极。第三晶体管的第一极耦接第二电压端。第四晶体管的控制极耦接第十三晶体管的第二极和第十四晶体管的控制极。第四晶体管的第一极耦接第二电压端。第五晶体管的控制极耦接第三偏置电压端。第五晶体管的第二极耦接第七晶体管的第一极。第六晶体管的控制极耦接第三偏置电压端。第六晶体管的第二极耦接第八晶体管的第一极。第七晶体管的控制极耦接第一电压端。第七晶体管的第二极耦接第九晶体管的控制极和第二极以及第十晶体管的控制极。第八晶体管的控制极耦接第一电压端。第八晶体管的第二极耦接第十晶体管的第二极和输出功率管的控制极。第九晶体管的第一极耦接输入电压端和第十晶体管的第一极。第一电阻器的第一端耦接第一参考电流源和第十一晶体管的控制极。第一电阻器的第二端耦接第十一晶体管的第二极。第十一晶体管的第一极耦接第十二晶体管的第二极。第十二晶体管的第一极耦接第二电压端。第二电阻器的第一端耦接第二参考电流源和第十三晶体管的控制极。第二电阻器的第二端耦接第十三晶体管的第二极。第十三晶体管的第一极耦接第十四晶体管的第二极。第十四晶体管的第一极耦接第二电压端。输出功率管的第一极耦接输入电压端。输出功率管的第二极耦接输出电压端和第三电阻器的第二端。第四电阻器的第二端耦接第二电压端。第十五晶体管的控制极耦接第十五晶体管的第二极和第十六晶体管的第一极。第十五晶体管的第一极耦接输入电压端。第十六晶体管的控制极耦接第十六晶体管的第二极和输出功率管的控制极。第一电容器的第一端耦接输出电压端。第一电容器的第二端耦接第四晶体管的控制极。
20.在本公开的一些实施例中，第十四晶体管与第四晶体管的宽长比的比例为1：k。第十二晶体管与第三晶体管的宽长比的比例为1：k。第十四晶体管与第十二晶体管的宽长比的比例为1：1。k大于1。
21.在本公开的一些实施例中，低压差线性稳压器还包括：稳压二极管。其中，稳压二极管的阳极耦接输出功率管的控制极。稳压二极管的阴极耦接输入电压端。
22.根据本公开的第三方面，提供了一种芯片。该芯片包括根据本公开的第一方面或第二方面所述的低压差线性稳压器。
23.根据本公开的第四方面，提供了一种电子设备。该电子设备包括根据本公开的第三方面所述的芯片。
附图说明
24.为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：
25.图1是一种低压差线性稳压器的示例性电路图；
26.图2是根据本公开的实施例的低压差线性稳压器的示意性框图；
27.图3是根据本公开的实施例的低压差线性稳压器的示例性电路图；以及
28.图4是根据本公开的实施例的低压差线性稳压器的另一示例性电路图。
29.在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。
具体实施方式
30.为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
31.除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
32.在本公开的所有实施例中，由于金属氧化物半导体(mos)晶体管的源极和漏极是对称的，并且n型晶体管和p型晶体管的源极和漏极之间的导通电流方向相反，因此在本公开的实施例中，将mos晶体管的受控中间端称为控制极，将mos晶体管的其余两端分别称为第一极和第二极。此外，为便于统一表述，在上下文中，将双极型晶体管(bjt)的基极称为控制极，将bjt的发射极称为第一极，将bjt的集电极称为第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
33.图1示出一种低压差线性稳压器的示例性电路图。低压差线性稳压器100包括：误差放大器110、输出功率管mout、电阻器rf1、电阻器rf2、和密勒电容器cc。误差放大器110包括电流源i1以及第一晶体管m1至第十晶体管m10。在图1的示例中，vdda表示误差放大器110的供电电源，vssa表示地电位，avcc表示低压差线性稳压器100的输入电压，vreg表示低压差线性稳压器100的输出电压。第五晶体管m5和第六晶体管m6的控制极耦接第三偏置电压端vb3。第三晶体管m3和第四晶体管m4的控制极耦接第四偏置电压端vb4。在图1的示例中还示出了外部负载电流源iload和外部负载电容器cload。
34.在低压差线性稳压器100中存在两个极点，一个极点位于输出功率管mout的控制极处，另一个极点位于输出功率管mout的第二极处。密勒电容器cc耦接输出电压端(即，输出功率管mout的第二极)和第三晶体管m3的第二极。在低压差线性稳压器100中布置密勒电容器cc(作为内部补偿电容器)能够将低压差线性稳压器100中的这两个极点在频域互相分离开，以保持输出电压vreg的稳定。
35.密勒电容器cc的等效电容值可被计算为：c
req1
＝gm_out
×
ro
×
cc。其中，gm_out表示输出功率管mout的跨导，ro表示输出电压端的等效输出电阻值，cc表示密勒电容器cc的电容值。
36.密勒电容器cc的电容值通常较大。如果能够减小密勒电容器cc的电容值且不影响输出电压vreg的稳定性，则能够减小使用低压差线性稳压器的芯片的面积。
37.本公开的实施例提出了一种低压差线性稳压器，其能够在显著减小内部补偿电容
值(密勒电容器的电容值)的同时，保证低压差线性稳压器的稳定和正常工作。图2示出根据本公开的实施例的低压差线性稳压器200的示意性框图。该低压差线性稳压器200包括：第一偏置电压生成电路220、第二偏置电压生成电路230、误差放大器210、输出功率管mout、反馈电路240、以及第一电容器cc。
38.第一偏置电压生成电路220经由第一节点n1耦接误差放大器210中的第一负载电路(在图2中未示出)。第一偏置电压生成电路220被配置为：生成第一偏置电压，并经由第一节点n1对误差放大器210中的第一负载电路提供第一偏置电压。在本公开的一些实施例中，第一偏置电压生成电路220可根据第一参考电流iref1来生成第一偏置电压。
39.第二偏置电压生成电路230经由第二节点n2耦接误差放大器210中的第二负载电路(在图2中未示出)。第二偏置电压生成电路230被配置为：生成第二偏置电压，并经由第二节点n2对误差放大器210中的第二负载电路提供第二偏置电压。在本公开的一些实施例中，第二偏置电压生成电路230可根据第二参考电流iref2来生成第二偏置电压。
40.误差放大器210经由第一节点n1耦接第一偏置电压生成电路220。误差放大器210经由第二节点n2耦接第二偏置电压生成电路230。误差放大器210被配置为：根据来自参考电压端的参考电压vref和来自反馈电路240的反馈电压vfb生成误差电压，并向输出功率管mout的控制极提供误差电压。
41.输出功率管mout的控制极耦接误差放大器210的输出端。输出功率管mout的第一极耦接输入电压端avcc。输出功率管mout的第二极耦接输出电压端。低压差线性稳压器200从输出电压端输出输出电压vreg。
42.反馈电路240耦接输出电压端和误差放大器210。反馈电路240被配置为：对低压差线性稳压器200的输出电压vreg进行分压以生成反馈电压vfb。
43.第一电容器cc(也可被称为密勒电容器或补偿电容器)的第一端耦接输出电压端。第一电容器cc的第二端耦接第二节点n2(即，第二偏置电压生成电路230的输出端)。
44.根据本公开的实施例的低压差线性稳压器200使用两个偏置电压生成电路(第一偏置电压生成电路220和第二偏置电压生成电路230)分别为误差放大器210中的两个负载电路提供偏置电压并且使得第一电容器cc耦接在输出电压端与第二负载电路的输入端(第二偏置电压生成电路230的输出端)之间，这样输出电压vreg的交流变化量只被传递到第二负载电路而不会被传递到第一负载电路。第二负载电路可放大输出电压vreg的交流变化量，进而使得输出功率管mout的控制极处的电流变化量被放大。第一电容器cc的等效电容值可被计算为：c
req2
＝k
×
gm_out
×
ro
×
cc。其中，gm_out表示输出功率管mout的跨导，ro表示输出电压端的等效输出电阻值，cc表示第一电容器cc的电容值，k表示输出功率管mout的控制极处的电流变化量的放大倍数。k大于1。这样第一电容器cc的等效补偿电容变大k倍。因此，与图1的示例相比，在等效补偿电容相等的情况下，第一电容器cc的电容值可以减小，从而减小低压差线性稳压器200的面积。
45.图3示出根据本公开的实施例的低压差线性稳压器300的示例性电路图。在图3的示例中还示出了外部负载电流源iload和外部负载电容器cload。
46.在图3所示的低压差线性稳压器300中，误差放大器310包括：第一恒定电流源i1、差分输入电路311、第一负载电路312、第二负载电路313、以及误差电压生成电路314。
47.第一恒定电流源i1可耦接第一电压端v1。第一恒定电流源i1被配置为输出第一恒
定电流i1。
48.差分输入电路311耦接第一恒定电流源i1、参考电压端和反馈电路340的输出端。差分输入电路311经由第三节点n3耦接第一负载电路312和误差电压生成电路314。差分输入电路311经由第四节点n4耦接第二负载电路313和误差电压生成电路314。差分输入电路311被配置为：根据参考电压vref、反馈电压vfb和来自第一恒定电流源i1的第一恒定电流i1生成第一分流is1和第二分流is2，经由第三节点n3输出第一分流is1，并经由第四节点n4输出第二分流is2。其中，第一分流is1与第二分流is2之和等于第一恒定电流i1。第一分流is1和第二分流is2的比例与参考电压vref和反馈电压vfb之间的电压差成反比。当参考电压vref和反馈电压vfb之间的电压差增大时，第一分流is1和第二分流is2的比例减小，因此第一分流is1减小而第二分流is2增大。当参考电压vref和反馈电压vfb之间的电压差减小时，第一分流is1和第二分流is2的比例增大，因此第一分流is1增大而第二分流is2减小。
49.第一负载电路312经由第一节点n1耦接第一偏置电压生成电路320。第一负载电路312经由第三节点n3耦接差分输入电路311和误差电压生成电路314。第一负载电路312被配置为：根据第一节点n1的电压生成第一负载电流，并经由第三节点n3输出第一负载电流。
50.第二负载电路313经由第二节点n2耦接第二偏置电压生成电路330。第二负载电路313经由第四节点n4耦接差分输入电路311和误差电压生成电路314。第二负载电路313被配置为：根据第二节点n2的电压生成第二负载电流，并经由第四节点n4输出第二负载电流。
51.误差电压生成电路314经由第三节点n3耦接差分输入电路311和第一负载电路312。误差电压生成电路314经由第四节点n4耦接差分输入电路311和第二负载电路313。误差电压生成电路314被配置为：根据第三节点n3的电压和第四节点n4的电压来生成误差电压。第三节点n3的电压根据第一分流is1和第一负载电流来确定。第四节点n3的电压根据第二分流is2和第二负载电流来确定。
52.在本公开的一些实施例中，误差电压相当于参考电压vref和反馈电压vfb之间的电压差的放大值。
53.在图3的示例中，差分输入电路311包括：第一晶体管m1、以及第二晶体管m2。其中，第一晶体管m1的控制极耦接参考电压端。第一晶体管m1的第一极耦接第二晶体管m2的第一极和第一恒定电流源i1。第一晶体管m1的第二极耦接第三节点n3。第二晶体管m2的控制极耦接反馈电路340。第二晶体管m2的第二极耦接第四节点n4。
54.第一负载电路312包括：第三晶体管m3。其中，第三晶体管m3的控制极耦接第一节点n1。第三晶体管m3的第一极耦接第二电压端v2。第三晶体管m3的第二极耦接第三节点n3。
55.第二负载电路313包括：第四晶体管m4。其中，第四晶体管m4的控制极耦接第二节点n2。第四晶体管m4的第一极耦接第二电压端v2。第四晶体管m4的第二极耦接第四节点n4。
56.误差电压生成电路314包括：第五晶体管m5至第十晶体管m10。其中，第五晶体管m5的控制极耦接第三偏置电压端vb3。第五晶体管m5的第一极耦接第四节点n4。第五晶体管m5的第二极耦接第七晶体管m7的第一极。第六晶体管m6的控制极耦接第三偏置电压端vb3。第六晶体管m6的第一极耦接第三节点n3。第六晶体管m6的第二极耦接第八晶体管m8的第一极。第七晶体管m7的控制极耦接第一电压端v1。第七晶体管m7的第二极耦接第九晶体管m9的控制极和第二极以及第十晶体管m10的控制极。第八晶体管m8的控制极耦接第一电压端v1。第八晶体管m8的第二极耦接第十晶体管m10的第二极和输出功率管mout的控制极。第九
晶体管m9的第一极耦接输入电压端avcc和第十晶体管m10的第一极。
57.第一偏置电压生成电路320包括：第十一晶体管m11、第十二晶体管m12、以及第一电阻器r1。其中，第一电阻器r1的第一端耦接第一参考电流源iref1和第十一晶体管m11的控制极。第一电阻器r1的第二端耦接第十一晶体管m11的第二极、第十二晶体管m12的控制极和第一节点n1。第十一晶体管m11的第一极耦接第十二晶体管m12的第二极。第十二晶体管m12的第一极耦接第二电压端v2。
58.第二偏置电压生成电路330包括：第十三晶体管m13、第十四晶体管m14、以及第二电阻器r2。其中，第二电阻器r2的第一端耦接第二参考电流源iref2和第十三晶体管m13的控制极。第二电阻器r2的第二端耦接第十三晶体管m13的第二极、第十四晶体管m14的控制极和第二节点n2。第十三晶体管m13的第一极耦接第十四晶体管m14的第二极。第十四晶体管m14的第一极耦接第二电压端v2。
59.反馈电路340包括：第三电阻器r3和第四电阻器r4。第三电阻器r3的第一端耦接第四电阻器r4的第一端和反馈电路340的输出端。第三电阻器r3的第二端耦接输出电压端。第四电阻器r4的第二端耦接第二电压端v2。在一个示例中，r3:r4＝13:4，其中，r3表示第三电阻器r3的电阻值，r4表示第四电阻器r4的电阻值。
60.在图3的示例中，第十四晶体管m14与第四晶体管m4可形成电流镜。第十二晶体管m12与第三晶体管m3可形成电流镜。可设置第十四晶体管m14与第四晶体管m4的宽长比的比例为1：k，第十二晶体管m12与第三晶体管m3的宽长比的比例为1：k，第十四晶体管m14与第十二晶体管m12的宽长比的比例为1：1。k大于1。这样，第一电容器cc的等效电容值可被计算为：c
req2
＝k
×
gm_out
×
ro
×
cc。其中，gm_out表示输出功率管mout的跨导，ro表示输出电压端的等效输出电阻值，cc表示第一电容器cc的电容值。因此，与图1的示例相比，在等效补偿电容相等的情况下，第一电容器cc的电容值可以减小，从而减小低压差线性稳压器300的面积。
61.本领域技术人员应理解，图3中的误差放大器310、第一偏置电压生成电路320、第二偏置电压生成电路330以及反馈电路340的内部结构是示例性的，还可以通过其他电路来实现误差放大器310、第一偏置电压生成电路320、第二偏置电压生成电路330以及反馈电路340。本公开的实施例不限制误差放大器310、第一偏置电压生成电路320、第二偏置电压生成电路330以及反馈电路340的具体实现方式。
62.图4示出根据本公开的实施例的低压差线性稳压器400的另一示例性电路图。在图3所示的低压差线性稳压器300的基础上，低压差线性稳压器400还包括：保护电路450。保护电路450耦接输出功率管mout的控制极和第一极。保护电路450被配置为：限制输出功率管mout的控制极和第一极之间的电压差。
63.在本公开的一些实施例中，保护电路450包括：第十五晶体管m15和第十六晶体管m16。第十五晶体管m15的控制极耦接第十五晶体管m15的第二极和第十六晶体管m16的第一极。第十五晶体管m15的第一极耦接输入电压端avcc。第十六晶体管m16的控制极耦接第十六晶体管m16的第二极和输出功率管mout的控制极。
64.在本公开的一些实施例中，保护电路450还包括：稳压二极管z1。其中，稳压二极管z1的阳极耦接输出功率管mout的控制极。稳压二极管z1的阴极耦接输入电压端avcc。图4示出了保护电路450包括第十五晶体管m15、第十六晶体管m16和稳压二极管z1的示例性电路
图。
65.在输入电压瞬态增大的情况下，保护电路450可防止输出功率管mout的栅氧被击穿。
66.在图3和图4的示例中，从第一电压端v1v1输入高电压信号，第二电压端v2接地。第一晶体管m1、第二晶体管m2、第九晶体管m9和第十晶体管m10是pmos晶体管。第三晶体管m3至第八晶体管m8、第十一晶体管m11至第十六晶体管m16是nmos晶体管。第七晶体管m7、第八晶体管m8和输出功率管mout为高压管。本领域技术人员应理解，基于上述发明构思对图3和图4所示的电路进行的变型也应落入本公开的保护范围之内。在该变型中，上述晶体管和电压端也可以具有与图3和图4所示的示例不同的设置。
67.本公开的实施例还提供了一种芯片。该芯片包括根据本公开的实施例的低压差线性稳压器。该芯片例如是电源管理类芯片。
68.本公开的实施例还提供了一种电子设备。该电子设备包括根据本公开的实施例的芯片。该电子设备例如是智能终端设备，诸如平板电脑、智能手机等。
69.综上所述，根据本公开的实施例的低压差线性稳压器能够在显著减小内部补偿电容的同时，保证低压差线性稳压器的稳定和正常工作。因此，包括根据本公开的实施例的低压差线性稳压器的芯片的面积能够显著减小。
70.除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
71.适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本技术的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本技术的范围。
72.以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。

技术特征：
1.一种低压差线性稳压器，包括：第一偏置电压生成电路、第二偏置电压生成电路、误差放大器、输出功率管、反馈电路、以及第一电容器，其中，所述第一偏置电压生成电路被配置为：生成第一偏置电压，并经由第一节点对所述误差放大器中的第一负载电路提供所述第一偏置电压；所述第二偏置电压生成电路被配置为：生成第二偏置电压，并经由第二节点对所述误差放大器中的第二负载电路提供所述第二偏置电压；所述误差放大器被配置为：根据来自参考电压端的参考电压和来自所述反馈电路的反馈电压生成误差电压，并向所述输出功率管的控制极提供所述误差电压；所述输出功率管的第一极耦接输入电压端，所述输出功率管的第二极耦接输出电压端；所述反馈电路被配置为：对所述低压差线性稳压器的输出电压进行分压以生成所述反馈电压；所述第一电容器的第一端耦接所述输出电压端，所述第一电容器的第二端耦接所述第二节点。2.根据权利要求1所述的低压差线性稳压器，其中，所述误差放大器包括：第一恒定电流源、差分输入电路、第一负载电路、第二负载电路、以及误差电压生成电路，其中，所述差分输入电路被配置为：根据所述参考电压、所述反馈电压和来自第一恒定电流源的第一恒定电流生成第一分流和第二分流，经由第三节点输出所述第一分流，并经由第四节点输出所述第二分流，其中，所述第一分流与所述第二分流之和等于所述第一恒定电流，所述第一分流和所述第二分流的比例与所述参考电压和所述反馈电压之间的电压差成反比；所述第一负载电路被配置为：根据所述第一节点的电压生成第一负载电流，并经由所述第三节点输出所述第一负载电流；所述第二负载电路被配置为：根据所述第二节点的电压生成第二负载电流，并经由所述第四节点输出所述第二负载电流；所述误差电压生成电路被配置为：根据所述第三节点的电压和所述第四节点的电压来生成所述误差电压。3.根据权利要求2所述的低压差线性稳压器，其中，所述差分输入电路包括：第一晶体管、以及第二晶体管，其中，所述第一晶体管的控制极耦接所述参考电压端，所述第一晶体管的第一极耦接所述第二晶体管的第一极和所述第一恒定电流源，所述第一晶体管的第二极耦接所述第三节点；所述第二晶体管的控制极耦接所述反馈电路，所述第二晶体管的第二极耦接所述第四节点。4.根据权利要求2所述的低压差线性稳压器，其中，所述第一负载电路包括：第三晶体管，其中，所述第三晶体管的控制极耦接所述第一节点，所述第三晶体管的第一极耦接第二电压端，所述第三晶体管的第二极耦接所述第三节点。5.根据权利要求4所述的低压差线性稳压器，其中，所述第二负载电路包括：第四晶体
管，其中，所述第四晶体管的控制极耦接所述第二节点，所述第四晶体管的第一极耦接第二电压端，所述第四晶体管的第二极耦接所述第四节点。6.根据权利要求2至5中任一项所述的低压差线性稳压器，其中，所述误差电压生成电路包括：第五晶体管至第十晶体管，其中，所述第五晶体管的控制极耦接第三偏置电压端，所述第五晶体管的第一极耦接所述第四节点，所述第五晶体管的第二极耦接第七晶体管的第一极；第六晶体管的控制极耦接所述第三偏置电压端，所述第六晶体管的第一极耦接所述第三节点，所述第六晶体管的第二极耦接第八晶体管的第一极；所述第七晶体管的控制极耦接第一电压端，所述第七晶体管的第二极耦接第九晶体管的控制极和第二极以及所述第十晶体管的控制极；所述第八晶体管的控制极耦接所述第一电压端，所述第八晶体管的第二极耦接所述第十晶体管的第二极和所述输出功率管的控制极；所述第九晶体管的第一极耦接所述输入电压端和所述第十晶体管的第一极。7.根据权利要求5所述的低压差线性稳压器，其中，所述第一偏置电压生成电路包括：第十一晶体管、第十二晶体管、以及第一电阻器，其中，所述第一电阻器的第一端耦接第一参考电流源和所述第十一晶体管的控制极，所述第一电阻器的第二端耦接所述第十一晶体管的第二极、所述第十二晶体管的控制极和所述第一节点；所述第十一晶体管的第一极耦接所述第十二晶体管的第二极；所述第十二晶体管的第一极耦接第二电压端。8.根据权利要求7所述的低压差线性稳压器，其中，所述第二偏置电压生成电路包括：第十三晶体管、第十四晶体管、以及第二电阻器，其中，所述第二电阻器的第一端耦接第二参考电流源和所述第十三晶体管的控制极，所述第二电阻器的第二端耦接所述第十三晶体管的第二极、所述第十四晶体管的控制极和所述第二节点；所述第十三晶体管的第一极耦接所述第十四晶体管的第二极；所述第十四晶体管的第一极耦接第二电压端；其中，所述第十四晶体管与所述第四晶体管的宽长比的比例为1：k，所述第十二晶体管与所述第三晶体管的宽长比的比例为1：k，所述第十四晶体管与所述第十二晶体管的宽长比的比例为1：1，k大于1。9.根据权利要求1至5和7至8中任一项所述的低压差线性稳压器，还包括：保护电路，其中，所述保护电路被配置为：限制所述输出功率管的控制极和第一极之间的电压差。10.一种低压差线性稳压器，包括：输出功率管、第一晶体管至第十六晶体管、第一电容器、第一电阻器至第四电阻器、以及第一恒定电流源，其中，所述第一晶体管的控制极耦接参考电压端，所述第一晶体管的第一极耦接第二晶体管的第一极和所述第一恒定电流源，所述第一晶体管的第二极耦接第三晶体管的第二极和第六晶体管的第一极；所述第二晶体管的控制极耦接第三电阻器的第一端和所述第四电阻器的第一端，所述
第二晶体管的第二极耦接第四晶体管的第二极和第五晶体管的第一极；所述第三晶体管的控制极耦接第十一晶体管的第二极和第十二晶体管的控制极，所述第三晶体管的第一极耦接第二电压端；所述第四晶体管的控制极耦接第十三晶体管的第二极和第十四晶体管的控制极，所述第四晶体管的第一极耦接所述第二电压端；所述第五晶体管的控制极耦接第三偏置电压端，所述第五晶体管的第二极耦接第七晶体管的第一极；所述第六晶体管的控制极耦接所述第三偏置电压端，所述第六晶体管的第二极耦接第八晶体管的第一极；所述第七晶体管的控制极耦接第一电压端，所述第七晶体管的第二极耦接第九晶体管的控制极和第二极以及第十晶体管的控制极；所述第八晶体管的控制极耦接所述第一电压端，所述第八晶体管的第二极耦接所述第十晶体管的第二极和所述输出功率管的控制极；所述第九晶体管的第一极耦接输入电压端和所述第十晶体管的第一极；所述第一电阻器的第一端耦接第一参考电流源和所述第十一晶体管的控制极，所述第一电阻器的第二端耦接所述第十一晶体管的第二极；所述第十一晶体管的第一极耦接所述第十二晶体管的第二极；所述第十二晶体管的第一极耦接所述第二电压端；所述第二电阻器的第一端耦接第二参考电流源和所述第十三晶体管的控制极，所述第二电阻器的第二端耦接所述第十三晶体管的第二极；所述第十三晶体管的第一极耦接所述第十四晶体管的第二极；所述第十四晶体管的第一极耦接所述第二电压端；所述输出功率管的第一极耦接所述输入电压端，所述输出功率管的第二极耦接输出电压端和所述第三电阻器的第二端；所述第四电阻器的第二端耦接所述第二电压端；第十五晶体管的控制极耦接所述第十五晶体管的第二极和所述第十六晶体管的第一极，所述第十五晶体管的第一极耦接所述输入电压端；所述第十六晶体管的控制极耦接所述第十六晶体管的第二极和所述输出功率管的控制极；所述第一电容器的第一端耦接所述输出电压端，所述第一电容器的第二端耦接所述第四晶体管的控制极。

技术总结
本公开的实施例提供一种低压差线性稳压器，其包括：第一和第二偏置电压生成电路、误差放大器、输出功率管、反馈电路、以及第一电容器。第一偏置电压生成电路生成第一偏置电压并对误差放大器中的第一负载电路提供第一偏置电压。第二偏置电压生成电路生成第二偏置电压并对误差放大器中的第二负载电路提供第二偏置电压。误差放大器根据参考电压和来自反馈电路的反馈电压生成误差电压，并向输出功率管的控制极提供误差电压。输出功率管的第一极耦接输入电压端。输出功率管的第二极耦接输出电压端。反馈电路对低压差线性稳压器的输出电压进行分压以生成反馈电压。第一电容器的第一端耦接输出电压端。第一电容器的第二端耦接第二节点。点。点。


技术研发人员：贾丽伟
受保护的技术使用者：圣邦微电子（北京）股份有限公司
技术研发日：2023.02.21
技术公布日：2023/8/1