反熔丝存储结构、反熔丝阵列存储结构以及存储器的制作方法

1.本公开实施例涉及半导体技术领域，特别涉及一种反熔丝存储结构、反熔丝阵列存储结构以及存储器。


背景技术：

2.反熔丝(anti-fuse)存储器是一种常见的可编程非易失性存储器。反熔丝存储器包括多行多列排布的反熔丝存储单元，其中，向反熔丝存储单元的反熔丝栅介质层施加高压后，该反熔丝栅介质层被击穿，击穿后通路的阻抗减小；通过检测击穿后的通路的阻抗状态可以读出反熔丝存储单元内所存储的信息。
3.随着人们对电子产品的要求向小型化、多功能化发展，如何增大反熔丝存储器的存储容量、减小反熔丝存储器的尺寸以及提升反熔丝存储器的性能已成为关注的主要问题。


技术实现要素：

4.本公开实施例提供一种反熔丝存储结构、反熔丝阵列存储结构以及存储器，至少有利于提升反熔丝存储结构的性能。
5.本公开实施例一方面提供一种反熔丝存储结构，包括：有源区，有源区包括沿第一方向上依次排布的第一部分、第二部分、第三部分、第四部分和第五部分；设置在第一部分上的多个沿第二方向间隔排布第一反熔丝结构，每个第一反熔丝结构包括与第一部分交叠的第一反熔丝栅极；设置在第五部分上的多个沿第二方向间隔排布第二反熔丝结构，每个第二反熔丝结构包括与第五部分交叠的第二反熔丝栅极；设置在有源区上的第一选择晶体管以及第二选择晶体管，第一选择晶体管包括与第二部分交叠的第一选择栅极，第二选择晶体管包括与第四部分交叠的第二选择栅极，其中，第一选择栅极和第二选择栅极沿第一方向间隔排布；与第三部分电连接的位线结构；其中，第一方向和第二方向相交。
6.在一些实施例中，第一反熔丝结构的数量与第二反熔丝结构的数量相同。
7.在一些实施例中，沿第一方向上，第一反熔丝结构与第二反熔丝结构一一正对。
8.在一些实施例中，第一部分包括沿第二方向间隔排布的多个第一子部分，第一子部分与第一反熔丝结构一一对应，且第一子部分与相应的第一反熔丝栅极交叠；第五部分包括沿第二方向间隔排布的多个第二子部分，第二子部分与第二反熔丝结构一一对应，且第二子部分与相应的第二反熔丝栅极交叠。
9.在一些实施例中，第一部分包括沿第二方向间隔排布的多个第一接触区以及相邻第一接触区之间的第一非接触区，第一接触区与第一反熔丝结构一一对应，且第一接触区与相应的第一反熔丝栅极交叠，沿第一方向上，第一接触区的尺寸与第一非接触区的尺寸相同；第五部分包括沿第二方向间隔排布的多个第二接触区以及相邻第二接触区之间的第二非接触区，第二接触区与第二反熔丝结构一一对应，且第二接触区与相应的第二反熔丝栅极交叠，沿第一方向上，第二接触区的尺寸与第二非接触区的尺寸相同。
10.在一些实施例中，位线结构沿第一方向延伸，反熔丝存储结构还包括：第一导电结构，第一导电结构位于第三部分的上方，且位线结构通过第一导电结构与第三部分电连接。
11.在一些实施例中，反熔丝存储结构还包括：沿第二方向延伸的多条第一走线，第一走线与相应的第一反熔丝栅极电连接，或者，第一走线与相应的第二反熔丝栅极电连接；第二导电结构，第一走线通过第二导电结构与第一反熔丝栅极电连接，第一走线通过第二导电结构与第二反熔丝栅极电连接。
12.本公开实施例另一方面还提供一种反熔丝阵列存储结构，包括：多个上述任一实施例提供的反熔丝存储结构，反熔丝存储结构沿第一方向和第二方向阵列排布，沿第一方向上，相邻的两个反熔丝存储结构中，一个反熔丝存储结构的第一反熔丝结构与相邻的另一个反熔丝存储结构的第二反熔丝结构具有共用的反熔丝栅极。
13.在一些实施例中，沿第二方向上，相邻的两个反熔丝存储结构中，一个反熔丝存储结构的第一选择晶体管与另一个反熔丝存储结构的第一选择晶体管具有共用的第一选择栅极，一个反熔丝存储结构的第二选择晶体管与另一个反熔丝存储结构的第二选择晶体管具有共用的第二选择栅极。
14.在一些实施例中，反熔丝阵列存储结构包括沿第二方向延伸的多条第一走线，第一走线与相应的反熔丝栅极电连接；沿第二方向上，相邻的两个反熔丝存储结构中，一个反熔丝存储结构的一个反熔丝栅极与另一个反熔丝存储结构的一个反熔丝栅极具有共用的第一走线。
15.本公开实施例又一方面还提供一种存储器，包括上述任一实施例提供的反熔丝存储结构，或者包括上述任一实施例提供的反熔丝阵列存储结构。
16.本公开实施例提供的技术方案至少具有以下优点：本公开实施例提供的反熔丝存储结构中，沿第一方向上，第一部分和第五部分分别位于同一有源区的两侧，且第一部分上设置有多个第一反熔丝结构，第五部分上设置有多个第二反熔丝结构，第一部分上的多个第一反熔丝结构与一个第一选择晶体管相对应，第五部分上的多个第二反熔丝结构与一个第二选择晶体管相对应，且第一选择晶体管和第二选择晶体管与一个位线结构相对应，其中，第一反熔丝结构的数量以及第二反熔丝结构的数量之和为存储单元的数量，即本公开实施例提供了一种反熔丝存储结构的新型布局，通过一个位线结构、一个第一选择晶体管以及一个第二选择晶体管，即可对两个以上的反熔丝存储单元进行控制，且与一个第一选择晶体管相对应的反熔丝存储单元数量为多个，与一个第二选择晶体管相对应的反熔丝存储单元数量也为多个，相较于一个选择晶体管仅对应一个反熔丝存储单元的方式，本公开实施例提供的反熔丝存储结构中，一个反熔丝存储单元所占据的面积更小，如此，在相同的布局面积内，可以设置更多数量的存储单元，有利于增大反熔丝存储结构的存储容量、减小反熔丝存储结构的尺寸，进而有利于提升反熔丝存储结构的性能。
附图说明
17.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术
人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1为反熔丝存储单元的电路结构简图；
19.图2为相关技术提供的一种反熔丝阵列存储结构的俯视结构示意图；
20.图3为本公开实施例提供的一种反熔丝存储结构的俯视结构示意图；
21.图4为本公开实施例提供的另一种反熔丝存储结构的俯视结构示意图；
22.图5为本公开实施例提供的一种反熔丝存储结构的包括第一走线的俯视结构示意图；
23.图6为本公开实施例提供的一种对反熔丝存储结构进行编程操作时的电路简图；
24.图7为本公开实施例提供的一种对反熔丝存储结构进行读取操作时的电路简图；
25.图8为本公开实施例提供的一种反熔丝阵列存储结构的部分俯视结构示意图。
具体实施方式
26.由背景技术可知，如何增大反熔丝存储器的存储容量、减小反熔丝存储器的尺寸以及提升反熔丝存储器的性能已成为关注的主要问题。
27.图1为反熔丝存储单元的电路结构简图；图2为相关技术提供的一种反熔丝阵列存储结构的俯视结构示意图。
28.参考图1，反熔丝存储单元可以包括反熔丝10以及选择晶体管11，其中反熔丝10的第一端被配置为接收编程信号，编程信号用于对反熔丝10进行编码，通过击穿反熔丝栅介质层(例如氧化物层)，使得相应的反熔丝10存储数据“1”或“0”；相应地，反熔丝栅介质层未被击穿时，反熔丝10存储数据“0”或“1”。选择晶体管11的栅极被配置为接收选择信号，选择晶体管11的第一极与位线bl相连接，被配置为接收位线电压，选择信号用于从反熔丝阵列中选中目标反熔丝10，相应选择晶体管11接收选择信号进行导通，从而将位线电压传递至反熔丝10的第二端，位线电压与编程信号形成电压差，从而击穿相应的反熔丝栅介质层，从而完成反熔丝10的数据写入。
29.参考图2，相关技术中，反熔丝阵列存储结构包括多个沿第一方向b和沿第二方向a阵列排布的反熔丝存储结构20，反熔丝存储结构20中设置有两个反熔丝存储单元，每个反熔丝存储单元均包括一个反熔丝10和一个选择晶体管11，反熔丝10以及选择晶体管11均设置在有源区14内，反熔丝10包括反熔丝栅极12以及反熔丝栅极12所覆盖的部分有源区，反熔丝栅极12即为图1所示的用于接收编程信号的反熔丝10的第一端，选择晶体管11包括选择晶体管栅极13、选择晶体管栅极13所覆盖的沟道区，以及位于沟道区两侧的掺杂区，设置在同一有源区14内的两个选择晶体管11具有一个共用的掺杂区，共用的掺杂区与一条位线bl电连接，共用的掺杂区即为图1所示的用于接收位线电压的第一极。对于图2所示的反熔丝阵列存储结构，一个有源区14对应形成两个反熔丝存储单元，一个选择晶体管11控制一个反熔丝10，因此，反熔丝阵列存储结构存在反熔丝存储单元的数量较少，且反熔丝阵列存储结构的存储容量较小的问题。
30.为改善上述问题，本公开实施例提供了一种反熔丝存储结构的新型布局，通过一个位线结构、一个第一选择晶体管以及一个第二选择晶体管，即可对两个以上的反熔丝存储单元进行控制，且与一个第一选择晶体管相对应的反熔丝存储单元数量为多个，与一个第二选择晶体管相对应的反熔丝存储单元数量也为多个，相较于一个选择晶体管仅对应一
个反熔丝存储单元的方式，本公开实施例提供的反熔丝存储结构中，一个反熔丝存储单元所占据的面积更小，如此，在相同的布局面积内，可以设置更多数量的存储单元，有利于增大反熔丝存储结构的存储容量、减小反熔丝存储结构的尺寸，进而有利于提升反熔丝存储结构的性能。
31.下面将结合附图对本公开各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
32.图3为本公开实施例提供的一种反熔丝存储结构的俯视结构示意图；图4为本公开实施例提供的另一种反熔丝存储结构的俯视结构示意图；图5为本公开实施例提供的一种反熔丝存储结构的包括第一走线的俯视结构示意图；图6为本公开实施例提供的一种对反熔丝存储结构进行编程操作时的电路简图；图7为本公开实施例提供的一种对反熔丝存储结构进行读取操作时的电路简图；图8为本公开实施例提供的一种反熔丝阵列存储结构的部分俯视结构示意图。
33.需要说明的是，为了清晰地示意出有源区的形状，图3中3b对3a中的有源区进行了单独的示意，图4中4b对4a中的有源区进行了单独的示意。为了清晰地示意出第一走线的形状，提升附图的简洁性，图5对反熔丝存储结构中的第一选择晶体管的部分结构、第二选择晶体管的部分结构以及位线结构进行了省略。
34.参考图3至图4，本公开实施例提供的反熔丝存储结构包括：有源区100，有源区100包括沿第一方向y上依次排布的第一部分101、第二部分102、第三部分103、第四部分104和第五部分105；设置在第一部分101上的多个沿第二方向x间隔排布第一反熔丝结构110，每个第一反熔丝结构110包括与第一部分101交叠的第一反熔丝栅极111；设置在第五部分105上的多个沿第二方向x间隔排布第二反熔丝结构120，每个第二反熔丝结构120包括与第五部分105交叠的第二反熔丝栅极121；设置在有源区100上的第一选择晶体管130以及第二选择晶体管140，第一选择晶体管130包括与第二部分102交叠的第一选择栅极131，第二选择晶体管140包括与第四部分104交叠的第二选择栅极141，其中，第一选择栅极131和第二选择栅极141沿第一方向y间隔排布；与第三部分103电连接的位线结构150；其中，第一方向y和第二方向x相交。
35.可以理解的是，以第一方向y和第二方向x构成的平面为参考面。与第一部分101交叠的第一反熔丝栅极111指的是，第一部分101在参考面上的正投影与第一反熔丝栅极111在参考面上的正投影具有交叠区域；与第五部分105交叠的第二反熔丝栅极121指的是，第五部分105在参考面上的正投影与第二反熔丝栅极121在参考面上的正投影具有交叠区域；与第二部分102交叠的第一选择栅极131指的是，第二部分102在参考面上的正投影与第一选择栅极131在参考面上的正投影具有交叠区域；与第四部分104交叠的第二选择栅极141指的是，第四部分104在参考面上的正投影与第二选择栅极141在参考面上的正投影具有交叠区域。
36.在一些实施例中，第一方向y垂直于第二方向x。
37.需要说明的是，第一选择晶体管130和第二选择晶体管140共用第三部分103，表征第一选择晶体管130和第二选择晶体管140的两个虚线框仅为示意，实际应用中，第三部分
103既属于第一选择晶体管130的一部分也属于第二选择晶体管140的一部分。
38.此外，可以理解的是，第一反熔丝栅极111、第一选择栅极131、第二反熔丝栅极121以及第二选择栅极141的中的任一者与位线结构150均不会交叉连接，即不会位于同层。在一些实施例中，第一反熔丝栅极111、第一选择栅极131、第二反熔丝栅极121以及第二选择栅极141可以同层设置，例如均位于第一金属层；位线结构150可以位于另一金属层，位线结构150所在的金属层可以位于第一金属层上方。
39.参考图3至图4可知，本公开实施例提供的反熔丝存储结构中，沿第一方向y上，第一部分101和第五部分105分别位于同一有源区100的两侧，且第一部分101上设置有多个第一反熔丝结构110，第五部分105上设置有多个第二反熔丝结构120，第一部分101上的多个第一反熔丝结构110与一个第一选择晶体管130相对应，第五部分105上的多个第二反熔丝结构120与一个第二选择晶体管140相对应，且一个第一选择晶体管130和一个第二选择晶体管140与一个位线结构150相对应，其中，第一反熔丝结构110的数量与第二反熔丝结构120的数量之和为反熔丝存储单元的数量，即本公开实施例提供了一种反熔丝存储结构的新型布局，通过一个位线结构150、一个第一选择晶体管130以及一个第二选择晶体管140，即可对两个以上的反熔丝存储单元进行控制，且一个第一选择晶体管130所控制的反熔丝存储单元的数量为多个，一个第二选择晶体管140所控制的的反熔丝存储单元数量也为多个，相较于一个选择晶体管仅控制一个反熔丝存储单元的方式，本公开实施例提供的反熔丝存储结构中，一个反熔丝存储单元所占据的面积更小，如此，在相同的布局面积内，可以设置更多数量的反熔丝存储单元，有利于增大反熔丝存储结构的存储容量、减小反熔丝存储结构的尺寸，进而有利于提升反熔丝存储结构的性能。
40.有源区100为掺杂有p型离子或者n型离子的区域，即为aa区，通常称为active area。其中，p型离子可以是硼离子、铟离子或者镓离子中的至少一种，n型离子可以是砷离子、磷离子或者锑离子中的至少一种。相邻的有源区100之间可以具有隔离结构(未示出)，用于实现不同有源区100之间的隔离。
41.在一些实施例中，反熔丝存储结构还包括：第一反熔丝栅介质层(图中未示出)，位于第一反熔丝栅极111和第一部分101之间；第二反熔丝栅介质层(图中未示出)，位于第二反熔丝栅极121和第五部分105之间；第一栅介质层(图中未示出)，位于第一选择栅极131和第二部分102之间，第二栅介质层(图中未示出)，位于第二选择栅极141和第四部分104之间。可以理解的是，第一反熔丝栅极111处的电位和第一部分101处的电位之差较大时，第一反熔丝栅介质层会被击穿，实现对第一反熔丝结构110的编程；第二反熔丝栅极121处的电位和第五部分105处的电位之差较大时，第二反熔丝栅介质层会被击穿，实现对第二反熔丝结构120的编程；第一选择栅极131、第一栅介质层、第二部分102、第三部分103共同构成第一选择晶体管130；第二选择栅极141、第二栅介质层、第三部分103、第四部分104共同构成第二选择晶体管140。
42.位线结构150与第三部分103电连接，用于为第一选择晶体管130以及第二选择晶体管140提供位线电压。在一些实施例中，位线结构150沿第一方向y延伸。
43.在一些实施例中，反熔丝存储结构还包括：第一导电结构151，第一导电结构151位于第三部分103的上方，且位线结构150通过第一导电结构151与第三部分103电连接。在一些实施例中，第一导电结构151可以为导电插塞；在另一些实施例中，第一导电结构151也可
以是多个导电插塞以及中间布线层共同组成的导电结构。
44.在一些实施例中，对于同一有源区100，设置在第一部分101上的第一反熔丝结构110的数量可以为3个以上，例如3个、4个或者5个等。在一些实施例中，设置在第五部分105上的第二反熔丝结构120的数量可以为3个以上，例如3个、4个或者5个。
45.需要说明的是，本公开实施例提供的附图以在第一部分101上设置4个第一反熔丝结构110、以及在第五部分105上设置4个的第二反熔丝结构120为例进行了图示，本公开实施例提供的附图仅为示例，并不构成对第一反熔丝结构110的数量以及第二反熔丝结构120数量的限制。
46.在一些实施例中，参考图3和图4，第一反熔丝结构110的数量与第二反熔丝结构120的数量相同。也就是说，对于同一有源区100，设置于有源区100两侧的反熔丝结构的数量相同。在一些实施例中，沿第一方向y上，第一反熔丝结构110与第二反熔丝结构120一一正对。如此，对于同一有源区100，设置在第一部分101上的多个第一反熔丝结构110与设置在第五部分105上的多个第二反熔丝结构120呈对称设置，有利于提升器件布局的对称性，进而有利于降低寄生耦合，提升反熔丝存储结构的电学性能。
47.在一些实施例中，参考图4，第一部分包括沿第二方向x间隔排布的多个第一子部分200，第一子部分200与第一反熔丝结构110一一对应，且第一子部分200与相应的第一反熔丝栅极111交叠。其中，沿第二方向x上，相邻的第一子部分200之间可以为隔离结构，如此，有利于降低第一反熔丝结构110之间的信号干扰，进而有利于提升反熔丝存储单元写入或者读出数据的准确性，提升反熔丝存储结构的电学性能。
48.在一些实施例中，参考图4，第五部分105包括沿第二方向x间隔排布的多个第二子部分201，第二子部分201与第二反熔丝结构120一一对应，且第二子部分201与相应的第二反熔丝栅极121交叠。其中，沿第二方向x上，相邻的第二子部分201之间可以为隔离结构，如此，有利于降低第二反熔丝结构120之间的信号干扰，进而有利于提升反熔丝存储单元写入或者读出数据的准确性，提升反熔丝存储结构的电学性能。
49.在一些实施例中，参考图3，第一部分包括沿第二方向x间隔排布的多个第一接触区202以及相邻第一接触区202之间的第一非接触区204，第一接触区202与第一反熔丝结构110一一对应，且第一接触区202与相应的第一反熔丝栅极111交叠，沿第一方向y上，第一接触区202的尺寸与第一非接触区204的尺寸相同。如此，沿第二方向x上，第一部分101为连续的结构，且第一部分101沿第一方向y上的尺寸相同，即第一部分101的形貌更加规整简单，在实际的制造过程中，规整简单的第一部分101具有更低的制造难度，有利于降低反熔丝存储结构的制造难度。
50.在一些实施例中，参考图3，第五部分105包括沿第二方向x间隔排布的多个第二接触区203以及相邻第二接触区203之间的第二非接触区205，第二接触区203与第二反熔丝结构120一一对应，且第二接触区203与相应的第二反熔丝栅极121交叠，沿第一方向y上，第二接触区203的尺寸与第二非接触区205的尺寸相同。如此，沿第二方向x上，第五部分105为连续的结构，且第五部分105沿第一方向y上的尺寸相同，即第五部分105的形貌更加规整简单，在实际的制造过程中，规整简单的第五部分105具有更低的制造难度，有利于降低反熔丝存储结构的制造难度。
51.在一些实施例中，参考图3以及图5，反熔丝存储结构还包括：沿第二方向x延伸的
多条第一走线160，第一走线160与相应的第一反熔丝栅极111电连接，或者，第一走线160与相应的第二反熔丝栅极121电连接。第一走线160位于第一反熔丝栅极111上方，以及位于第二反熔丝栅极121上方，用于作为第一反熔丝栅极111的引出线，或者用于作为第二反熔丝栅极121的引出线，进而向第一反熔丝栅极111或者第二反熔丝栅极121传递选择信号。需要说明的是，对于设置在同一有源区100上的多个第一反熔丝栅极111，不同的第一反熔丝栅极111与不同的第一走线160电连接，对于设置在同一有源区100上的多个第二反熔丝栅极121，不同的第二反熔丝栅极121与不同的第一走线160电连接。
52.在一些实施例中，第一反熔丝栅极111以及第二反熔丝栅极121位于第一金属层，第一走线160可以为位于第一金属层上方的金属布线层内的走线。
53.在一些实施例中，反熔丝存储结构还包括第二导电结构，第一走线160通过第二导电结构与第一反熔丝栅极111电连接，第一走线160通过第二导电结构与第二反熔丝栅极121电连接。第二导电结构分别与第一反熔丝栅极111以及相应的第一走线160电接触，以实现第一走线160与第一反熔丝栅极111的电连接，或者，第二导电结构分别与第二反熔丝栅极121以及相应的第一走线160电接触，以实现第一走线160与第二反熔丝栅极121的电连接。
54.在一些实施例中，第二导电结构可以为导电插塞；在另一些实施例中，第二导电结构也可以是导电插塞以及中间布线层共同组成的导电结构。
55.在一些实施例中，参考图5，第一反熔丝栅极111以及第二反熔丝栅极121位于第一金属层，第二导电结构可以包括层叠的第一导电插塞(未示出)、中间走线153以及第二导电插塞152，其中，第一导电插塞与第一反熔丝栅极111或者第二反熔丝栅极121电接触，中间走线153为位于第二金属层的沿第一方向y延伸的走线，中间走线153与第一导电插塞远离有源区的一侧电接触，第二导电插塞152位于中间走线153与第一走线160之间，且分别与中间走线153以及第一走线160电接触，第一走线160位于第三金属层。
56.在一些实施例中，沿第一方向y上，中间走线153的尺寸大于第一反熔丝栅极111的尺寸，以及大于第二反熔丝栅极121的尺寸，如此，有利于增加沿第一方向y排布的第一走线160的数量，以及有利于增大第一走线160沿第一方向y的尺寸，降低第一走线160的导通电阻，增大第一走线160之间的间隔距离，减小信号干扰，提升反熔丝存储结构的电学性能。
57.在一些实施例中，参考图3、图5、图6以及图7，反熔丝存储结构的操作方法可以包括：提供反熔丝存储结构；选择相应的反熔丝结构进行编程操作或读取操作，下面以选择一个反熔丝结构进行编程操作为例，对反熔丝存储结构的操作方法进行说明。
58.参考图3、图5以及图6，对一个第一反熔丝结构110进行编程操作包括：向第一选择晶体管130的第一选择栅极131提供第一电压v1，通过第一走线160向所选择的第一反熔丝结构110的第一反熔丝栅极111提供第二电压v2，向位线结构150提供第三电压v3，以对所选择的第一反熔丝结构110进行编程操作。其中，第一电压v1为第一选择晶体管130的开启电压，第二电压v2和第三电压v3的电平差值不小于第一反熔丝结构110的击穿电压。其中，剩余的未被选择的第一反熔丝结构110的第一反熔丝栅极111以及第二反熔丝结构120的第二反熔丝栅极121、第二选择晶体管140的第二选择栅极141均可以为悬空状态。
59.需要说明的是，向位线结构150提供第三电压v3，则第三部分103的电位趋近于第三电压v3，向第一选择栅极131提供第一电压v1使得第一选择晶体管130导通，使得第一部
分101与第三部分103之间实现电连接，则第一部分101的电位趋近于第三部分103的电位，即趋近于第三电压v3，则第一反熔丝栅极111的电位与第一部分101的电位之差相当于第二电压v2和第三电压v3的电平差值，使得所选择的第一反熔丝结构110的第一反熔丝栅介质层被击穿，实现对第一反熔丝结构110的编程操作。
60.下面以选择一个反熔丝结构进行读取操作为例，对反熔丝存储结构的操作方法进行说明。
61.参考图3、图5以及图7，对一个第一反熔丝结构110进行读取操作包括：向第一选择晶体管130的第一选择栅极131提供第一电压v1，通过第一走线160向所选择的第一反熔丝结构110的第一反熔丝栅极111提供第四电压v4，向位线结构150提供第五电压v5，通过第一反熔丝栅极111检测第一反熔丝结构110中的电流大小以判断存储在第一反熔丝结构110中的数据信息，以对所选择的第一反熔丝结构110进行读取操作。其中，第五电压v5的电平值可以大于第四电压v4的电平值。其中，剩余的未被选择的第一反熔丝结构110的第一反熔丝栅极111以及第二反熔丝结构120的第二反熔丝栅极121、第二选择晶体管140的第二选择栅极141均可以为悬空状态。
62.需要说明的是，向位线结构150提供第五电压v5，则第三部分103的电位趋近于第五电压v5，向第一选择栅极131提供第一电压v1使得第一选择晶体管130导通，使得第一部分101与第三部分103之间实现电连接，则第一部分101的电位趋近于第三部分103的电位，即趋近于第五电压v5，则第一反熔丝栅极111的电位与第一部分101的电位之差相当于第四电压v4和第五电压v5的电平差值。此时，若第一反熔丝结构110已经被编程，则第一反熔丝栅介质层已经被击穿，则检测到的第一反熔丝结构110中的电流值较大；若第一反熔丝结构110未被编程，则第一反熔丝栅介质层未被击穿，则检测到的第一反熔丝结构110中的电流值趋近于0。
63.本公开实施例提供了一种反熔丝存储结构的新型布局，第一反熔丝结构110的数量和第二反熔丝结构120的数量之和为反熔丝存储单元的数量，通过一个位线结构150、第一选择晶体管130以及第二选择晶体管140，即可对两个以上的反熔丝存储单元进行控制，且与一个第一选择晶体管130相对应的反熔丝存储单元数量为多个，与一个第二选择晶体管140相对应的反熔丝存储单元数量也为多个，相较于一个选择晶体管仅对应一个反熔丝存储单元的方式，本公开实施例提供的反熔丝存储结构中，一个反熔丝存储单元所占据的面积更小，如此，在相同的布局面积内，可以设置更多数量的反熔丝存储单元，有利于增大反熔丝存储结构的存储容量、减小反熔丝存储结构的尺寸，进而有利于提升反熔丝存储结构的性能。
64.相应的，本公开实施例另一方面还提供一种反熔丝阵列存储结构。需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细说明，以下将不做赘述。
65.图8为本公开实施例提供的一种反熔丝阵列存储结构的部分俯视结构示意图。
66.参考图8，反熔丝阵列存储结构包括：多个上述任一实施例提供的反熔丝存储结构30，反熔丝存储结构30沿第一方向y和第二方向x阵列排布，沿第一方向y上，相邻的两个反熔丝存储结构30中，一个反熔丝存储结构30的第一反熔丝结构110与相邻的另一个反熔丝存储结构30的第二反熔丝结构120具有共用的反熔丝栅极210。如此，有利于降低反熔丝阵列存储结构沿第一方向y上的尺寸，降低反熔丝阵列存储结构整体的布局面积。
67.在一些实施例中，沿第二方向x上，相邻的两个反熔丝存储结构30中，一个反熔丝存储结构30的第一选择晶体管130与另一个反熔丝存储结构30的第一选择晶体管130具有共用的第一选择栅极131，一个反熔丝存储结构30的第二选择晶体管140与另一个反熔丝存储结构30的第二选择晶体管140具有共用的第二选择栅极141。如此，不仅有利于降低反熔丝阵列存储结构中走线的数量，有利于降低反熔丝阵列存储结构整体的布局面积。此外，沿第二方向x上，相邻的两个反熔丝存储结构30中，不同的反熔丝存储结构30的位线结构150相互独立，因此，即使共用第一选择栅极131，以及共用第二选择栅极141，也可以对相邻的两个反熔丝存储结构30中存储单元进行独立的读写操作。
68.在一些实施例中，反熔丝阵列存储结构包括沿第二方向x延伸的多条第一走线160，第一走线160与相应的反熔丝栅极210电连接；沿第二方向x上，相邻的两个反熔丝存储结构30中，一个反熔丝存储结构30的一个反熔丝栅极210与另一个反熔丝存储结构30的一个反熔丝栅极210具有共用的第一走线160。如此，有利于降低反熔丝阵列存储结构中走线的数量，进而有利于降低反熔丝阵列存储结构整体的布局面积。
69.在一些实施例中，反熔丝阵列存储结构包括沿第一方向y延伸的多条位线结构150，且沿第一方向y排布的一列反熔丝存储结构30共用的一条位线结构150。
70.在一些实施例中，反熔丝阵列存储结构中，第一走线160可以位于第三金属层，位线结构150可以位于第四金属层。
71.相应的，本公开实施例又一方面还提供一种存储器。需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细说明，以下将不做赘述。
72.本公开实施例提供的存储器包括：上述任一实施例提供的反熔丝存储结构，或者包括上述任一实施例提供的反熔丝阵列存储结构。如此，在反熔丝存储结构的布局面积降低和电学性能提高，反熔丝阵列存储结构的布局面积降低和电学性能提高的情况下，有利于降低存储器的尺寸以及提高存储器的电学性能。
73.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各种变动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

技术特征：
1.一种反熔丝存储结构，其特征在于，包括：有源区，所述有源区包括沿第一方向上依次排布的第一部分、第二部分、第三部分、第四部分和第五部分；设置在所述第一部分上的多个沿第二方向间隔排布第一反熔丝结构，每个所述第一反熔丝结构包括与所述第一部分交叠的第一反熔丝栅极；设置在所述第五部分上的多个沿所述第二方向间隔排布第二反熔丝结构，每个所述第二反熔丝结构包括与所述第五部分交叠的第二反熔丝栅极；设置在所述有源区上的第一选择晶体管以及第二选择晶体管，所述第一选择晶体管包括与所述第二部分交叠的第一选择栅极，所述第二选择晶体管包括与所述第四部分交叠的第二选择栅极，其中，所述第一选择栅极和所述第二选择栅极沿所述第一方向间隔排布；与所述第三部分电连接的位线结构；其中，所述第一方向和所述第二方向相交。2.根据权利要求1所述的反熔丝存储结构，其特征在于，所述第一反熔丝结构的数量与所述第二反熔丝结构的数量相同。3.根据权利要求2所述的反熔丝存储结构，其特征在于，沿所述第一方向上，所述第一反熔丝结构与所述第二反熔丝结构一一正对。4.根据权利要求1至3任一项所述的反熔丝存储结构，其特征在于，所述第一部分包括沿所述第二方向间隔排布的多个第一子部分，所述第一子部分与所述第一反熔丝结构一一对应，且所述第一子部分与相应的所述第一反熔丝栅极交叠；所述第五部分包括沿所述第二方向间隔排布的多个第二子部分，所述第二子部分与所述第二反熔丝结构一一对应，且所述第二子部分与相应的所述第二反熔丝栅极交叠。5.根据权利要求1至3任一项所述的反熔丝存储结构，其特征在于，所述第一部分包括沿所述第二方向间隔排布的多个第一接触区以及相邻所述第一接触区之间的第一非接触区，所述第一接触区与所述第一反熔丝结构一一对应，且所述第一接触区与相应的所述第一反熔丝栅极交叠，沿所述第一方向上，所述第一接触区的尺寸与所述第一非接触区的尺寸相同；所述第五部分包括沿所述第二方向间隔排布的多个第二接触区以及相邻所述第二接触区之间的第二非接触区，所述第二接触区与所述第二反熔丝结构一一对应，且所述第二接触区与相应的所述第二反熔丝栅极交叠，沿所述第一方向上，所述第二接触区的尺寸与所述第二非接触区的尺寸相同。6.根据权利要求1至3任一项所述的反熔丝存储结构，其特征在于，所述位线结构沿所述第一方向延伸，所述反熔丝存储结构还包括：第一导电结构，所述第一导电结构位于所述第三部分的上方，且所述位线结构通过所述第一导电结构与所述第三部分电连接。7.根据权利要求1至3任一项所述的反熔丝存储结构，其特征在于，所述反熔丝存储结构还包括：沿所述第二方向延伸的多条第一走线，所述第一走线与相应的所述第一反熔丝栅极电连接，或者，所述第一走线与相应的所述第二反熔丝栅极电连接；第二导电结构，所述第一走线通过所述第二导电结构与所述第一反熔丝栅极电连接，
所述第一走线通过所述第二导电结构与所述第二反熔丝栅极电连接。8.一种反熔丝阵列存储结构，其特征在于，包括：多个如权利要求1至7任一项所述的反熔丝存储结构，所述反熔丝存储结构沿第一方向和第二方向阵列排布，沿所述第一方向上，相邻的两个所述反熔丝存储结构中，一个所述反熔丝存储结构的第一反熔丝结构与相邻的另一个所述反熔丝存储结构的第二反熔丝结构具有共用的反熔丝栅极。9.根据权利要求8所述的反熔丝阵列存储结构，其特征在于，沿所述第二方向上，相邻的两个所述反熔丝存储结构中，一个所述反熔丝存储结构的第一选择晶体管与另一个所述反熔丝存储结构的第一选择晶体管具有共用的第一选择栅极，一个所述反熔丝存储结构的第二选择晶体管与另一个所述反熔丝存储结构的第二选择晶体管具有共用的第二选择栅极。10.根据权利要求8所述的反熔丝阵列存储结构，其特征在于，所述反熔丝阵列存储结构包括沿所述第二方向延伸的多条第一走线，所述第一走线与相应的所述反熔丝栅极电连接；沿所述第二方向上，相邻的两个所述反熔丝存储结构中，一个所述反熔丝存储结构的一个所述反熔丝栅极与另一个所述反熔丝存储结构的一个所述反熔丝栅极具有共用的第一走线。11.一种存储器，其特征在于，包括如权利要求1至7任一项所述的反熔丝存储结构，或者包括如权利要求8至10任一项所述的反熔丝阵列存储结构。

技术总结
本公开实施例提供一种反熔丝存储结构、反熔丝阵列存储结构以及存储器。反熔丝存储结构包括：有源区，有源区包括沿第一方向上依次排布的第一部分、第二部分、第三部分、第四部分和第五部分；多个第一反熔丝结构，每个第一反熔丝结构包括与第一部分交叠的第一反熔丝栅极；多个第二反熔丝结构，每个第二反熔丝结构包括与第五部分交叠的第二反熔丝栅极；第一选择晶体管以及第二选择晶体管，第一选择晶体管包括与第二部分交叠的第一选择栅极，第二选择晶体管包括与第四部分交叠的第二选择栅极，第一选择栅极和第二选择栅极沿第一方向间隔排布；与第三部分电连接的位线结构。本公开实施例至少有利于提升反熔丝存储结构的性能。有利于提升反熔丝存储结构的性能。有利于提升反熔丝存储结构的性能。


技术研发人员：侯闯明
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2023.05.26
技术公布日：2023/8/1