一种耐压终端结构、钝化方法及功率半导体器件

1.本技术涉及半导体技术领域，尤其涉及一种耐压终端结构、钝化方法及功率半导体器件。


背景技术：

2.功率半导体芯片内部有近似平面结的pn结，pn结是功率半导体芯片中主要承受耐压的结构，因此，对其耐压能力具有较高要求。然而对于整晶圆芯片来说，如果pn结延伸到芯片边缘，容易由于存在缺陷、悬挂键等导致表面漏电、耐压失效；对于分立芯片来说，由于平面工艺制作出来的掺杂窗口边缘曲率大，导致掺杂窗口边缘容易发生电场集中，芯片整体耐压水平下降，因此需要特别设计芯片边缘结构，这类结构也被称为结终端。结终端技术主要包括边缘斜角(bevel edge terminations)、场限环(field limiting ring，flr)、场板(field plate，fp)、结终端扩展(junction terminal extension，jte)、横向变掺杂(variable lateral doping，vld)等。
3.现有的边缘斜角技术使用机械研磨工艺，容易损伤芯片表面；且需要严格控制磨角精度，否则会导致电场分布与预期不同，进而导致耐压水平下降，对工艺要求高；终端占用芯片的面积具有进一步优化的空间。
4.现有的vld结构终端中，边缘钝化层大多采用氧化硅、氮化硅的复合层，例如专利cn112271210a和专利cn114141858a中钝化层均为氧化硅和氮化硅，氧化硅能够贮存载流子导致电荷积累，存在的固定正电荷容易导致耐压下降，且氮化硅薄膜物理性质脆，存在较大应力，当薄膜较厚时容易破裂。


技术实现要素：

5.针对现有技术中的问题，本技术提供一种耐压终端结构及钝化方法，能够至少部分地解决现有技术中存在的问题。
6.第一方面，本技术提供一种耐压终端结构，应用于功率半导体器件，包括：薄二氧化硅层，设置在所述功率半导体器件的表面，并覆盖所述功率半导体器件的预设保护区；掺氧半绝缘多晶硅层，设置在所述薄二氧化硅层上，所述掺氧半绝缘多晶硅层的宽度小于或等于所述薄二氧化硅层的宽度；氮化硅层，完全覆盖所述掺氧半绝缘多晶硅层和所述薄二氧化硅层；聚酰亚胺层，完全覆盖所述氮化硅层。
7.其中，所述薄二氧化硅层的厚度小于100nm。
8.其中，所述掺氧半绝缘多晶硅层靠近所述氮化硅层部分的含氧量高于靠近所述薄二氧化硅层部分的含氧量。
9.其中，所述掺氧半绝缘多晶硅层的厚度为100-500nm。
10.其中，还包括：
水汽隔绝结构，间隔设置在所述掺氧半绝缘多晶硅层的两侧，被所述氮化硅层完全覆盖。
11.其中，所述氮化硅层的厚度为100-500nm。
12.其中，所述聚酰亚胺层的厚度不小于10μm。
13.第二方面，本技术提供一种钝化方法，用于形成耐压终端结构，包括：在功率半导体器件的表面形成一薄二氧化硅层，使所述薄二氧化硅层覆盖所述功率半导体器件的预设保护区；在所述薄二氧化硅层上形成掺氧半绝缘多晶硅层，使所述掺氧半绝缘多晶硅层的宽度小于或等于所述薄二氧化硅层的宽度；形成一氮化硅层，使所述氮化硅层完全覆盖所述薄二氧化硅层和所述半绝缘多晶硅层；形成一聚酰亚胺层，使所述聚酰亚胺层完全覆盖所述氮化硅层。
14.其中，所述在功率半导体器件的表面形成薄二氧化硅层，包括：采用干氧氧化法形成薄二氧化硅层，使所述薄二氧化硅层的厚度不超过100nm。
15.其中，所述在所述薄二氧化硅层上形成掺氧半绝缘多晶硅层，包括：使用预设配比的硅烷和笑气，在所述薄二氧化硅层上形成掺氧半绝缘多晶硅层，使所述掺氧半绝缘多晶硅层靠近所述氮化硅层部分的含氧量高于靠近所述薄二氧化硅层部分的含氧量；所述预设配比在2：1至6：1之间；对掺氧半绝缘多晶硅层进行退火操作。
16.其中，所述形成一氮化硅层之前，还包括：对所述薄二氧化硅层和所述掺氧半绝缘多晶硅层位于所述预设保护区外的部分间隔进行光刻处理，得到水汽隔绝结构。
17.其中，所述形成一氮化硅层与所述退火操作之间的时间间隔小于预设时间间隔。
18.其中，所述形成一聚酰亚胺层包括：在所述氮化硅层上覆盖聚酰亚胺胶，并进行光刻和高温固化处理，得到聚酰亚胺层；所述聚酰亚胺层的厚度不小于10μm。
19.第三方面，本技术提供一种功率半导体器件，包括上述任一实施例所述的耐压终端结构。
20.其中，所述功率半导体器件包括一横向变掺杂结构。
21.本技术提供的耐压终端结构、钝化方法及功率半导体器件，通过覆盖功率半导体器件预设保护区的薄二氧化硅层；设置在薄二氧化硅层上的掺氧半绝缘多晶硅层；完全覆盖掺氧半绝缘多晶硅层和薄二氧化硅层的氮化硅层和完全覆盖氮化硅层的聚酰亚胺层，能够减小表面漏电流，屏蔽外电场，平滑预设保护区表面电势，防止金属离子和水汽入侵，提高了功率半导体器件的耐压能力，具有较高的击穿电压和绝缘强度，此外，聚酰亚胺层的设置还能够保护氮化硅层，实现机械缓冲。
附图说明
22.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
23.图1是本技术一实施例提供的使用边缘斜角结构的半导体芯片的示意图；图2a至图2h是根据本技术一实施例使用本技术提供的钝化方法形成图2h所示的耐压终端结构在各个不同阶段的剖面示意图；图3a至图3f是本技术一实施例形成该横向变掺杂结构在各个不同阶段的剖面示意图；图4是图2a至图2h所示芯片的俯视图；图5是本技术一实施例提供的功率半导体器件的结构示意图。
24.符号说明110 平面结构区120 边缘磨角区210 有源区220 终端区230 预设保护区201 薄二氧化硅层202 掺氧半绝缘多晶硅（sipos）层203、206、302 光刻胶204 水汽隔绝结构205 氮化硅层207 聚酰亚胺层301 二氧化硅掩膜层510 平面结构区520 斜角结构区530 耐压终端结构
具体实施方式
25.为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互任意组合。
26.本技术提供一种耐压终端结构、钝化方法及功率半导体器件。现有技术中，功率半导体器件的结终端技术主要包括边缘斜角(bevel edge terminations)、场限环(field limiting ring，flr)、场板(field plate，fp)、结终端扩展(junction terminal extension，jte)、横向变掺杂(variable lateral doping，vld)等。使用边缘斜角的半导体芯片的示意图如图1所示，该芯片由下至上包括p+发射极、n缓冲区、n-基区、p基区、p+基区和n+发射极，可将该芯片划分为平面结构区110和边缘磨角区120，使用边缘斜角技术时，需要使用机械研磨工艺，容易损伤芯片表面，且需要严格控制磨角精度。可以使用vld结构代替边缘斜角技术，保护芯片表面的同时，使终端结构占用芯片面积更小，但现有的vld结构
的边缘钝化层大多采用氧化硅、氮化硅的复合层，氧化硅能够贮存载流子导致电荷积累，存在的固定正电荷容易导致耐压下降，且氮化硅薄膜物理性质脆，存在较大应力，当薄膜较厚时容易破裂。本技术通过设置薄二氧化硅层、掺氧半绝缘多晶硅层（semi-insulating poly-silicon, sipos）、氮化硅层（si3n4）、聚酰亚胺层（pi）的复合钝化层，能够减小漏流，阻挡外来水汽、碱金属离子等杂质入侵，防止化学腐蚀，实现机械缓冲保护。
27.本技术提供的耐压终端结构及钝化方法，除了用于保护功率半导体器件的vld结构外，也可以用于保护功率半导体器件其他需要保护的预设保护区，预设保护区的范围可以根据实际需要进行设置，本技术对功率半导体芯片的类型及是否使用vld结构不做限制。
28.图2a至图2h是根据本技术一些实施例，说明使用本技术提供的钝化方法形成图2h所示的耐压终端结构在各个不同阶段的剖面示意图。
29.请参考图2a，提供一功率半导体器件，该功率半导体器件包括p+发射极、n缓冲区、n-基区、p基区、p+基区和n+掺杂区，但本技术并不以此为限。可以将该功率半导体划分为有源区210和终端区220，通过干氧氧化法在功率半导体器件的表面形成一薄二氧化硅层201，控制形成薄二氧化硅层的时间，使该薄二氧化硅层201的厚度不超过100nm。
30.在图2a所示的实施例中，功率半导体器件包括一横向变掺杂（vld）结构的芯片，形成该横向变掺杂（vld）结构时，在各个不同阶段的剖面示意图如图3a至图3f所示。
31.如图3a所示，首先在形成了有源掺杂区的芯片上生长一层二氧化硅掩膜层301，接着，请参照图3b，在二氧化硅掩膜层301上覆盖一层光刻胶302。如图3c所示，按照预设图案进行光刻显影，显影后光刻胶302的开口的宽度从靠近有源区的一端至远离有源区的一端逐渐减小。使用boe溶液腐蚀二氧化硅掩膜层301，形成离子扩散窗口，如图3d所示，并进行去胶，得到如图3e所示的结构。基于离子扩散窗口进行硼元素离子注入，进行炉管高温推结，获得预期vld掺杂结构如图3f所示。使用boe溶液清洗芯片表面，去除二氧化硅掩膜层301，得到图2a中用于生成薄二氧化硅层的芯片，该芯片的预设保护区包括芯片表面的vld区域和n+掺杂区。
32.虽然图2a中的功率半导体器件为一包含横向变掺杂（vld）结构的分立式芯片，但本技术并不以此为限。
33.在形成薄二氧化硅层201后，如图2b所示，采用低压化学气相沉积法（lpcvd），在600-700℃下，使用预设配比的硅烷和笑气，在薄二氧化硅层201上形成掺氧半绝缘多晶硅（sipos）层202。
34.在一实施例中，硅烷和笑气的配比在2：1至6：1之间，可以通过调整硅烷和笑气的配比，使掺氧半绝缘多晶硅层202靠近氮化硅层205（见图2f-图2h）部分的含氧量高于靠近薄二氧化硅层201部分的含氧量。本技术对掺氧半绝缘多晶硅层实现含氧量变化的具体方式不做限制，例如，如图2c所示，可以将掺氧半绝缘多晶硅层202进一步划分为两层，其中，靠近氮化硅层205的一层202a比靠近薄二氧化硅层的一层202b具有更高的含氧量，可以根据需要调整半绝缘多晶硅层划分的层数。此外，也可以在形成掺氧半绝缘多晶硅层202时逐渐变化硅烷和笑气的配比实现掺氧半绝缘多晶硅层含氧量的变化。
35.在一实施例中，掺氧半绝缘多晶硅层202靠近薄二氧化硅层的表面，其含氧量为10%-25%；靠近氮化硅层的表面，其含氧量为25%-35%，掺氧半绝缘多晶硅层的厚度为100-500nm。
36.sipos材料利用其半绝缘特性吸收可移动离子，能够形成空间电荷区屏蔽外电场；同时利用其电阻特性平滑终端区表面电势，有利于减小峰值场强，从而减小击穿可能性。控制sipos含氧量的纵向变化，靠近薄二氧化硅层处使用低含氧量，起到吸收底部氧化层载流子的作用，靠近氮化硅层处用高含氧量，起到提供绝缘强度的作用。
37.由于sipos为半绝缘材料，存在电流通路，可能导致漏电流过大，在sipos材料之下增加设置薄sio2材料（即与功率半导体器件表面直接接触），能够在高耐压下减小表面漏电流，同时，通过严格限制薄sio2层的厚度不超过100nm，能够进一步减小电流通路的截面积。
38.在一实施例中，可以对形成的掺氧半绝缘多晶硅层执行一退火操作。退火温度为600-700℃，时间为1-4小时。
39.退火操作能够降低掺氧半绝缘多晶硅层剥离的风险，有利于提升耐压曲线的“硬转折”特性，即在一定电压范围内，使芯片表面漏电流增长较为缓慢，漏电流较小，当电压超过限度时，漏电流才会发生明显增长。
40.之后，去除薄二氧化硅层201和掺氧半绝缘多晶硅层202的多余部分，去除过程如图2d-图2e所示。在掺氧半绝缘多晶硅层202上生长一层光刻胶203，光刻显影，使剩余光刻胶203的位置位于芯片的预设保护区之上，且光刻胶203的宽度大于芯片表面预设保护区的宽度。使用腐蚀液对掺氧半绝缘多晶硅层202和薄二氧化硅层201进行腐蚀。在本实施例中，芯片的预设保护区包括vld区域和n+掺杂区。
41.在一实施例中，在光刻显影时，除位于芯片的预设保护区之上的部分外，还可以每间隔一间距保留一部分的光刻胶203，使用腐蚀液对掺氧半绝缘多晶硅层202和薄二氧化硅层201进行腐蚀后，得到位于掺氧半绝缘多晶硅层和薄二氧化硅层两侧的水汽隔绝结构204。
42.图4是图2a至图2h所示芯片的俯视图，如图4所示，水汽隔绝结构204在芯片中围绕有源区210，并设置在预设保护区230的两侧，此时，水汽入侵路径如图中箭头所示，可以根据实际情况调整掺氧半绝缘多晶硅层202和薄二氧化硅层201两侧水汽隔绝结构204的数量，本技术对水汽隔绝结构204的具体数量不做限制。
43.由于掺氧半绝缘多晶硅层和薄二氧化硅层通过沉积形成，且经过了退火操作，因此，水汽隔绝结构与芯片表面的结合较为紧密，通过设置水汽隔绝结构，能够延长沿外层与芯片表面的缝隙进入的水汽入侵路径，对掺氧半绝缘多晶硅层进行保护，防止其吸水失效，增强器件的长期可靠性。
44.接着，完成对掺氧半绝缘多晶硅层202的加工之后，如图2f所示，采用等离子增强化学气相沉积法（pecvd）生长一层氮化硅层205。并在氮化硅层205上形成一层光刻胶206，光刻显影，去除多余部分，使剩余光刻胶206的覆盖范围大于掺氧半绝缘多晶硅层202和薄二氧化硅层201的范围。当存在水汽隔绝结构204时，剩余光刻胶206的覆盖范围还应大于最外侧水汽隔绝结构204所在的范围。在本实施例中，光刻胶206的覆盖范围还应在终端区220以内。
45.在一实施例中，生长氮化硅层205与掺氧半绝缘多晶硅层202加工完成间的时间间隔不超过6小时，以防止掺氧半绝缘多晶硅层202长时间接触空气、水汽，从而物理、化学性质发生变化甚至变性失效。
46.在一实施例中，生长氮化硅层205时的温度为300-400℃，氮化硅层205的厚度为
100-500nm。
47.如图2g所示，基于形成的光刻胶206对氮化硅层205进行干法刻蚀，并进行去胶处理，得到的氮化硅层205完全覆盖掺氧半绝缘多晶硅层202和薄二氧化硅层201。当存在水汽隔绝结构204时，氮化硅层205还应完全覆盖各水汽隔绝结构204。
48.如图2h所示，在氮化硅层205外覆盖聚酰亚胺胶，并进行高温固化处理，形成聚酰亚胺层207，该聚酰亚胺层207完全覆盖氮化硅层205，得到最终的耐压终端结构。
49.在一实施例中，固化温度为250-350℃，聚酰亚胺层厚度大于10mm。
50.通过设置氮化硅层，能够掩蔽如钠、钾等的金属离子侵入芯片表面，造成击穿电压不稳定。在氮化硅层之上（即最外层）设置聚酰亚胺层，能够阻挡外来水汽的侵入并提供绝缘强度，同时，由于氮化硅膜致密，物理性质较脆，聚酰亚胺层能够实现芯片表面的机械缓冲，从而保护下方结构。氮化硅层与聚酰亚胺层完全覆盖下层结构，能够保护掺氧半绝缘多晶硅层不被水汽侵入，以防止其含氧量变化，甚至完全变性，失去原有的物理、化学性质。
51.相应的，本技术还提供一种功率半导体器件，该功率半导体器件使用上述各实施例中形成的耐压终端结构。例如，图2h中所示的具有vld结构的分立式芯片，在该芯片中，预设保护区为芯片表面的vld结构和n+掺杂区。
52.在另一实施例中，功率半导体器件还可以为一整颗晶圆芯片，如图5所示，该芯片包括被电极覆盖的平面结构区510和无电极覆盖的斜角结构区520，可以将该芯片无电极覆盖的斜角结构区520设定为预设保护区，并在预设保护区上形成耐压终端结构530。
53.此外，功率半导体器件还可以根据实际需要设置截止环等结构，本技术对此不作限制。
54.在本说明书的描述中，参考术语“一个实施例”、“一个具体实施例”、“一些实施例”、“例如”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
55.以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种耐压终端结构，应用于功率半导体器件，其特征在于，包括：薄二氧化硅层，设置在所述功率半导体器件的表面，并覆盖所述功率半导体器件的预设保护区；掺氧半绝缘多晶硅层，设置在所述薄二氧化硅层上，所述掺氧半绝缘多晶硅层的宽度小于或等于所述薄二氧化硅层的宽度；氮化硅层，完全覆盖所述掺氧半绝缘多晶硅层和所述薄二氧化硅层；聚酰亚胺层，完全覆盖所述氮化硅层。2.根据权利要求1所述的耐压终端结构，其特征在于，所述薄二氧化硅层的厚度小于100nm。3.根据权利要求1所述的耐压终端结构，其特征在于，所述掺氧半绝缘多晶硅层靠近所述氮化硅层部分的含氧量高于靠近所述薄二氧化硅层部分的含氧量。4.根据权利要求1所述的耐压终端结构，其特征在于，所述掺氧半绝缘多晶硅层的厚度为100-500nm。5.根据权利要求1所述的耐压终端结构，其特征在于，还包括：水汽隔绝结构，间隔设置在所述掺氧半绝缘多晶硅层的两侧，被所述氮化硅层完全覆盖。6.根据权利要求1所述的耐压终端结构，其特征在于，所述氮化硅层的厚度为100-500nm。7.根据权利要求1所述的耐压终端结构，其特征在于，所述聚酰亚胺层的厚度不小于10μm。8.一种钝化方法，用于形成耐压终端结构，其特征在于，包括：在功率半导体器件的表面形成一薄二氧化硅层，使所述薄二氧化硅层覆盖所述功率半导体器件的预设保护区；在所述薄二氧化硅层上形成掺氧半绝缘多晶硅层，使所述掺氧半绝缘多晶硅层的宽度小于或等于所述薄二氧化硅层的宽度；形成一氮化硅层，使所述氮化硅层完全覆盖所述薄二氧化硅层和所述半绝缘多晶硅层；形成一聚酰亚胺层，使所述聚酰亚胺层完全覆盖所述氮化硅层。9.根据权利要求8所述的钝化方法，其特征在于，所述在功率半导体器件的表面形成薄二氧化硅层，包括：采用干氧氧化法形成薄二氧化硅层，使所述薄二氧化硅层的厚度不超过100nm。10.根据权利要求8所述的钝化方法，其特征在于，所述在所述薄二氧化硅层上形成掺氧半绝缘多晶硅层，包括：使用预设配比的硅烷和笑气，在所述薄二氧化硅层上形成掺氧半绝缘多晶硅层，使所述掺氧半绝缘多晶硅层靠近所述氮化硅层部分的含氧量高于靠近所述薄二氧化硅层部分的含氧量；所述预设配比在2：1至6：1之间；对掺氧半绝缘多晶硅层进行退火操作。11.根据权利要求8所述的钝化方法，其特征在于，所述形成一氮化硅层之前，还包括：对所述薄二氧化硅层和所述掺氧半绝缘多晶硅层位于所述预设保护区外的部分，间隔
进行光刻处理，得到水汽隔绝结构。12.根据权利要求10所述的钝化方法，其特征在于，所述形成一氮化硅层与所述退火操作之间的时间间隔小于预设时间间隔。13.根据权利要求8所述的钝化方法，其特征在于，所述形成一聚酰亚胺层包括：在所述氮化硅层上覆盖聚酰亚胺胶，并进行光刻和高温固化处理，得到聚酰亚胺层；所述聚酰亚胺层的厚度不小于10μm。14.一种功率半导体器件，其特征在于，包括权利要求1-7任意一项所述的耐压终端结构。15.根据权利要求14所述的功率半导体器件，其特征在于，所述功率半导体器件包括一横向变掺杂结构。

技术总结
本申请提供了一种耐压终端结构、钝化方法及功率半导体器件，该耐压终端结构包括：薄二氧化硅层，设置在功率半导体器件的表面，并覆盖功率半导体器件的预设保护区；掺氧半绝缘多晶硅层，设置在薄二氧化硅层上，掺氧半绝缘多晶硅层的宽度小于或等于薄二氧化硅层的宽度；氮化硅层，完全覆盖掺氧半绝缘多晶硅层和薄二氧化硅层；聚酰亚胺层，完全覆盖氮化硅层。所述钝化方法用于形成所述耐压终端结构。本申请提供的耐压终端结构、钝化方法及功率半导体器件，能够减小漏流，阻挡外来水汽、碱金属离子等杂质入侵，防止化学腐蚀，实现机械缓冲保护，提高半导体器件的耐压能力。高半导体器件的耐压能力。高半导体器件的耐压能力。


技术研发人员：吴锦鹏 曾嵘 刘佳鹏 沈箫童 余占清 陈政宇 赵彪 黄琦欢
受保护的技术使用者：清华大学
技术研发日：2023.06.27
技术公布日：2023/8/1