电荷捕捉式非易失性存储器的存储单元的制作方法

voltage，v
ee
)，掺杂区101接收接地电压(0v)，掺杂区105接收接地电压(0v)，p型阱区100接收接地电压(0v)。因此，fn隧穿效应(fowler-nordheim tunneling effect)发生，存储于捕捉层124的电荷(例如，电子)即穿透隧穿层122至p型阱区100，使得存储单元由第二存储状态变成第一存储状态。其中，抹除电压v
ee
小于接地电压0v。举例来说，抹除电压v
ee
的大小(magnitude)为20v，亦即抹除电压v
ee
为-20v。
9.请参照图3，其所绘示为现有存储晶体管的栅极结构能带图(energy band diagram)。当费米能阶(fermi-level，ef)对齐(aligned)后，由于存储晶体管为n型晶体管，n型栅极层(n-gate)128的功函数(work function)φg约为4.1ev，p型阱区(p-well)100的功函数φ
well
约为4.6ev。因此，在能带图中，隧穿层122会有较高的位障(barrier)。在进行抹除动作时，需要提供大小(magnitude)较大的抹除电压v
ee
，使得隧穿层122的位障(barrier)改变(如虚线所示)，让电子穿透隧穿层122完成抹除动作。


技术实现要素：

10.本发明为一种电荷捕捉式非易失性存储器的存储单元，该存储单元形成于一半导体基板的一阱区上。该存储单元具有一存储晶体管，且该存储晶体管的一栅极结构包括：一第一隧穿层，接触于该阱区的一表面；一第二隧穿层，覆盖于该第一隧穿层；一捕捉层，覆盖于该第二隧穿层；一阻挡层，覆盖于该捕捉层；以及，一栅极层，覆盖于该阻挡层；其中，该第二隧穿层包括一第一区域与一第二区域，该第一区域靠近该第一隧穿层，该第二区域靠近该捕捉层，该第一区域的一第一氮浓度低于该第二区域的一第二氮浓度。
11.为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附的附图，作详细说明如下：
附图说明
12.图1为现有电荷捕捉式非易失性存储器的存储单元剖面图；
13.图2a与图2b为现有存储单元进行编程动作与抹除动作的偏压示意图；
14.图3为现有存储晶体管的栅极结构能带图；
15.图4a与图4b为本发明第一实施例的电荷捕捉式非易失性存储器的存储单元剖面图以及存储晶体管的栅极结构能带图；
16.图5a与图5b为本发明第二实施例存储单元的栅极结构剖面图以及栅极结构能带图；
17.图6a与图6b为本发明第三实施例存储单元的栅极结构剖面图以及栅极结构能带图；以及
18.图7a与图7b为本发明第四实施例存储单元的栅极结构剖面图以及栅极结构能带图。
19.符号说明
20.100:p型阱区
21.101,103,105,201,203,205:掺杂区
22.110,120,210,220:栅极结构
23.112,222:栅极介电层
24.114,128,214,228,529,539:栅极层
25.122,222:隧穿层
26.124,224,525,535:捕捉层
27.126,226,527,537:阻挡层
28.132,134,232,234:间隙壁
29.200:n型阱区
30.521,531:第一隧穿层
31.523,524,533:第二隧穿层
32.523a,524a:第一区域
33.523b,524b:第二区域
34.524c:第三区域
35.524d:第四区域
36.524e:第五区域
具体实施方式
37.本发明提出一种电荷捕捉式(charge-trapping)非易失性存储器的存储单元。在存储单元中，在存储晶体管中设计新颖的栅极结构。在抹除动作时，提供较低的抹除电压，使得电子穿透隧穿层完成抹除动作。
38.请参照图4a与图4b，其所绘示为本发明第一实施例的电荷捕捉式非易失性存储器的存储单元剖面图以及存储晶体管的栅极结构能带图。
39.在半导体基板(substrate)的n型阱区(n-well，nw)200中形成三个掺杂区201、203、205。三个掺杂区201、203、205为p型掺杂区。在掺杂区201、203之间的n型阱区200的表面上形成一栅极结构210，在掺杂区203、205之间的n型阱区200的表面上形成另一栅极结构220。之后，在栅极结构210、220的侧边形成间隙壁(spacer)232、234，且间隙壁232、234分别围绕于栅极结构210、220。
40.再者，栅极结构210包括一栅极介电层212与一栅极层214。其中，栅极介电层212接触于n型阱区200表面。栅极层214形成于栅极介电层212上方，用来覆盖于栅极介电层212。举例来说，栅极氧化层212的材料为二氧化硅(sio2)，栅极层214的材料为多晶硅。
41.栅极结构220包括一隧穿层222、一捕捉层224、一阻挡层226与一栅极层228。其中，隧穿层222接触于n型阱区200表面。捕捉层224形成于隧穿层222上方，用来覆盖于隧穿层222。阻挡层226形成于捕捉层224上方，用来覆盖于捕捉层224。栅极层228形成于阻挡层226上方，用来覆盖于阻挡层226。举例来说，隧穿层222与阻挡层226的材料为二氧化硅，捕捉层224的材料为氮化硅(sin)，栅极层228的材料为多晶硅。再者，隧穿层222的厚度约为30埃(angstrom，)至40埃，捕捉层224的厚度约为45埃，阻挡层226的厚度约为45埃至50埃。
42.如图4a所示，n型阱区200、掺杂区201、掺杂区203、栅极结构210与间隙壁232形成一开关晶体管msw。n型阱区200、掺杂区203、掺杂区205、栅极结构220与间隙壁234形成一存储晶体管ms。也就是说，存储单元包括一开关晶体管msw与一存储晶体管ms，且开关晶体管msw与存储晶体管ms为p型晶体管。举例来说，当存储晶体管ms的捕捉层224中没有存储电荷时，存储单元为第一存储状态。
43.提供适当的偏压至存储单元即可以对存储单元进行编程动作以及抹除动作。
44.在编程动作时，控制电荷(例如，电子)由存储晶体管ms的沟道区域穿透隧穿层222并被捕捉在捕捉层224，使得存储单元由第一存储状态变成第二存储状态。
45.在抹除动作时，存储晶体管ms的栅极层228接收一抹除电压v
ee
，n型阱区200接收接地电压(0v)。亦即，存储晶体管ms的栅极层228与n型阱区200之间的电压差(voltage difference)等于抹除电压v
ee
。因此，存储于捕捉层224的电荷(例如，电子)穿透隧穿层222至n型阱区200，使得存储单元由第二存储状态变成第一存储状态。
46.如图4b所示，当费米能阶ef对齐后，由于存储晶体管为p型晶体管，p型栅极层(p-gate)228的功函数(work function)φg约为5.1ev，n型阱区(n-well)200的功函数φ
well
约为4.4ev。因此，在能带图中，隧穿层222会有较低的位障(barrier)。在进行抹除动作时，即可提供大小(magnitude)较小的抹除电压v
ee
，即可使得隧穿层222的位障(barrier)改变(如虚线所示)，使得电子更容易穿透隧穿层222完成抹除动作。举例来说，抹除电压v
ee
的大小(magnitude)为12v，亦即抹除电压v
ee
为-12v。
47.基本上，抹除电压v
ee
代表存储晶体管ms的栅极层228与n型阱区200之间的电压差(voltage difference)。举例来说，提供-6v至存储晶体管ms的栅极层228，并提供+6v至n型阱区200。因此，存储晶体管ms的栅极层228与n型阱区200之间的电压差等于抹除电压v
ee
，即可成功地完成抹除动作。
48.根据本发明的第一实施例，提供较高功函数的材料作为存储晶体管的栅极层228，提供较低功函数的材料作为存储晶体管的阱区200。亦即，栅极层228的功函数φg大于阱区的功函数φ
well
(φg》φ
well
)。举例来说，p型多晶硅作为栅极层228的材料，其功函数为5.1ev；n型硅作为阱区的材料，其功函数为4.4ev。也就是说，将栅极层228的功函数提高，以便于在抹除动作时提升fn隧穿效应。
49.当然，本发明只要栅极层的功函数φg大于阱区的功函数φ
well
即可，并不限定于栅极层以及阱区的材料。举例来说，在其他实施例中，以p型多晶硅作为栅极层，并搭配p型阱区pw。或者，以较高功函数的金属作为栅极层，并搭配p型阱区pw或n型阱区nw。
50.除了改变存储晶体管的栅极层以及阱区的材料之外，更可以改变栅极结构中的材料。以下的说明中仅绘示存储单元中存储晶体管的栅极结构，其余构造不再赘述。
51.请参照图5a与图5b，其所绘示为本发明第二实施例存储单元的栅极结构剖面图以及栅极结构能带图。
52.如图5a所示，存储晶体管ms的栅极结构520包括：一第一隧穿层521、一第二隧穿层523、一捕捉层525、一阻挡层527与一栅极层529。其中，第一隧穿层521接触于阱区表面。第二隧穿层523形成于第一隧穿层521上方，用来覆盖于第一隧穿层521。捕捉层525形成于第二隧穿层523上方，用来覆盖于第二隧穿层523。阻挡层527形成于捕捉层525上方，用来覆盖于捕捉层525。栅极层529形成于阻挡层527上方，用来覆盖于阻挡层527。举例来说，第一隧穿层521与阻挡层527的材料为二氧化硅(sio2)，第二隧穿层523的材料为氮氧化硅(sion)，捕捉层525的材料为氮化硅(sin)，栅极层529的材料为多晶硅。再者，第一隧穿层521的厚度约为20埃(angstrom，)至30埃，第二隧穿层523的厚度约为10埃至20埃，捕捉层525的厚度约为45埃，阻挡层527的厚度约为45埃至50埃。
53.在较佳的实施例，第一隧穿层521与第二隧穿层523的总厚度要大于30埃。另外，阻
挡层527的厚度大于捕捉层525的厚度，捕捉层525的厚度大于第一隧穿层521的厚度，第一隧穿层521的厚度大于第二隧穿层523的厚度。
54.以下将详细介绍第二实施例存储单元中，存储晶体管的栅极结构的形成流程。
55.首先，在阱区表面上形成二氧化硅(sio2)的第一隧穿层521。接着进行去耦合等离子体氮化制作工艺(decoupled plasma nitridation，dpn)，并在第一隧穿层521上方形成氮氧化硅(sion)的第二隧穿层523覆盖于第一隧穿层521上。之后，再依序形成氮化硅(sin)的捕捉层525、二氧化硅(sio2)的阻挡层527以及多晶硅(polysilicon)的栅极层529。
56.在进行dpn制作工艺时，改变氮氧化硅(sion)中氧原子的掺杂浓度，使得氮氧化硅(sion)层形成的过程中氮浓度(nitrogen concentration)会逐渐增加。也就是说，第二隧穿层523中有渐变的氮分布(gradient distribution of nitrogen)。举例来说，在第二隧穿层523中，接触于第一隧穿层521的界面区域，其氮浓度为零或者较低。由于第二隧穿层523中氮的浓度逐渐增加。因此，在第二隧穿层523中，接触于上方捕捉层525的界面区域，其氮浓度为较高。
57.也就是说，第二隧穿层523至少包括第一区域523a与第二区域523b。第一区域523a接近于第一隧穿层521，第二隧穿层523的第二区域523b接近于捕捉层525。第二隧穿层523中第一区域523a的第一浓度低于第二隧穿层523中第二区域523b的第二氮浓度。
58.再者，氮化硅(sin)材料的捕捉层525，其介电常数(dielectric constant，简称k值)约为8。氮氧化硅(sion)材料的第二隧穿层523，其k值约7.5～8。第一隧穿层521，其k值约3.9。基本上，k值小于4.0可视为低k材质(low-k material)，k值大于6.0可视为高k材质(high-k material)。也就是说，在进行抹除动作时，由于二氧化硅(sio2)材料的第一隧穿层521的k值最小，所以在第一隧穿层521内部产生最大的电场(electric field)。如图5b所示，在进行抹除动作时，第一隧穿层521的能带大幅度倾斜，使得电子更容易穿透二个隧穿层521、523进而完成抹除动作。
59.当然，本发明还可以选择阻挡层527的材料，用以提高抹除动作时fn隧穿的效率。根据本发明的实施例，阻挡层527为高k材质(high-k material)的阻挡层，且阻挡层527的k值大于两倍第一隧穿层521的k值。由于阻挡层527为高k值，在抹除动作时将造成第一隧穿层521内的电场强度更大，更利于fn隧穿效应。在第二实施例中，二氧化硅(sio2)的第一隧穿层521的k值为3.9。所以可以选择k值大于7.8的材质作为阻挡层527。例如，高k值的氧化铝(al2o3)、氮氧化铪硅(hfsion)、二氧化铪(hfo2)、硅酸铪(hfsio4)、二氧化锆(zro2)或者这些材料的组合作为阻挡层527。
60.另外，除了氮化硅(sin)材料的捕捉层525之外，也可以选择其他高k值材料来作为捕捉层525。举例来说，二氧化铪(hfo2)、二氧化锆(zro2)、二氧化钛(tio2)、硅酸铪(hfsio4)、氧化镧(la2o3)、氧化镧铝(laalo3)、氧化钇(y2o3)。
61.请参照图6a与图6b，其所绘示为本发明第三实施例存储单元的栅极结构剖面图以及栅极结构能带图。
62.如图6a所示，存储晶体管ms的栅极结构528包括：一第一隧穿层521、一第二隧穿层524、一捕捉层525、一阻挡层527与一栅极层529。相较于第二实施例的栅极结构520，在第三实施例栅极结构528的第二隧穿层524中有不同的氮分布。
63.类似地，在形成第二隧穿层524的过程，会改变氧原子的掺杂浓度。根据本发明的
barrier)约为1.1ev。在第四实施例中，捕捉层535与第二隧穿层533之间的电子位障约为1.4ev。也就是说，由于捕捉层535与第二隧穿层533之间的电子位障较高，可以减缓电子的热逃脱(mitigate the thermal emission)，增加数据保存(data retention)能力。
72.再者，上述的四个实施例的技术特征也可以互相结合并形成存储单元。亦即，在其他实施例中，存储单元可具备上述四个实施例中结合的技术特征。举例来说，将第一实施例与第二实施例的技术特征结合，因此在存储单元的栅极结构中，栅极层的功函数大于阱区的功函数，且第二隧穿层具有渐变的氮分布。当然，本发明也可以结合将第一实施例与第四实施例的技术特征，并形成存储单元，此处不再赘述。
73.由以上的说明可知，本发明提出一种电荷捕捉式非易失性存储器的存储单元。存储单元包括一开关晶体管与一存储晶体管。本发明更设计存储晶体管的栅极结构，用以提高存储单元于抹除动作时的抹除效率。
74.综上所述，虽然本发明已以优选实施例揭露如上，然而其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应当以所附的权利要求所界定的为准。

技术特征：
1.一种电荷捕捉式非易失性存储器的存储单元，该存储单元形成于半导体基板的阱区上，该存储单元具有存储晶体管，且该存储晶体管的栅极结构包括：第一隧穿层，接触于该阱区的表面；第二隧穿层，覆盖于该第一隧穿层；捕捉层，覆盖于该第二隧穿层；阻挡层，覆盖于该捕捉层；以及栅极层，覆盖于该阻挡层；其中，该第二隧穿层包括第一区域与第二区域，该第一区域靠近该第一隧穿层，该第二区域靠近该捕捉层，该第一区域的第一氮浓度低于该第二区域的第二氮浓度。2.如权利要求1所述的存储单元，其中该栅极层的功函数大于该阱区的功函数。3.如权利要求2所述的存储单元，其中该栅极层为多晶硅栅极层或者金属栅极层。4.如权利要求1所述的存储单元，其中该第一隧穿层具有第一介电常数，该阻挡层具有第二介电常数，且该第二介电常数大于两倍的该第一介电常数。5.如权利要求4所述的存储单元，其中该阻挡层由氧化铝、氮氧化铪硅、二氧化铪、硅酸铪、二氧化锆或上述至少两种以上的组合所组成。6.如权利要求1所述的存储单元，其中该捕捉层的折射率大于2.1。7.如权利要求1所述的存储单元，其中该捕捉层的材料为富含硅的氮化物。8.如权利要求1所述的存储单元，其中该捕捉层的材料为二氧化铪、二氧化锆、二氧化钛、硅酸铪、氧化镧、氧化镧铝或者氧化钇。9.如权利要求1所述的存储单元，其中该第一隧穿层与该第二隧穿层的总厚度大于30埃。10.如权利要求1所述的存储单元，其中该阻挡层的厚度大于该捕捉层的厚度，该捕捉层的厚度大于该第一隧穿层的厚度，该第一隧穿层的厚度大于该第二隧穿层的厚度。11.如权利要求1所述的存储单元，其中该第一隧穿层与该阻挡层的材料为二氧化硅。12.如权利要求1所述的存储单元，其中该第二隧穿层的材料为氮氧化硅。13.如权利要求1所述的存储单元，其中该存储晶体管包括：第一掺杂区与第二掺杂区，形成于该阱区的该表面下方；该栅极结构，位于该第一掺杂区与该第二掺杂区之间该阱区的该表面上方；以及间隙壁，位于该栅极结构的侧边，且围绕于该栅极结构。14.如权利要求1所述的存储单元，其中该第二隧穿层还包括：第三区域，位于该捕捉层与该第二隧穿层的该第二区域之间；以及，该第二区域的该第二氮浓度高于该第三区域的第三氮浓度。15.如权利要求14所述的存储单元，其中该第一区域与该第三区域的材料为二氧化硅。16.如权利要求14所述的存储单元，其中该第二隧穿层还包括：第四区域与第五区域，该第一区域覆盖该第一隧穿层，该第二区域覆盖该第一区域，该第四区域覆盖该第二区域，该第五区域覆盖该第四区域，该第三区域覆盖该第五区域，该捕捉层覆盖该第三区域，该第四区域的第四氮浓度高于该第五区域的第五氮浓度，该第五区域的该第五氮浓度高于该第三区域的该第三氮浓度。17.如权利要求16所述的存储单元，其中该第二区域与该第五区域的材料为氮氧化硅。
18.如权利要求16所述的存储单元，其中该第四区域的材料为氮化硅。

技术总结
本发明公开一种电荷捕捉式非易失性存储器的存储单元。此存储单元形成于半导体基板的阱区上。此存储单元具有一存储晶体管。存储晶体管的栅极结构包括：第一隧穿层、第二隧穿层、捕捉层、阻挡层与栅极层。第一隧穿层接触于阱区的表面。第二隧穿层覆盖于第一隧穿层。捕捉层覆盖于第二隧穿层。阻挡层覆盖于捕捉层。栅极层覆盖于阻挡层。第二隧穿层中有渐变的氮分布。第二隧穿层中靠近第一隧穿层的第一区域的第一氮浓度低于第二隧穿层中靠近捕捉层的第二区域的第二氮浓度。二区域的第二氮浓度。二区域的第二氮浓度。


技术研发人员：黎俊霄 赖宗沐 沈政彦 许家荣
受保护的技术使用者：力旺电子股份有限公司
技术研发日：2023.01.09
技术公布日：2023/7/31