使用带附接的半导体器件和方法与流程

1.本发明一般涉及半导体器件，并且更特别地，涉及使用带附接的半导体器件和方法。


背景技术：

2.半导体器件通常存在于在现代电子产品中。半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子设备、将太阳光转换成电、以及为电视显示器创建可视图像。半导体器件存在于通信、功率转换、网络、计算机、娱乐和消费产品的领域中。半导体器件还存在于军事应用、航空、汽车、工业控制器和办公设备中。
3.半导体封装变得越来越复杂以满足来自电子器件制造商和消费者的需求。对于使用相同的旧方法来形成更复杂的结构来说制造处理难度持续增加。各种器件被添加以改进翘曲特性，但是这也显著添加制造复杂性。因此，存在针对可以被用于复杂封装的简化的封装和制造方法的需要。
附图说明
4.图1a至图1c图示具有由锯道分离的多个半导体管芯的半导体晶片；图2a至图2i图示使用带附接形成层叠封装半导体器件；图3a和图3b图示具有球栅阵列的层叠封装顶部；图4a至图4c图示形成具有带附接的双侧封装；图5图示另一双侧实施例；图6图示屏蔽实施例；以及图7a和图7b图示将屏蔽半导体封装集成到电子器件中。
具体实施方式
5.在以下描述中参照各图以一个或多个实施例描述本发明，在图中同样的标号表示相同或相似的要素。虽然就用于实现本发明的目的的最佳方式来描述了本发明，但是本领域技术人员将领会旨在覆盖可以被包括在由所附权利要求限定的本发明的精神和范围内的替换、修改和等同物以及由以下公开和附图支持的它们的等同物。如在此使用的术语“半导体管芯”指代单数形式和复数形式的词语这两者，并且因此可以指代单个半导体器件和多个半导体器件这两者。
6.半导体器件一般是使用两种复杂的制造处理来制造的：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含电连接以形成功能电路的有源和无源电组件。有源电组件，诸如晶体管和二极管，具有控制电流流动的能力。无源电组件，诸如电容器、电感器和电阻器，在执行电路功能所需的电压和电流之间创建关系。
7.后端制造指代将完成的晶片切割或单体化成单独的半导体管芯，并且封装半导体
管芯以用于结构支承、电互连和环境隔离。为了单体化半导体管芯，晶片被沿着称为锯道或划线的晶片的非功能区划刻和断开。使用激光切割工具或锯条将晶片单体化。在单体化之后，将单独的半导体管芯安装到封装衬底，封装衬底包括用于与其它系统组件互连的引脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以利用导电层、凸块、柱形凸块、导电膏、接合布线或其它合适的互连结构来进行电连接。包封物或其它模制化合物被沉积在封装上以提供物理支承和电隔离。然后将完成的封装插入到电系统中，并且使半导体器件的功能可用于其它系统组件。
8.图1a示出具有基底衬底材料102的半导体晶片100，基底衬底材料102诸如为硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或其它体半导体材料。多个半导体管芯或组件104形成在晶片100上，由如上面描述的非有源、管芯间晶片区域或锯道106分离开。锯道106提供切割区域以将半导体晶片100单体化成单独的半导体管芯104。在一个实施例中，半导体晶片100具有100~450毫米(mm)的宽度或直径。
9.图1b示出半导体晶片100的一部分的横截面视图。每个半导体管芯104具有背侧或非有源表面108和有源表面110，其包含模拟或数字电路，模拟或数字电路被实现为根据管芯的电设计和功能形成在管芯内或管芯上方并且电互连的有源器件、无源器件、导电层和电介质层。例如，电路可以包括一个或多个晶体管、二极管和形成在有源表面110内的其它电路元件，以实现模拟电路或数字电路，诸如数字信号处理器(dsp)、asic、mems、存储器或其它信号处理电路。半导体管芯104还可以包含用于rf信号处理的集成无源器件(ipd)，诸如电感器、电容器和电阻器。半导体晶片100的背侧表面108可以经历可选的背侧研磨操作，利用机械研磨或蚀刻处理来移除基底材料102的一部分并且减小半导体晶片100和半导体管芯104的厚度。
10.使用pvd、cvd、电解镀制、无电镀制或其它合适的金属沉积处理在有源表面110上形成导电层112。导电层112包括一层或多层的铝(al)、铜(cu)、锡(sn)、镍(ni)、金(au)、银(ag)或其它合适的导电材料。导电层112作为电连接到有源表面110上的电路的接触焊盘进行操作。
11.导电层112可以被形成为距半导体管芯104的边缘第一距离并排地部署的接触焊盘，如图1b中示出那样。替换地，导电层112可以被形成为在多个行中偏移的接触焊盘，使得第一行接触焊盘被部署在距管芯的边缘第一距离，并且与第一行交替的第二行接触焊盘被部署在距管芯的边缘第二距离。导电层112表示形成在半导体管芯104上的最后导电层，其具有用于随后电互连到更大系统的接触焊盘。然而，可以存在形成在有源表面110上的实际半导体器件和用于信号路由的接触焊盘112之间的一个或多个中间导电和绝缘层。
12.使用蒸发、电解镀制、无电镀制、球滴或丝网印刷处理在导电层112上沉积导电凸块材料。凸块材料可以是al、sn、ni、au、ag、铅(pb)、铋(bi)、cu、焊料及其组合，具有可选的助焊剂溶液。例如，凸块材料可以是共晶sn/pb、高铅焊料或无铅焊料。使用合适的附接或接合处理将凸块材料接合到导电层112。可以通过将凸块材料加热到其熔点以上来使材料回流以形成导电球或凸块114。在一个实施例中，导电凸块114被形成在具有润湿层、阻挡层和粘合层的凸块下金属化(ubm)上。导电凸块114也可以被压缩接合或热压缩接合到导电层112。导电凸块114表示一种类型的互连结构，其可以被形成在导电层112上以用于电连接到衬底。互连结构还可以使用接合布线、导电膏、柱形凸块、微凸块、导电柱或其它电互连。
13.在图1c中，使用锯条或激光切割工具118通过锯道106将半导体晶片100单体化成单独的半导体管芯104。可以检查和电测试单独的半导体管芯104，以用于标识kgd 后单体化。
14.图2a至图2i示出使用带附接形成具有半导体管芯104的层叠封装(pop)器件。在图2a中，层叠封装底部(popb)150处于被形成在衬底152上的处理中。衬底152可以是从更大面板单体化的单元衬底或者保持为更大衬底面板的一部分。使用在此针对单个单元描述但是一同地执行的相同步骤来在单个衬底面板中或在具有单元衬底的公共载体上共同地形成数百或数千的封装。
15.衬底152包括与一个或多个导电层156交错的一个或多个绝缘层154。在一个实施例中，绝缘层154是芯绝缘板，其中导电层156被图案化在顶表面和底表面上，例如敷铜层压衬底。导电层156还包括通过绝缘层154电耦合的导电通孔。衬底152可以包括任何数量的彼此交错于其上的导电层和绝缘层。焊料掩模或钝化层可以被形成在衬底152的任一侧上。在其它实施例中，任何合适类型的衬底或引线框被用于衬底152。
16.期望实现popb 150的所意图的功能的任何组件被安装或部署在衬底152上并且被电连接到导电层156。衬底152具有两个主表面：顶表面157和底表面159。电组件可以以任何合适的配置安装到顶表面157和底表面159上。
17.在图2a中使用拾取和放置或其它合适的操作将半导体管芯104安装到衬底152的表面157。在半导体管芯104和衬底152之间沉积模制底部填料(muf)160。muf 160可以在安装之前沉积在衬底152或半导体管芯104上，或者在安装之后通过毛细作用注入到两者之间。附加的电组件162被安装到底表面159上。电组件162也可以与半导体管芯104一起安装到顶表面157上。诸如半导体管芯或分立的有源或无源组件的电组件的任何组合可以被以任何期望的组合安装到表面157和159上。凸块164以与凸块114形成在半导体管芯104上的类似方式形成在底表面159上。凸块164可以是任何合适类型的互连结构并且可以在制造的任何阶段形成。
18.在图2b中包封物170被沉积在衬底152和半导体管芯104上。包封物170可以是聚合物复合材料，诸如环氧树脂、环氧丙烯酸酯或添加或不添加填料的聚合物。包封物170是不导电的，并且在环境上保护半导体器件免受外部因素和污染物影响。包封物170还保护半导体管芯104免受由于暴露于光而劣化。
19.在图2c中，粘接带180部署在包封物170上。粘接带180包括作为衬底的带或膜材料，诸如聚酰亚胺(pi)或铝(al)，其中粘接剂被涂覆到带的顶表面和底表面上。聚酰亚胺作为不会使电接触短路的绝缘材料是方便的。铝具有优异的热导率，并且可以改进加热或冷却效率。铝可以保护塑料部件免受热影响，并且可以通过反射来自光源的光来增加光的亮度。铝保护包封物170的表面免受由热或火引起的损坏。由于铝减少振动，噪声可以被降低。铝具有大的柔性，并且可以被应用于弯曲区域。高的拉伸强度和高的抗撕裂性也是用于粘接带180的铝的有益品质。因为铝具有导电性，所以其可以作为层叠封装的层之间的电磁干扰(emi)屏蔽进行操作。在一个实施例中，粘接带180是使用高纯度铝形成的。在另一实施例中，粘接带180是管芯附接膜(daf)。
20.封面带或背衬带182被部署到粘接带180的一个表面上以防止带的顶粘接表面在处理期间被暴露。在图2c中，粘接带180被通过带180的底表面上的粘接剂粘附到包封物
170，并且带180被通过带180的顶表面上的粘接剂粘附到封面带182。在一个实施例中，使用硅酮作为粘接剂。
21.在图2d中，使用激光切割工具192通过封面带182、粘接带180和包封物170来沟槽切割通孔开口190。在一些实施例中，激光切割工具192是红外或紫外激光器。沟槽切割处理仅钻通通过粘接带180、封面带182和包封物170以暴露衬底152的接触焊盘。利用激光切割工具192的沟槽切割比传统的tsv技术更快，并且允许针对通孔开口190的更高的深宽比，即可以形成更高和更细的开口。沟槽切割允许在衬底152上使用更小的导电焊盘和更厚的包封物170。在一些实施例中，特别是当粘接带180导电时，带180和182的围绕通孔开口190的部分也被移除以在粘接带180和通孔开口190之间创建物理分离。
22.图2e示出通过将导电材料沉积到通孔开口190中而形成的导电通孔196。导电通孔196可以是通过沉积导电环氧树脂、导电粘接剂或焊料膏形成的。在其它实施例中，导电材料被溅射、喷涂或镀制在封面带182上并且进入通孔开口190中。导电材料可以是金、银、铜、铝、钢或另外的合适的导电材料。在一个实施例中，选择可以在低于100℃下固化的产品以便减少所要求的热量，由此减少翘曲。用于导电通孔196的合适的导电粘接剂的一个示例是henkel adhesive technologies的abp2032s。导电通孔196向下延伸到通孔开口190中，以物理地和电气地接触衬底152的导电层156。
23.在导电通孔196被形成并且被固化(如果需要的化)之后，移除封面带182以暴露粘接带180的顶粘接表面，如在图2f中示出那样。封面带182典型地将如图示那样被剥离，但是可以被化学地移除或使用任何其它合适的方式来移除。在其它实施例中，不使用封面带182，并且粘接带180的顶表面最初不是粘接性的。在该步骤期间将粘接材料沉积到带182上，而不是移除带180以暴露预先施加的粘接剂。
24.导电通孔196形成有与粘接带180共面或稍微凹陷的顶表面。在其它实施例中，导电通孔196形成有与包封物170近似共面或凹陷在其中的顶表面。导电通孔196可以被形成为延伸得高于带180的顶表面。
25.在图2g中，使用喷嘴199将焊料膏198印刷到导电通孔196上。在一些实施例中，模板控制焊料膏198的分布。在其它实施例中使用任何合适的焊料膏印刷或沉积方法。
26.在图2h和图2i中，层叠封装顶部(popt)200被部署在popb 150上并且安装到popb 150。popt 200具有与popb 150类似的结构，包括具有包封的半导体管芯204的衬底202。在其它实施例中，popt 200可以是具有任何期望的电组件的任何类型的半导体封装。将popt 200的衬底202向下按压到粘接带180上，其将popt 200机械地接合到popb 150。衬底202的底部具有用于互连的连接盘栅格阵列。衬底202的底部上的接触焊盘与在其处焊料膏198被印刷在导电通孔196上的位置对准。
27.popb 150和popt 200这两者可以保持为未单体化的单元面板，并且然后这两者在安装之后被一起单体化。在其它实施例中，在安装之前将popt200、popb 150或这两者单体化。popt 200和popb 150的每个可以分离地被看作是半导体封装。在将它们组合之后，组合也可以被看作半导体封装。pop210是由两个堆叠的半导体封装构成的半导体封装。
28.图2i示出完成的pop 210，其中popt 200被安装到popb 150并且被通过导电通孔196电连接。焊料膏198被回流(如果需要的话)以改进电连接的可靠性。在其它实施例中，导电通孔196由导电粘接剂或环氧树脂构成，当将popt 200被向下按压到带180上时，该导电
粘接剂或环氧树脂保持为未固化或部分固化。然后，在物理接触衬底152和衬底202这两者的同时固化导电通孔196，而不需要分离的焊料膏198。
29.由于使用粘接带180和导电通孔196，pop 210是使用简单处理形成的复杂封装类型。导电通孔196显著小于铜芯焊料球，在现有技术中铜芯焊料球相反将通常被嵌入在包封物170中。此外，在popt200和popb 150之间不像一些现有技术pop实现那样要求分离的中介层。利用沟槽切割形成通孔开口190允许比现有技术显著更精细的互连间距。整个处理更简单、更便宜，并且具有改进的翘曲特性。使用粘接带180堆叠popt 200和popb 150以将封装保持在一起。沟槽切割和填充被用于电连接popt 200和popb 150。
30.图3a和图3b示出使用具有球栅阵列的popt 220而不是具有连接盘栅格阵列的popt 200来形成pop 212。popt220具有形成在衬底202的底部上以用于电互连的导电凸块224。可以如上面描述那样形成凸块224以用于半导体管芯104上的凸块114。将popt 220向下按压到带180上，从而带粘附到衬底202。导电通孔196可以是凹陷的，以提供用于凸块224的附加空隙，因此允许带180物理地接触衬底202。也可以使用额外厚的带180来提供足够的高度以到达衬底202，具有与凸块224的附加偏移。在一些实施例中，在衬底202和带180之间保持间隙。通过将popt 220保持在位，在凸块被回流以机械地耦合到popb 150之前粘附到凸块224，带附接仍然是有帮助的。类似于上面印刷焊料膏198的方式，可以将助焊剂材料印刷到导电通孔196上，以有助于焊料回流处理。
31.图4a至图4c示出利用带附接形成双侧封装。在图4a中，底部封装230具有衬底231。粘接带232和封面带234被部署在衬底231上。底部封装230进一步具有在包封物238的开口中形成在衬底231上的焊料凸块236。
32.在图4b中，开口235被形成为通过封面带234和粘接带232，以暴露带下方衬底231的接触焊盘。通过如上面描述的沟槽切割来形成开口235。开口235被形成为仅通过粘接带232和封面带234。如在上面的实施例中那样不存在附加的包封物，因为粘接带232被直接部署在衬底231上。
33.在图4c中，通过如上面针对导电通孔196描述那样利用导电材料填充开口235来形成导电通孔239。通过在衬底243接触粘接带的情况下将顶部封装240安装到粘接带232上来完成双侧封装241。衬底243具有连接盘栅格阵列，但是也可以具有球栅阵列。顶部封装243包括半导体管芯104和模制在包封物244中的分立的有源或无源组件242。任何合适的电组件的组合可以被以任何期望的配置用作为底部封装230和顶部封装240的一部分。
34.双侧封装241具有顶部封装240和底部封装230，它们被部署成它们的相应的衬底定向为朝向彼此，这与其中两个衬底被定向在相同的方向上的先前的实施例不同。底部封装230和顶部封装240这两者可以保持为未单体化的单元面板，并且然后这两者在安装之后一起单体化。在其它实施例中，顶部封装230、底部封装240或这两者在安装之前被单体化。
35.图5示出双侧封装250，其相对于双侧封装241添加导电通孔或凸块252。在顶部封装240被安装到底部封装之前或之后，可以通过机械、化学或激光蚀刻或钻通通过底部封装230来形成用于导电凸块252的通孔开口。焊料或另外的导电材料沉积到通孔开口中以形成导电凸块252。导电凸块252从顶部封装240的衬底243延伸，一直延伸通过底部封装230，并且延伸超过底部封装的最底部表面。
36.图6示出具有在顶部封装240上形成的屏蔽层262的双侧封装260。使用任何合适的
金属沉积技术——例如化学气相沉积、物理气相沉积、其它溅射方法、喷涂或镀制——来形成屏蔽层262。溅射材料可以是铜、钢、铝、金、钛、它们的组合或任何其它合适的导电材料。在一些实施例中，屏蔽层262可以是通过在不同材料(例如不锈钢-铜-不锈钢或钛-铜)的多个层上进行溅射而制成的。屏蔽层262减少了封装260的组件和其它附近电子器件之间的电磁干扰(emi)。
37.屏蔽层262被形成在包封物244和衬底243的侧表面上。屏蔽层262可选地通过可以在衬底243的侧表面处暴露的衬底243的导电层连接到接地电压。在将顶部封装240安装在底部封装230上之前形成屏蔽层262，从而屏蔽层仅形成在顶部封装240上。在其它实施例中，屏蔽层262是在封装260完成之后形成的，从而屏蔽层向下延伸到底部封装230。上面的实施例中的任何实施例可以具有以类似方式形成的屏蔽层。
38.图7a和图7b图示将上面描述的半导体封装(例如pop 210)集成到更大的电子器件340中。图7a图示安装到作为电子器件340的一部分的印刷电路板(pcb)或其它衬底342上的pop 210的部分横截面。凸块164被回流到pcb 342的导电层344上，以将pop 210物理地附接并且电连接到pcb。在其它实施例中，使用热压缩或其它合适的附接和连接方法。在一些实施例中，在pop 210和pcb 342之间使用粘接剂或底部填料层。半导体管芯104和204通过衬底152和202电耦合到导电层344上。
39.图7b图示包括pcb 342的电子器件340，其中多个半导体封装被安装在pcb的表面上，包括pop 210。电子器件340可以具有一种类型的半导体封装，或者多种类型的半导体封装，这取决于应用。电子器件340可以是使用半导体封装来执行一个或多个电功能的独立系统。替换地，电子器件340可以是更大的系统的子组件。例如，电子器件340可以是平板计算机、蜂窝电话、数字相机、通信系统或其它电子器件的一部分。电子器件340还可以是图形卡、网络接口卡或插入到计算机中的另外的信号处理卡。半导体封装可以包括微处理器、存储器、asic、逻辑电路、模拟电路、rf电路、分立的有源或无源器件，或其它半导体管芯或电组件。
40.在图7b中，pcb 342提供用于安装在pcb上的半导体封装的结构支承和电互连的一般衬底。使用蒸发、电解镀制、无电镀制、丝网印刷或其它合适的金属沉积处理在pcb 342的表面上或层内形成导电信号迹线344。信号迹线344提供半导体封装、安装的组件和其它外部系统或组件之间的电通信。迹线344还根据需要向半导体封装提供电力和接地连接。
41.在一些实施例中，半导体器件具有两个封装层级。第一层级封装是用于将半导体管芯机械地和电气地附接到中间衬底的技术。第二层级封装涉及将中间衬底机械地和电气地附接到pcb 342。在其它实施例中，半导体器件可以仅具有第一层级封装，其中管芯被机械地和电气地直接安装到pcb342。
42.为了说明的目的，在pcb 342上示出若干种类型的第一层级封装，包括接合布线封装346和倒装芯片348。附加地，示出若干种类型的第二层级封装，包括球栅阵列(bga)350、凸块芯片载体(bcc)352、连接盘栅格阵列(lga)356、多芯片模块(mcm)358、四方扁平无引线封装(qfn)360、四方扁平封装362和嵌入式晶片级球栅阵列(ewlb)366，它们与pop 210一起安装在pcb 342上。导电迹线344将部署在pcb 342上的各种封装和组件电耦合到pop 210，将pop 210内的组件的用途给予pcb上的其它组件。
43.取决于系统要求，可以将配置有第一层级封装方式和第二层级封装方式的任何组
合的半导体封装的任何组合以及其它电子组件连接到pcb 342。在一些实施例中，电子器件340包括单个附接的半导体封装，而其它实施例要求多个互连的封装。通过在单个衬底上组合一个或多个半导体封装，制造商可以将预制组件合并到电子器件和系统中。因为半导体封装包括复杂的功能，所以可以使用不太昂贵的组件和流水线制造处理来制造电子器件。所得到的器件不太可能失效，并且制造起来不太昂贵，造成对于消费者而言更低的成本。
44.虽然已经详细地说明了本发明的一个或多个实施例，但是本领域技术人员将领会，在不脱离如在所附权利要求中阐述的本发明的范围的情况下，可以作出对那些实施例的修改和适配。

技术特征：
1.一种制造半导体器件的方法，包括：提供第一半导体封装，第一半导体封装包括衬底和沉积在衬底上的包封物；在包封物上部署粘接带；通过如下来形成导电通孔：通过粘接带和包封物进行沟槽切割以暴露衬底；以及将第二半导体封装与第一半导体封装相对地部署在粘接带上，其中第一半导体封装和第二半导体封装被通过粘接带接合在一起。2.根据权利要求1所述的方法，进一步包括将粘接带部署在包封物上，其中封面带附接到粘接带。3.根据权利要求1所述的方法，其中形成导电通孔包括将导电环氧树脂或粘接剂沉积到通过沟槽切割形成的开口中。4.根据权利要求1所述的方法，其中第一半导体封装和第二半导体封装中的每个物理地接触粘接带。5.根据权利要求1所述的方法，进一步包括在将第二半导体封装与第一半导体封装相对地部署在粘接带上之前在第二半导体封装上形成屏蔽层。6.根据权利要求1所述的方法，进一步包括在导电通孔上部署焊料膏。7.一种制造半导体器件的方法，包括：提供第一半导体封装；在第一半导体封装上部署粘接带；以及在第一半导体封装上方部署第二半导体封装，其中粘接带在第一半导体封装和第二半导体封装之间。8.根据权利要求7所述的方法，其中第一半导体封装和第二半导体封装被通过粘接带接合在一起。9.根据权利要求7所述的方法，进一步包括形成通过粘接带的导电通孔。10.根据权利要求7所述的方法，进一步包括使用沟槽切割形成通过粘接带的开口。11.一种半导体器件，包括：第一半导体封装；第二半导体封装；以及粘接带，其被部署在第一半导体封装和第二半导体封装之间。12.根据权利要求11所述的半导体器件，进一步包括通过粘接带形成的导电通孔。13.根据权利要求12所述的半导体器件，其中导电通孔包括导电环氧树脂或粘接剂。14.根据权利要求12所述的半导体器件，其中导电通孔延伸通过第一半导体封装的包封物。15.根据权利要求11所述的半导体器件，其中粘接带从第一半导体封装的衬底延伸到第二半导体封装的衬底。

技术总结
公开了使用带附接的半导体器件和方法。一种半导体器件具有第一半导体封装，第一半导体封装包括衬底和沉积在衬底上的包封物。粘接带被部署在包封物上。通过如下来形成导电通孔：通过粘接带和包封物进行沟槽切割以暴露衬底。将第二半导体封装与第一半导体封装相对地部署在粘接带上。第一半导体封装和第二半导体封装被通过粘接带接合在一起。装被通过粘接带接合在一起。装被通过粘接带接合在一起。


技术研发人员：李建赫 孙相贤 张有晶 李炫宜
受保护的技术使用者：星科金朋私人有限公司
技术研发日：2022.12.28
技术公布日：2023/7/31