晶片封装体及其制造方法与流程

1.本发明有关一种晶片封装体及一种晶片封装体的制造方法。


背景技术：

2.随着集成电路(ic)制造技术日益进步，晶片可具有多种功能，且计算能力也越来越快，但这些优点会导致晶片封装体产生较多的热。然而，若在晶片封装体外额外设置导热结构，将不利于微小化设计，且组装时间与人力成本也难以降低。


技术实现要素：

3.本发明的一技术态样为一种晶片封装体。
4.根据本发明的一些实施方式，一种晶片封装体包括半导体基板、导电垫、绝缘层与重布线层。半导体基板具有第一表面、背对第一表面的第二表面、贯穿第一表面与第二表面的通孔、及第一表面中的凹孔。导电垫位于半导体基板的第二表面上，且位于通孔中。绝缘层位于半导体基板的第二表面上，且围绕导电垫。重布线层位于半导体基板的第一表面上，且延伸至凹孔中与通孔中的导电垫上。
5.在一些实施方式中，上述凹孔的深度小于通孔的深度。
6.在一些实施方式中，上述凹孔的深度小于半导体基板的厚度。
7.在一些实施方式中，上述凹孔的深度小于半导体基板的第一表面与第二表面之间的距离。
8.在一些实施方式中，上述凹孔的直径小于通孔的直径。
9.在一些实施方式中，上述重布线层在凹孔处的顶面为凹状。
10.在一些实施方式中，上述晶片封装体还包括晶种层。晶种层位于重布线层与半导体基板的第一表面之间。
11.在一些实施方式中，上述导电垫包括彼此电性连接的多个金属层，绝缘层包括多个介电层，且金属层的数量与介电层的数量相同。
12.在一些实施方式中，上述金属层中的最下层未与介电层中的最下层重叠。
13.本发明的另一技术态样为一种晶片封装体的制造方法。
14.根据本发明的一些实施方式，一种晶片封装体的制造方法包括使用暂时接合层将半导体基板接合于载体，其中半导体基板具有背对载体的第一表面与朝向载体的第二表面，且半导体基板的第二表面上设有导电垫与绝缘层；蚀刻半导体基板，使半导体基板具有贯穿第一表面与第二表面的通孔、及第一表面中的凹孔，其中导电垫位于通孔中；形成重布线层于半导体基板的第一表面上，使重布线层延伸至凹孔中与通孔中的导电垫上；以及移除载体。
15.在一些实施方式中，上述晶片封装体的制造方法还包括形成晶种层于半导体基板的第一表面上、凹孔中与通孔中的导电垫上。
16.在一些实施方式中，上述晶片封装体的制造方法还包括形成重布线层于晶种层
上。
17.在一些实施方式中，上述重布线层以电镀方式形成于晶种层上。
18.在一些实施方式中，上述晶片封装体的制造方法还包括图案化晶种层，使晶种层的开口定义出切割道。
19.在一些实施方式中，上述晶片封装体的制造方法还包括在移除载体后，沿切割道切割半导体基板与绝缘层。
20.在一些实施方式中，上述晶片封装体的制造方法还包括在蚀刻半导体基板前，研磨半导体基板的第一表面使半导体基板减薄。
21.在本发明上述实施方式中，由于晶片封装体的半导体基板具有第一表面中的凹孔与贯穿第一表面与第二表面的通孔，且重布线层延伸至凹孔中与通孔中的导电垫上，因此可增加半导体基板上的金属图案(metal pattern)密度。如此一来，晶片封装体的热可经由重布线层传出，可有效提升晶片封装体的热传导效率。此外，重布线层可作为导电垫的接地导线，提供导电垫接地的功能。
附图说明
22.当与随附图示一起阅读时，可由后文实施方式最佳地理解本发明内容的态样。注意到根据此行业中的标准实务，各种特征并未按比例绘制。实际上，为论述的清楚性，可任意增加或减少各种特征的尺寸。
23.图1绘示根据本发明的一实施方式的晶片封装体的剖面图。
24.图2绘示根据本发明的一实施方式的晶片封装体的制造方法的流程图。
25.图3至图12绘示根据本发明的一实施方式的晶片封装体的制造方法在中间阶段的剖面图。
26.其中，附图中符号的简单说明如下：
27.100：晶片封装体；110：半导体基板；112：第一表面；114：第二表面；116：通孔；118：凹孔；120：导电垫；122a、122b、122c：金属层；130：绝缘层；132a、132b、132c：介电层；140：重布线层；150：晶种层；160：暂时接合层；210：载体；d、d0：厚度；d1、d2：直径；h1、h2：深度l：线；m：掩膜；o1、o11、o2、o21：开口；p：光致抗蚀剂；s1、s2、s3、s4：步骤；t：切割道。
具体实施方式
28.以下揭示的实施方式内容提供了用于实施所提供的发明内容不同特征的许多不同实施方式，或实施例。下文描述了元件和布置的特定实施例以简化本案。当然，该多个实施例仅为实施例且并不意欲作为限制。此外，本案可在各个实施例中重复元件符号及/或字母。此重复是用于简便和清晰的目的，且其本身不指定所论述的各个实施方式及/或配置之间的关系。
29.诸如“在
……
下方”、“在
……
之下”、“下部”、“在
……
之上”、“上部”等等空间相对术语可在本文中为了便于描述的目的而使用，以描述如附图中所示的一个元件或特征与另一元件或特征的关系。空间相对术语意欲涵盖除了附图中所示的定向之外的在使用或操作中的装置的不同定向。装置可经其他方式定向(旋转90度或以其他定向)并且本文所使用的空间相对描述词可同样相应地解释。
30.图1绘示根据本发明的一实施方式的晶片封装体100的剖面图。如图所示，晶片封装体100包括半导体基板110、导电垫120、绝缘层130与重布线层140。半导体基板110具有第一表面112、第二表面114、通孔116、及凹孔118。第二表面114背对第一表面112。通孔116贯穿第一表面112与第二表面114。凹孔118位于第一表面112中，为盲孔。导电垫120位于半导体基板110的第二表面114上，且位于通孔116中。绝缘层130位于半导体基板110的第二表面114上，且围绕导电垫120。重布线层140位于半导体基板110的第一表面112上。重布线层140延伸至凹孔118中，且延伸至通孔116中的导电垫120上。
31.在本实施方式中，半导体基板110可以为硅基板。此外，晶片封装体100还包括晶种层150，可采溅镀(sputtering)的方式形成于半导体基板110的第一表面112上，且晶种层150延伸至凹孔118中并延伸至通孔116中的导电垫120上。重布线层140可采电镀的方式形成于晶种层150上，使晶种层150位于重布线层140与半导体基板110的第一表面112之间。重布线层140与晶种层150的材料可为铜，绝缘层130的材料可为二氧化硅(sio2)，但并不用以限制本发明。
32.具体而言，由于晶片封装体100的半导体基板110具有第一表面112中的凹孔118与贯穿第一表面112与第二表面114的通孔116，且重布线层140延伸至凹孔118中与通孔116中的导电垫120上，因此可增加半导体基板110上的金属图案(metal pattern)密度。如此一来，晶片封装体100的热可经由重布线层140传出，可有效提升晶片封装体100的热传导效率。此外，重布线层140可作为导电垫120的接地导线，提供导电垫120接地的功能。
33.在本实施方式中，导电垫120可包括彼此电性连接的多个金属层122a、122b、122c，例如以上下层之间的导电通道(via)连接。绝缘层130可包括多个介电层132a、132b、132c。金属层的数量与介电层的数量可为相同，例如在图1中，金属层与介电层的数量皆为3，但并不用以限制本发明。在本实施方式中，金属层的最下层(即金属层122c)未与介电层的最下层(即介电层132c)在垂直方向上重叠，也就是金属层122c的底面未由介电层132c覆盖。
34.此外，在本实施方式中，半导体基板110的凹孔118的深度h1小于通孔116的深度h2。凹孔118的深度h1小于半导体基板110的厚度d，也就是说，凹孔118的深度h1小于半导体基板110的第一表面112与第二表面114之间的距离(同厚度d)。凹孔118的直径d1小于通孔116的直径d2。此外，重布线层140在凹孔118处的顶面为凹状。
35.应了解到，已叙述过的元件连接关系、材料与功效将不再重复赘述，合先叙明。在以下叙述中，将说明晶片封装体100的制造方法。
36.图2绘示根据本发明的一实施方式的晶片封装体的制造方法的流程图。晶片封装体的制造方法包括下列步骤。在步骤s1中，使用暂时接合层将半导体基板接合于载体，其中半导体基板具有背对载体的第一表面与朝向载体的第二表面，且半导体基板的第二表面上设有导电垫与绝缘层。接着在步骤s2中，蚀刻半导体基板，使半导体基板具有贯穿第一表面与第二表面的通孔、及第一表面中的凹孔，其中导电垫位于通孔中。后续在步骤s3中，形成重布线层于半导体基板的第一表面上，使重布线层延伸至凹孔中与通孔中的导电垫上。之后在步骤s4中，移除载体。在以下叙述中，将详细说明上述各步骤以及其他还可包括的步骤。
37.图3至图12绘示根据本发明的一实施方式的晶片封装体的制造方法在中间阶段的剖面图。参阅图3，使用暂时接合层160将半导体基板110接合于载体210，其中半导体基板
110具有背对载体210的第一表面112与朝向载体210的第二表面114，且半导体基板110的第二表面114上设有导电垫120与绝缘层130。为简化说明，在后续步骤中，仅以导电垫120表示图1的三个金属层122a、122b、122c的堆叠结构，并以绝缘层130表示图1的三个介电层132a、132b、132c的堆叠结构，合先叙明。
38.在此步骤中，半导体基板110具有厚度d0。半导体基板110尚未经切割工艺，可为晶圆级尺寸(wafer level)。载体210在后续工艺提供半导体基板110支撑力。
39.参阅图4，接着，可研磨半导体基板110的第一表面112，使半导体基板110减薄。在研磨后，半导体基板110具有小于厚度d0的厚度d。此研磨步骤执行于后续蚀刻半导体基板110前，有利于减少形成通孔116(见图1)的时间与减少晶片封装体100(见图1)的整体厚度。
40.参阅图5与图6，接着，可于半导体基板110的第一表面112上形成光致抗蚀剂p，并以掩膜m对光致抗蚀剂p进行图案化，使光致抗蚀剂p形成开口o1、o2。掩膜m具有开口o11、o21，且掩膜m的开口o11、o21分别对应光致抗蚀剂p欲形成开口o1、o2的位置。掩膜m的开口o11小于开口o21，光致抗蚀剂p的开口o1小于开口o2。
41.参阅图7，在图5的光致抗蚀剂p形成后，可用光致抗蚀剂p作为掩膜蚀刻半导体基板110，使半导体基板110具有贯穿第一表面112与第二表面114的通孔116、及第一表面112中的凹孔118。导电垫120位于通孔116中而从通孔116裸露。
42.参阅图8，在通孔116与凹孔118形成后，可形成晶种层150于半导体基板110的第一表面112上、凹孔118中与通孔116中的导电垫120上。晶种层150可采溅镀方式形成。
43.同时参阅图9与图10，接着在晶种层150上形成光致抗蚀剂p覆盖在第一表面112上的部分晶种层150上。接着可图案化晶种层150，使晶种层150形成开口，此开口可定义出后续切割工艺(dicing)的切割道t。半导体基板110的第一表面112可从切割道t裸露。在图案化晶种层150后，可形成重布线层140于晶种层150上，使重布线层140也形成在半导体基板110的第一表面112上，且延伸至凹孔118中与通孔116中的导电垫120上。重布线层140可采电镀方式形成于晶种层150上。由于切割道t无晶种层150，因此重布线层140不会形成于切割道t的位置。
44.参阅图11，在重布线层140形成后，可移除图10的载体210。
45.参阅图12，在移除载体210后，可沿切割道t(如线l)切割半导体基板110与绝缘层130，而得到图1的晶片封装体100。
46.以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本技术的权利要求书所界定的范围为准。

技术特征：
1.一种晶片封装体，其特征在于，包括：半导体基板，具有第一表面、背对该第一表面的第二表面、贯穿该第一表面与该第二表面的通孔、及该第一表面中的凹孔；导电垫，位于该半导体基板的该第二表面上，且位于该通孔中；绝缘层，位于该半导体基板的该第二表面上，且围绕该导电垫；以及重布线层，位于该半导体基板的该第一表面上，且延伸至该凹孔中与该通孔中的该导电垫上。2.根据权利要求1所述的晶片封装体，其特征在于，该凹孔的深度小于该通孔的深度。3.根据权利要求1所述的晶片封装体，其特征在于，该凹孔的深度小于该半导体基板的厚度。4.根据权利要求1所述的晶片封装体，其特征在于，该凹孔的深度小于该半导体基板的该第一表面与该第二表面之间的距离。5.根据权利要求1所述的晶片封装体，其特征在于，该凹孔的直径小于该通孔的直径。6.根据权利要求1所述的晶片封装体，其特征在于，该重布线层在该凹孔处的顶面为凹状。7.根据权利要求1所述的晶片封装体，其特征在于，还包括：晶种层，位于该重布线层与该半导体基板的该第一表面之间。8.根据权利要求1所述的晶片封装体，其特征在于，该导电垫包括彼此电性连接的多个金属层，该绝缘层包括多个介电层，且所述多个金属层的数量与所述多个介电层的数量相同。9.根据权利要求8所述的晶片封装体，其特征在于，所述多个金属层中的最下层未与所述多个介电层中的最下层重叠。10.一种晶片封装体的制造方法，其特征在于，包括：使用暂时接合层将半导体基板接合于载体，其中该半导体基板具有背对该载体的第一表面与朝向该载体的第二表面，且该半导体基板的该第二表面上设有导电垫与绝缘层；蚀刻该半导体基板，使该半导体基板具有贯穿该第一表面与该第二表面的通孔、及该第一表面中的凹孔，其中该导电垫位于该通孔中；形成重布线层于该半导体基板的该第一表面上，使该重布线层延伸至该凹孔中与该通孔中的该导电垫上；以及移除该载体。11.根据权利要求10所述的晶片封装体的制造方法，其特征在于，还包括：形成晶种层于该半导体基板的该第一表面上、该凹孔中与该通孔中的该导电垫上。12.根据权利要求11所述的晶片封装体的制造方法，其特征在于，还包括：形成该重布线层于该晶种层上。13.根据权利要求12所述的晶片封装体的制造方法，其特征在于，该重布线层以电镀方式形成于该晶种层上。14.根据权利要求11所述的晶片封装体的制造方法，其特征在于，还包括：图案化该晶种层，使该晶种层的开口定义出切割道。15.根据权利要求14所述的晶片封装体的制造方法，其特征在于，还包括：
在移除该载体后，沿该切割道切割该半导体基板与该绝缘层。16.根据权利要求10所述的晶片封装体的制造方法，其特征在于，还包括：在蚀刻该半导体基板前，研磨该半导体基板的该第一表面使该半导体基板减薄。

技术总结
本发明涉及一种晶片封装体及其制造方法，该晶片封装体包括半导体基板、导电垫、绝缘层与重布线层。半导体基板具有第一表面、背对第一表面的第二表面、贯穿第一表面与第二表面的通孔、及第一表面中的凹孔。导电垫位于半导体基板的第二表面上，且位于通孔中。绝缘层位于半导体基板的第二表面上，且围绕导电垫。重布线层位于半导体基板的第一表面上，且延伸至凹孔中与通孔中的导电垫上。晶片封装体的热可经由重布线层传出，可有效提升晶片封装体的热传导效率。此外，重布线层可作为导电垫的接地导线，提供导电垫接地的功能。提供导电垫接地的功能。提供导电垫接地的功能。


技术研发人员：彭靖婷 傅圣翔 陈心一
受保护的技术使用者：精材科技股份有限公司
技术研发日：2022.12.21
技术公布日：2023/7/31