感测装置的制作方法

1.本公开是有关于一种感测装置，特别是有关于一种具有耦接至数据线的额外的电容以控制读取电路的增益的感测装置。


背景技术：

2.目前，包括有源像素传感器的图像传感器广泛用于电子设备中。在图像传感器中，多个像素电路通过相应的数据线电性连接至对应的读取电路，并且读取电路读取每个像素电路的数据。通常读取电路包括放大器，放大器的增益由数据电容与放大器输出节点以及负输入节点两端的电容的比例所决定。由于在大尺寸以及高分辨率的应用中需要增加数据电容，放大器产生的输出信号可能会超出线性工作范围。


技术实现要素：

3.有鉴于此，本公开提供一种感测装置，包括一第一像素电路、一读取电路、一第一开关、一第二开关以及一第一电容。上述读取电路电性连接至上述第一像素电路。上述第一开关电性连接于上述第一像素电路以及上述读取电路。上述第二开关电性连接于上述第一开关以及上述读取电路之间。上述第一电容包括第一电极，其中上述第一电极电性连接至上述第一开关以及上述第二开关。
附图说明
4.为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
5.图1是显示根据本公开的一实施例所述的像素数组的方块图；
6.图2是显示根据本公开的另一实施例所述的感测装置的电路图；
7.图3a-3c是显示根据本公开的一实施例所述的图2的感测装置的操作；
8.图4是显示根据本公开的另一实施例所述的感测装置的电路图；
9.图5是显示根据本公开的一实施例所述的图4的电流源的电路图；
10.图6a-6c是显示根据本公开的另一实施例所述的图4的感测装置的操作；
11.图7是显示根据本公开的另一实施例所述的像素数组的方块图；
12.图8是显示根据本公开的另一实施例所述的感测装置的电路图；
13.图9a-9e是显示根据本公开的另一实施例所述的图8的感测装置的操作；
14.图10是显示根据本公开的另一实施例所述的感测装置的电路图；以及
15.图11a-11e是显示根据本公开的另一实施例所述的图10的感测装置的操作。
16.图1-11e中附图标记说明如下：
17.100，700：像素数组
18.200，800：感测装置
19.pc：像素电路
20.pc1：第一像素电路
21.pc2：第二像素电路
22.pc3：第三像素电路
23.cc：栏电路
24.cc1：第一栏电路
25.cc2：第二栏电路
26.cc3：第三栏电路
27.roc：读取电路
28.rd，rd1，rd2，rdy：选择信号
29.rst，rst1，rst2，rsty：重置信号
30.dt，dt1，dt2，dtx：数据线
31.ain，ain1，ain2，ainx：读取信号
32.aout，aout1，aout2，aoutx：输出信号
33.arst：放大器重置信号
34.m1：第一晶体管
35.m2：第二晶体管
36.m3：第三晶体管
37.pd：光电二极管
38.nl：第一节点
39.n2：第二节点
40.n3：第三节点
41.n3_1：第一-第三节点
42.n3_2：第二-第三节点
43.n3_3：第三-第三节点
44.v1：第一电压
45.v2：第二电压
46.v3：第三电压
47.vref：参考电压
48.swl：第一开关
49.sw2：第二开关
50.swc：电流开关
51.swfb：回授开关
52.c1：第一电容
53.cdt：资料电容
54.cdt1：第一资料电容
55.cdt2：第二资料电容
56.cdt3：第三资料电容
57.cfb：回授电容
58.amp：放大器
59.nni：负输入节点
60.npi：正输入节点
61.no：输出节点
62.ro1：第一读取信号
63.ro2：第二读取信号
64.ro2_1：第一-第二读取信号
65.ro2_2：第二-第二读取信号
66.ro2_3：第三-第二读取信号
67.cs：电流源
68.ics：固定电流
69.i1：第一电流
70.r：电阻
71.c：第一时段
72.d：第二时段
73.e：第三时段
74.f：第四时段
75.g：第五时段
76.h：第六时段
77.j：第八时段
78.k：第九时段
79.l：第十时段
80.m：第十一时段
81.n：第十二时段
82.o：第十三时段
83.p：第十四时段
84.q：第十五时段
85.r：第十六时段
86.s：第十七时段
87.t：第十八时段
88.u：第十九时段
89.v：第二十时段
90.t3：第一时间点
91.t4：第二时间点
92.t5：第三时间点
93.t6：第四时间点
94.t7：第五时间点
95.t8：第六时间点
96.t9：第七时间点
97.t10：第八时间点
98.t11：第九时间点
99.t12：第十时间点
100.t13：第十一时间点
101.t14：第十二时间点
具体实施方式
102.以下说明为本公开的实施例。其目的是要举例说明本公开一般性的原则，不应视为本公开的限制，本公开的范围当以申请专利范围所界定者为准。
103.值得注意的是，以下所公开的内容可提供多个用以实践本公开的不同特点的实施例或范例。以下所述的特殊的组件范例与安排仅用以简单扼要地阐述本公开的精神，并非用以限定本公开的范围。此外，以下说明书可能在多个范例中重复使用相同的组件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征之上等的描述，实际可包含多个不同的实施例，包括这些特征直接接触，或者包含其它额外的特征形成于这些特征之间等等，使得这些特征并非直接接触。
104.此外，实施例中可能使用相对性的用语，例如「较低」或「底部」及「较高」或「顶部」，以描述附图的一个组件对于另一组件的相对关系。能理解的是，如果将附图的装置翻转使其上下颠倒，则所叙述在「较低」侧的组件将会成为在「较高」侧的组件。
105.能理解的是，虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种组件、组成成分、区域、层、及/或部分，这些组件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一组件、组成成分、区域、层、及/或部分可在不偏离本公开一些实施例的启示的情况下被称为一第二组件、组成成分、区域、层、及/或部分。
106.本公开一些实施例可配合附图一并理解，本公开实施例的附图亦被视为本公开实施例说明的一部分。需了解的是，本公开实施例的附图并未以实际装置及组件的比例示出。在附图中可能夸大实施例的形状与厚度以便清楚表现出本公开实施例的特征。此外，附图中的结构及装置是以示意的方式示出，以便清楚表现出本公开实施例的特征。
107.在此，「约」、「大约」、「大抵」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明「约」、「大约」、「大抵」的情况下，仍可隐含「约」、「大约」、「大抵」的含义。
108.除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇公开所属的一般技艺者所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本公开的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本公开实施例有特别定义。
109.在本公开一些实施例中，关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。
110.图1是显示根据本公开的一实施例所述的像素数组的方块图。如图1所示，像素数组100包括多个像素电路pc、多个栏电路cc以及多个读取电路roc。像素电路pc的每一者由选择信号rd1、rd2、...、rdy中对应的一者所选择，并且由重置信号rst1、rst2、...、rsty中对应的一者所重置。
111.读取电路roc电性连接至少一个像素电路pc。更具体来说，每条数据线dt1、dt2、
…
、dtx电性连接至对应的栏电路cc以及对应的栏的多个像素电路pc。读取电路roc的每一者透过读取电路roc以及栏电路cc之间对应的导线的读取信号ain1、ain2、...、ainx的对应的一者，以产生对应的输出信号aout1、aout2、
…
、aoutx。
112.图2是显示根据本公开的另一实施例所述的感测装置的电路图。如图2所示，感测装置200是显示图1的像素电路pc之一者、栏电路cc之一者以及读取电路roc之一者。像素电路pc包括第一晶体管m1、第二晶体管m2、第三晶体管m3以及光电二极管pd，但本公开并不限于此。
113.第一晶体管ml包括电性连接到第一节点nl的第一端、电性连接至数据线dt的第二端以及接收选择信号rd的控制端。第二晶体管m2包括接收第一电压v1的第一端、电性连接至第一节点n1的第二端以及电性连接至第二节点n2的控制端。第三晶体管m3包括接收第二电压v2的第一端、电性连接第二节点n2的第二端以及接收重置信号rst的控制端。光电二极管pd包括阳极以及阴极，其中阳极电性连接至第三电压v3，阴极电性连接至第二节点n2。
114.栏电路cc包括第一开关swl、第二开关sw2以及第一电容cl。第一开关sw1电性连接于像素电路pc以及读取电路roc之间，并由第一读取信号ro1所控制。第二开关sw2电性连接于第一开关sw1以及负输入节点nni之间，并由第二读取信号ro2所控制。第三节点n3电性连接于第一开关sw1以及第二开关sw2之间。第一电容c1电性连接于第三节点n3以及接地端之间，第一电容c1的第一电极电性连接至第一开关sw1以及第二开关sw2。根据本公开的一实施例，数据电容cdt为数据线dt的寄生电容。读取电路roc包括放大器amp、回授电容cfb以及回授开关swfb。
115.放大器amp包括负输入节点nni、正输入节点npi以及输出节点no，其中负输入节点nni电性连接至第二开关sw2且接收读取信号ain，正输入节点npi接收参考电压vref，输出节点no产生输出信号aout。回授电容cfb电性连接于负输入节点nni以及输出节点no之间。回授开关swfb电性连接于负输入节点nni以及输出节点no之间并且由放大器重置信号arst控制。
116.在本公开的一实施例中，当第三晶体管m3被重置信号rst导通时，第三晶体管m3提供第二电压v2至第二节点n2，随后第三晶体管m3不导通。在光电二极管pd感测到光线而改变第二节点n2的电压后，第一晶体管m1被选择信号rd导通，流过第二晶体管m2以及第一晶体管m1的电流对资料电容cdt充电，其中资料电容cdt是数据线dt上的寄生电容。
117.图3a-3c是显示根据本公开的一实施例所述的图2的感测装置的操作。如第3a以及3b图所示，在第一时段c期间，选择信号rd、第一读取信号ro1以及放大器重置信号arst处于高逻辑位准，第二读取信号ro2处于低逻辑位准。第一晶体管m1、第一开关sw1以及回授开关swfb为导通，第三晶体管m3以及第二开关sw2为不导通。
118.第二晶体管m2产生第一电流i1以对数据电容cdt以及第一电容c1充电。第一节点n1、数据线dt以及第三节点n3在第一时间点t3的电压，根据第二晶体管m2的电流方程式而
表示为公式1，其中v
n3
(t3)表示第三节点n3在第一时间点t3的电压。
[0119][0120]
数据电容cdt在第一时间点t3的电荷以及第一电容c1在第一时间点t3的电荷分别表示于公式2以及公式3。
[0121]qdt
(t3)＝v
dt
(t3)
×
cdt
ꢀꢀꢀꢀꢀ
(公式2)
[0122]qn3
(t3)＝v
dt
(t3)
×
c1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(公式3)
[0123]
由于理想放大器的虚拟短路特性，负输入节点nni的读取信号ain等于正输入节点npi的参考电压vref。此外，在第一时段c期间，放大器重置信号arst处于高逻辑位准以导通回授开关swfb，并且输出信号aout被重置为参考电压vref。在第一时间点t3储存于反馈电容cfb中的电荷可以表示为公式4。
[0124]qfb
(t3)＝(v
ain-v
aout
(t3))
×
cfb＝0
×
cfb＝0
ꢀꢀꢀꢀ
(公式4)
[0125]
如第3a以及3c图所示，在第二时段d期间，选择信号rd、第一读取信号ro1以及放大器重置信号arst处于低逻辑位准，第二读取信号ro2处于高逻辑位准，并且第一晶体管m1、第一开关sw1以及回授开关swfb为不导通，第二开关sw2为导通。由于理想放大器的虚短路的特性，第三节点n3在第二时间点t4的电压等于参考电压vref，第一电容c1的至少部分电荷传递至回授电容cfb而产生输出信号aout。在第二时间点t4储存于第一电容c1中的电荷以及在第二时间点t4储存于回授电容cfb中的电荷分别表示为公式5以及公式6。
[0126]qn3
(t4)＝v
n3
(t4)
×
c1＝vref
×
c1
ꢀꢀꢀꢀ
(公式5)
[0127]qfb
(t4)＝{v
ain-v
aout
(t4)}
×
cfb
[0128]
ꢀꢀꢀꢀꢀꢀ
＝{vref-v
aout
(t4)}
×
cfb
ꢀꢀꢀꢀ
(公式6)
[0129]
基于电荷守恒，公式3以及公式4的总和应等于公式5以及公式6的总和。第二时间点t4的输出信号aout可以表示为公式7。
[0130][0131]
第三节点n3在第一时间点t3的电压，即如公式1所示的v
n3
(t3)，可并入公式7而为公式8。
[0132][0133]
在公式8中，为了保持放大器amp的线性响应，应适当地控制第一电容c1以及回授电容cfb的比值，如公式9所示。
[0134][0135]
换句话说，第一电容c1以及回授电容cfb的比值可以认为与读取电路roc的增益有关。由于第一电容c1的电容值以及回授电容cfb的电容值都是可控的，所以即使数据电容cdt的电容值为数据线dt的寄生电容且该寄生电容很大，读取电路roc的增益也可以控制在线性范围内。
[0136]
在第三时段e期间，选择信号rd处于低逻辑位准，第一读取信号ro1、第二读取信号
ro2以及放大器重置信号arst处于高逻辑位准，并且数据线dt以及输出节点no重置到参考电压vref。
[0137]
图4是显示根据本公开的另一实施例所述的感测装置的电路图。将感测装置400与图2的感测装置200进行比较，感测装置400更包括电流源cs，电流源cs电性连接于数据线dt以及参考电压vref之间。电流源cs产生从数据线dt流向参考电压vref的固定电流ics。
[0138]
图5是显示根据本公开的一实施例所述的图4的电流源的电路图。如图5所示，电流源500包括电流开关swc以及电阻r。参考图4，电流开关swc电性连接于数据线dt以及电阻r之间，并受第一读取信号ro1控制。换句话说，电流开关swc与第一开关sw1同时导通或不导通。电阻r电性连接于电流开关swc以及参考电压vref之间。
[0139]
图6a-6c是显示根据本公开的另一实施例所述的图4的感测装置的操作。如第6b以及6c图所示，电流源cs电性连接至数据线dt，但不以此为限。根据本公开的另一实施例，电流源cs可如图4所示的电性连接至第一节点n1，其操作与图1至图3相似。
[0140]
如第6a以及6b图所示，在第四时段f期间，选择信号rd、第一读取信号ro1以及放大器重置信号arst处于高逻辑位准，而第二读取信号ro2处于低逻辑位准。第一晶体管m1以及第一开关sw1导通，第三晶体管m3以及第二开关sw2为不导通。
[0141]
第二晶体管m2产生第一电流i1以对数据电容cdt以及第一电容c1充电。由于第一节点n1的电压以及数据线dt的电压在第三时间点t5饱和，第一电流i1最终达到固定电流ics。则第一节点n1、数据线dt以及第三节点n3在第三时间点t5的电压由固定电流ics所决定，并可表示为公式10。
[0142][0143]
数据电容cdt在第三时间点t5的电荷以及第一电容c1在第三时间点t5的电荷可以分别表示为公式11以及公式12。
[0144]qdt
(t5)＝v
dt
(t5)
×
cdt
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(公式11)
[0145]qn3
(t5)＝v
dt
(t5)
×
c1
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(公式12)
[0146]
由于理想放大器的虚拟短路特性，负输入节点nni的读取信号ain等于正输入节点npi的参考电压vref。此外，在第四时段f期间，放大器重置信号arst处于高逻辑位准以导通回授开关swfb，并且输出信号aout也等于参考电压vref。在第三时间点t5储存于回授电容cfb中的电荷可以表示为公式13。
[0147]qfb
(t5)＝(v
ain-v
aout
(t5))
×
cfb＝0
×
cfb＝0
ꢀꢀꢀꢀꢀꢀꢀ
(公式13)
[0148]
如第6a以及6c图所示，在第五时段g期间，选择信号rd、第一读取信号ro1以及放大器重置信号arst处于低逻辑位准，第二读取信号ro2处于高逻辑位准，并且第一晶体管m1、第一开关sw1、回授开关swfb为不导通，第二开关sw2为导通。由于理想放大器的虚短路特性，第三节点n3在第四时间点t6的电压等于参考电压vref，第一电容c1的至少部分电荷传递至回授电容cfb而产生输出信号aout。在第四时间点t6储存于第一电容c1中的电荷以及在第四时间点t6储存于回授电容cfb中的电荷分别表示为公式14以及公式15。
[0149]qn3
(t6)＝v
n3
(t6)
×
c1＝vref
×
c1
ꢀꢀꢀꢀꢀꢀꢀ
(公式14)
[0150]qfb
(t6)＝{v
ain-v
aout
(t6)}
×
cfb
[0151]
＝{vref-v
aout
(t6)}
×
cfb
ꢀꢀꢀꢀꢀꢀꢀ
(公式15)
[0152]
基于电荷守恒定律，公式12以及公式13的总和应等于公式14以及公式15的总和，且可表示为公式16。
[0153][0154]
第三节点n3在第三时间点t5的电压(即，如公式10所示的v
n3
(t5))，可并入公式16而为公式17。
[0155][0156]
在第六时段h期间，选择信号rd处于低逻辑位准，第一读取信号ro1、第二读取信号ro2以及放大器重置信号arst处于高逻辑位准，并且输出节点no被重置为参考电压vref。
[0157]
图7是显示根据本公开的另一实施例所述的像素数组的方块图。将像素数组700与图1的像素数组100进行比较，1个读取电路roc是电性连接至3栏的像素电路pc以及3个栏电路cc，并且像素数组700中读取电路roc的个数是为图1的像素数组100的三分之一，从而减小了所有读取电路roc的总面积。根据本公开的其他实施例，读取电路roc可以电性连接至任意数量的栏的像素电路pc以及栏电路cc。图7显示了一个读取电路roc电性连接至与三栏的像素电路pc以及三个栏电路cc作为说明解释之用，但并不限于此。
[0158]
根据本公开的一个实施例，图7中栏电路cc的每一者可以是如图2所示的栏电路cc。根据本公开的另一实施例，图7中的栏电路cc的每一者可与图4所示的栏电路cc相似。
[0159]
图8是显示根据本公开的另一实施例所述的感测装置的电路图。如图8所示，感测装置800包括第一像素电路pc1、第二像素电路pc2、第三像素电路pc3、第一栏电路cc1、第二栏电路cc2、第三栏电路cc3以及读取电路roc。根据本公开的一实施例，感测装置800是显示图7的一组3个像素电路pc、3个栏电路cc以及1个读取电路roc，其中图8中的读取电路roc是对应至图7的多个读取电路roc之一者。
[0160]
如图2以及图8所示，图8的第一像素电路pc1、第二像素电路pc2以及第三像素电路pc3与图2的像素电路pc相似，第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3与图2中的栏电路cc相似。图8中的读取电路roc电性连接至第一像素电路pc1、第二像素电路pc2、第三像素电路pc3、第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3。
[0161]
图9a-9e是显示根据本公开的另一实施例所述的图8的感测装置的操作。如第9a以及9b图所示，在第七时段i期间，选择信号rd、第一读取信号ro1以及放大器重置信号arst处于高逻辑位准，并且第一-第二读取信号ro2_1、第二-第二读取信号ro2_2以及第三-第二读取信号ro2_3为低逻辑位准。第一像素电路pc1、第二像素电路pc2以及第三像素电路pc3的第一晶体管m1以及第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第一开关sw1导通，第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第二开关sw2不导通。第一数据电容cdt1、第二资料电容cdt2、第三数据电容cdt3、第一栏电路cc1、第二栏电路cc2、第三栏电路cc3的第一电容c1同时充电。
[0162]
第一像素电路pcl、第二像素电路pc2以及第三像素电路pc3的第一节点nl的电压以及第一数据线dtl、第二数据线dt2以及第三数据线dt3的电压于第五时间点t7可分别表
示为公式1。第一数据电容cdt1、第二资料电容cdt2、第三数据电容cdt3于第五时间点t7的电荷以及第一栏电路cc1、第二栏电路cc2、第三列电路cc3的第一电容c1于第五时间点t7的电荷可以分别表示为公式2以及公式3。在第五时间点t7储存在回授电容cfb中的电荷可以表示为公式4。
[0163]
如第9a以及9c图所示，在第八时段j、第九时段k以及第十时段l期间，选择信号rd、第一读取信号ro1以及放大器重置信号arst处于低逻辑位准，并且第一-第二读取信号ro2_1、第二-第二读取信号ro2_2以及第三-第二读取信号ro2_3分别为高逻辑位准。结果，第一像素电路pc1、第二像素电路pc2以及第三像素电路pc3的第一晶体管m1、第一栏电路cc1、第二栏电路cc2以及第三列电路cc3的第一开关sw1以及回授开关swfb为不导通，第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第二开关sw2分别在不同时间导通，即在第七时段i之后的第八时段j、第九时段k以及第十时段l的任一者中，只有第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第二开关sw2之一者导通。当第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第二开关sw2的其中一者导通时，第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的对应的第一电容c1的至少一部分电荷传递至回授电容cfb以产生对应的输出信号aout。
[0164]
在第六时间点t8、第七时间点t9以及第八时间点t10储存于第一数据电容cdt1、第二资料电容cdt2以及第三数据电容cdt3中的电荷可以分别表示为公式5。第六时间点t8、第七时间点t9以及第八时间点t10储存在回授电容cfb中的电荷可分别表示为公式6。第六时间点t8、第七时间点t9、第八时间点t10的输出信号aout可分别表示为公式8。
[0165]
如第9d以及9e图所示，在第十一时段m以及第十二时段n期间，第一读取信号ro1保持在低逻辑位准，第一-第二读取信号ro2_1以及第二-第二读取信号ro2_2依次处于低逻辑位准，并且放大器重置信号arst变为高逻辑位准，第一像素电路pc1、第二像素电路pc2以及第三像素电路pc3的第一晶体管m1、第一栏电路cc1、第二栏电路cc2以及第三列电路cc3的第一开关sw1以及第二开关sw2为不导通，而回授开关swfb为导通，使得输出信号aout重置为参考信号vref。换句话说，在第一栏电路cc1以及第二栏电路cc2的第一电容c1被读取之后，输出信号aout被重置为参考电压vref。
[0166]
在所有第二开关分别导通一次之后(如图9a的第八时段j、第九时段k以及第十时段l)的第十三时段o中，第一读取信号rol、放大器重置信号arst、第一-第二读取信号ro2_1、第二-第二读取信号ro2_2以及第三-第二读取信号ro2_3均处于高逻辑位准，所有的第一开关sw1以及第二开关sw2皆再次导通，并且第一数据线dt1、第二数据线dt2、第三数据线dt3以及输出信号aout的电压皆被重置为参考电压vref。
[0167]
图10是显示根据本公开的另一实施例所述的感测装置的电路图。如图10所示，感测装置1000包括第一像素电路pc1、第二像素电路pc2、第三像素电路pc3、第一栏电路cc1、第二栏电路cc2、第三栏电路cc3以及读取电路roc。根据本公开的另一实施例，感测装置1000是显示了图7的感测装置700的一组3个像素电路pc、3个栏电路cc以及1个读取电路roc，其中图10的读取电路roc对应至图7的多个读取电路roc之一者。
[0168]
参考图4以及图10，图10的第一像素电路pc1、第二像素电路pc2以及第三像素电路pc3与图4的像素电路pc相似，图10的第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3与图4的栏电路cc相似。图10的读取电路roc电性连接至第一像素电路pc1、第二像素电路pc2、
第三像素电路pc3、第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3。换句话说，电流源cs可电性连接至第一数据线dt1、第二数据线dt2以及第三数据线dt3。
[0169]
图11a-11e是显示根据本公开的另一实施例所述的图10的感测装置的操作。如第11a以及11b图所示，在第十四时段p期间，选择信号rd、第一读取信号ro1以及放大器重置信号arst处于高逻辑位准，并且第一-第二读取信号ro2_1、第二-第二读取信号ro2_2以及第三-第二读取信号ro2_3为低逻辑位准。第一像素电路pc1、第二像素电路pc2、第三像素电路pc3的第一晶体管m1、第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第一开关sw1以及回授开关swfb为导通，第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第二开关sw2为不导通。
[0170]
第一像素电路pcl、第二像素电路pc2以及第三像素电路pc3的第二晶体管m2产生第一电流il，以对第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第一数据电容cdtl、第二资料电容cdt2、第三资料电容cdt3以及第一电容c1进行充电。随着第一像素电路pc1、第二像素电路pc2以及第三像素电路pc3的第一节点n1、第一资料电容cdt1、第二资料电容cdt2以及第三数据电容cdt3的电压在第九时间点t11达到饱和，第一电流i1接近固定电流ics。在第九时间点t11的第一像素电路pc1、第二像素电路pc2以及第三像素电路pc3的第一节点n1、第一数据线dt1、第二数据线dt2、第三数据线dt3、第一-第三节点n3_1、第二-第三节点n3_2以及第三-第三节点n3_3的电压，则由固定电流ics所决定，其表示为公式10。
[0171]
如第11a、11c图所示，在第十五时段q、第十六时段r以及第十七时段s期间，选择信号rd、第一读取信号ro1以及放大器重置信号arst处于低逻辑位准，并且第一-第二读取信号ro2_1、第二-第二读取信号ro2_2以及第三-第二读取信号ro2_3分别为高逻辑位准。结果，第一像素电路pc1、第二像素电路pc2以及第三像素电路pc3的第一晶体管m1、第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第一开关sw1以及回授开关swfb是为不导通，第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第二开关sw2分别依序导通，第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第一电容c1的至少一部分电荷分别传递至回授电容cfb而产生对应的输出信号aout。
[0172]
在第十时间点t12、第十一时间点t13以及第十二时间点t14储存于第一电路cc1、第二栏电路cc2以及第三栏电路cc3的第一电容c1中的电荷可以分别表示为公式14。在时间点t12、第十一时间点t13、第十二时间点t14储存于回授电容cfb中的电荷可分别表示为公式15。第十时间点t12、第十一时间点t13、第十二时间点t14的输出信号aout可分别表示为公式17。
[0173]
如第11d、11e图所示，在第十八时段t以及第十九时段u期间，第一读取信号ro1保持在低逻辑位准，第一-第二读取信号ro2_1以及第二-第二读取信号ro2_2依序处于低逻辑位准，并且放大器重置信号arst变为高逻辑位准。结果，第一像素电路pc1、第二像素电路pc2以及第三像素电路pc3的第一晶体管m1以及第一栏电路cc1、第二栏电路cc2以及第三栏电路cc3的第一开关sw1，第一栏电路cc1以及第二栏电路cc2以及第三栏电路cc3的第二开关sw2依序导通后被关断，回授开关swfb为导通，输出信号aout重置为参考信号vref。换句话说，在第一栏电路cc1或第二栏电路cc2的第一电容c1被读取后，输出信号aout被重置为参考电压vref。
[0174]
在第二十时段v期间，第一读取信号ro1、放大器重置信号arst、第一-第二读取信
号ro2_1、第二-第二读取信号ro2_2以及第三-第二读取信号ro2_3处于高逻辑位准，第一栏电路cc1以及第二栏电路cc2以及第三栏电路cc3的第一开关sw1以及第二开关sw2皆为导通(图11e并未显示)，使得第一数据线dt1、第二数据线dt2、第三数据线dt3以及输出信号aout的电压被重置为参考电压vref。
[0175]
本文提供了感测装置以及像素数组。由于本公开提供的感测装置具有额外的电容，因此读取电路的增益不再受数据线寄生电容的影响，读取电路的增益更容易控制。此外，本公开提供的像素数组中，一个读取电路可以与任意数量的像素电路以及该数量的栏电路电性连接，本公开提供的像素数组更适用于大尺寸以及高分辨率的应用。
[0176]
虽然本公开的实施例及其优点已公开如上，但应该了解的是，任何所属技术领域的技术人员，在不脱离本公开的精神和范围内，当可作更动、替代与润饰。此外，本公开的保护范围并未局限于说明书内所述特定实施例中的制程、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域的技术人员可从本公开一些实施例的揭示内容中理解现行或未来所发展出的制程、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本公开一些实施例使用。因此，本公开的保护范围包括上述制程、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本公开的保护范围也包括各个权利要求及实施例的组合。

技术特征：
1.一种感测装置，包括：一第一像素电路；一读取电路，电性连接至上述第一像素电路；一第一开关，电性连接于上述第一像素电路以及上述读取电路；一第二开关，电性连接于上述第一开关以及上述读取电路之间；以及一第一电容，包括第一电极，其中上述第一电极电性连接至上述第一开关以及上述第二开关。2.如权利要求1所述的感测装置，其特征在于，上述第一像素电路包括：一第一晶体管，包括电性连接至一第一节点的第一端以及电性连接至一第一数据线的第二端；一第二晶体管，包括一第一端、一第二端以及一控制端，其中上述第一端接收一第一电压，上述第二端电性连接至上述第一节点，上述控制端电性连接至一第二节点；一第三晶体管，包括接收一第二电压的第一端以及电性连接至上述第二节点的第二端；以及一光电二极管，包括一阳极以及一阴极，其中上述阳极电性连接至一第三电压，上述阴极端电性连接至上述第二节点。3.如权利要求1所述的感测装置，其特征在于，上述读取电路包括：一放大器，包括一输入节点以及一输出节点，其中上述输入节点电性连接至上述第二开关，上述输出节点产生一输出信号；一回授电容，电性连接于上述输入节点以及上述输出节点之间；以及一回授开关，电性连接于上述输入节点以及上述输出节点之间。4.如权利要求1所述的感测装置，其特征在于，在一第一时段期间，上述第一晶体管以及上述第一开关系为导通，上述第一电容被充电。5.如权利要求4所述的感测装置，其特征在于，在上述第一时段后的一第二时段期间，上述第一晶体管以及上述第一开关系为不导通，上述第二开关系为导通，传递上述第一电容的至少部分的电荷而产生一输出信号。6.如权利要求4所述的感测装置，其特征在于，在上述第二时段之后的一第三时段期间，上述第一开关以及上述第二开关系为导通，上述输出节点的电压被重置至上述参考电压。7.如权利要求1所述的感测装置，其特征在于，上述感测装置更包括：一第一电流源，电性连接至位于上述第一像素电路以及上述第一开关之间的一第一数据线且产生一固定电流。8.如权利要求7所述的感测装置，其特征在于，上述第一电流源更包括：一第一电流开关，电性连接至上述第一数据线；以及一电阻，电性连接于上述电流开关以及一参考电压之间。9.如权利要求8所述的感测装置，其特征在于，上述电流开关系由一读取信号所控制。10.如权利要求8所述的感测装置，其特征在于，上述电流开关以及上述第一开关系同时导通以及不导通。11.如权利要求1所述的感测装置，其特征在于，上述感测装置更包括：
一第二像素电路，电性连接至上述读取电路；一第三开关，电性连接于上述第二像素电路以及上述读取电路的之间；一第四开关，电性连接于上述第三开关以及上述读取电路之间；以及一第二电容，包括一第一电极，其中上述第一电极电性连接至上述第三开关以及上述第四开关。12.如权利要求1所述的感测装置，其特征在于，上述第二像素电路包括：一第一晶体管，包括电性连接至一第一节点的一第一端以及电性连接至二数据线的第二端；一第二晶体管，包括一第一端、一第二端以及一控制端，其中上述第一端接收一第一电压，上述第二端电性连接至上述第一节点，上述控制端电性连接至一第二端；一第三晶体管，包括接收一第二电压的第一端以及电性连接至上述第二节点的第二端；以及一光电二极管，包括一阳极以及一阴极，其中上述阳极电性连接至一第三电压，上述阴极电性连接至上述第二节点。13.如权利要求12所述的感测装置，其特征在于，在一第一时段期间，上述第一开关以及上述第三开关系为导通，上述第一电容以及上述第二电容被充电。14.如权利要求13所述的感测装置，其特征在于，在上述第一时段之后的一第二时段期间，只有上述第二开关以及上述第四开关之一者系为导通。15.如权利要求14所述的感测装置，其特征在于，在上述第一时段之后的上述第二时段期间，传递上述第一电容以及上述第二电容之一者的置少部分的电荷而产生一输出信号。16.如权利要求15所述的感测装置，其特征在于，在上述第二时段之后的一第三时段期间，上述第一开关、上述第二开关、上述第三开关以及上述第四开关系为导通，上述输出节点的电压被重置至上述参考电压。17.如权利要求15所述的感测装置，其特征在于，上述感测装置更包括：一第一电流源，电性连接至位于上述第一像素电路以及上述第一开关之间的一第一数据线且产生一第一固定电流；以及一第二电流源，电性连接至位于上述第二像素电路以及上述第三开关之间的一第二数据线且产生一第二固定电流。18.如权利要求17所述的感测装置，其特征在于，上述第二电流源更包括：一电流开关，电性连接至上述第一数据线；以及一电阻，电性连接于上述电流开关以及一参考电压之间。19.如权利要求18所述的感测装置，其特征在于，上述第二电流源的上述电流开关由一读取信号所控制。20.如权利要求18所述的感测装置，其特征在于，上述第二电流源的上述电流开关以及上述第三开关同时导通以及不导通。

技术总结
本公开提供一种感测装置，包括第一像素电路、读取电路、第一开关、第二开关以及第一电容。读取电路电性连接至第一像素电路。第一开关电性连接于第一像素电路以及读取电路。第二开关电性连接于第一开关以及读取电路之间。第一电容包括电性连接至第一开关以及第二开关的第一电极。的第一电极。的第一电极。


技术研发人员：堀祐子 岩津明宏 萩野修司
受保护的技术使用者：群创光电股份有限公司
技术研发日：2022.12.06
技术公布日：2023/7/31