沟槽型MOSFET晶体管的制作方法

沟槽型mosfet晶体管
1.相关申请的交叉引用
2.本技术要求享有于2022年09月14日提交的名称为“沟槽型mosfet晶体管及其制造方法”的中国专利申请202211114593.5的优先权，该申请的全部内容通过引用并入本文中。
技术领域
3.本技术属于半导体器件技术领域，尤其涉及一种沟槽型mosfet晶体管。


背景技术：

4.金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor)为电压型控制器件，驱动电路简单，驱动的功率小，而且开关速度快，具有高的工作频率。
5.单场板(flied plate，fp)的沟槽型mosfet结构，在栅极沟槽结构侧面漂移区的底部会出现峰值电场，因此，电场的分布呈现为三角形，电场分布不均匀。
6.为了实现沟槽型mosfet晶体管内的电场均匀分布，多阶梯mosfet结构将深沟槽和漂移区接触的介质层设计成多个阶梯状。即，在垂直于衬底方向上，沟槽内场板越靠近衬底，场板在平行于衬底方向上的长度越短，场板与漂移区之间的介质层越厚；在垂直于衬底方向上，沟槽内场板越远离衬底，场板在平行于衬底方向上的长度越长，场板与漂移区之间的介质层越薄。但多阶梯mosfet结构制造时，需要进行多次场板对准来保持阶梯状的介质层对称制造工艺复杂。


技术实现要素：

7.本技术实施例提供一种沟槽型mosfet晶体管，能够保证沟槽型mosfet晶体管内电场分布均匀，且简化制造工艺。
8.第一方面，本技术实施例提供一种沟槽型mosfet晶体管，包括：
9.第一掺杂类型的衬底，所述衬底包括第一表面，所述第一表面上设置有第一掺杂类型的外延层；
10.设置在所述外延层内的第二掺杂类型的阱区；
11.设置在所述阱区内的栅极沟槽结构；
12.所述栅极沟槽结构，包括：
13.设置在远离所述第一表面一侧的栅极；
14.设置在所述栅极与所述栅极沟槽结构的底部之间的多个相互绝缘的第一场板，在平行于第一表面的方向上，各个所述第一场板具有相同的长度；所述栅极与所述第一场板之间绝缘；在垂直于第一表面的方向上，相邻两个所述第一场板之间的距离由各个所述第一场板的厚度确定；
15.所述第二掺杂类型与所述第一掺杂类型相反。
16.在一些可选的实施方式中，在垂直于所述第一表面，且从所述栅极至所述栅极沟
槽结构的底部的方向上，各个所述第一场板的厚度均相同，且相邻两个所述第一场板之间的距离依次递增。
17.在一些可选的实施方式中，在垂直于所述第一表面，且从所述栅极至所述栅极沟槽结构的底部的方向上，相邻两个所述第一场板之间的厚度依次递减，且相邻两个所述第一场板之间的距离相等。
18.在一些可选的实施方式中，所述沟槽型mosfet晶体管还包括：
19.设置在所述栅极沟槽结构内的至少一个第二场板，所述第二场板与各个所述第一场板连接。
20.在一些可选的实施方式中，所述第二场板与各个所述第一场板的中心点连接，所述中心点为各个所述第一场板在垂直于所述第一表面的平面上的截面图形的中心点。
21.在一些可选的实施方式中，在垂直于所述第一表面的平面上，所述第一场板的截面形状为矩形。
22.在一些可选的实施方式中，所述第一场板的材料为多晶硅。
23.在一些可选的实施方式中，所述沟槽型mosfet晶体管，还包括：
24.设置在所述阱区内，且与所述栅极沟槽结构接触的所述第一掺杂类型的掺杂区。
25.在一些可选的实施方式中，所述衬底还包括与所述第一表面相对的第二表面，所述第二表面设置有漏极结构。
26.在一些可选的实施方式中，所述第一掺杂类型为n型或p型中的一者，所述第二掺杂类型为n型或p型中的另一者。
27.本技术实施例提供的一种沟槽型mosfet晶体管，该晶体管包括：内置于外延层的阱区和内置于阱区的栅极沟槽结构，栅极沟槽结构包括设置在栅极与栅极沟槽结构的底部之间的多个第一场板，在垂直于第一表面的方向上，相邻两个第一场板之间的距离由各个第一场板的厚度确定。也就是说，根据各个第一场板的厚度确定相邻两个场板之间的距离，利用各个第一场板的厚度相同，电荷补偿效应(电荷平衡原理)随着相邻两个第一场板之间的距离依次递增而依次减少，相邻两个第一场板之间的距离相同，电荷补偿效应随着相邻两个第一场板之间的厚度依次减低而依次减少，进而通过各个第一场板的厚度和相邻两个场板之间的距离，对栅极沟槽结构两侧漂移区分别进行不同程度的电荷补偿，从而使得栅极沟槽结构两侧漂移区的纵向电场(即垂直于第一表面方向上的电场)形成矩形分布，耗尽区的展宽可以大大提升沟槽型mosfet器件的耐压效率。在平行于第一表面的方向上，各个第一场板具有相同的长度，因此，在沟槽型mosfet晶体管制造时，不需要进行多次场板对准来保持阶梯状的介质层对称，简化了制造工艺。
附图说明
28.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1是本技术提供的沟槽型mosfet晶体管的实施例的一种结构示意图；
30.图2是本技术提供的沟槽型mosfet晶体管的实施例的另一种结构示意图；
31.图3是本技术提供的沟槽型mosfet晶体管的实施例的又一种结构示意图；
32.图4是本技术提供的沟槽型mosfet晶体管的实施例的再一种结构示意图；
33.图5是本技术提供的沟槽型mosfet晶体管制造方法的实施例的流程示意图；
34.图6是本技术提供的衬底的截面结构示意图；
35.图7是本技术提供的形成阱区的截面结构示意图；
36.图8是本技术提供的形成掺杂区的截面结构示意图；
37.图9是本技术提供的形成沟槽结构的截面结构示意图；
38.图10是本技术提供的形成第一栅极氧化层的截面结构示意图；
39.图11是本技术提供的形成一个第一场板的截面结构示意图；
40.图12是本技术提供的形成一层第二栅极氧化层的截面结构示意图；
41.图13是本技术提供的形成全部场板和全部第二栅极氧化层的截面结构示意图；
42.图14是本技术提供的形成栅极沟槽结构的截面结构示意图。
43.附图标记说明：
44.1、衬底；11、第一表面；12、第二表面。
45.2、外延层。
46.3、阱区。
47.4、栅极沟槽结构；41、栅极；42、第一场板；43、第二场板；44、沟槽结构；45、第一栅极氧化层；46、第二栅极氧化层；47、隔离介质层。
48.5、掺杂区。
49.6、漏极结构。
50.7、源极结构。
具体实施方式
51.下面将详细描述本技术的各个方面的特征和示例性实施例，为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本技术进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本技术，而不是限定本技术。对于本领域技术人员来说，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术更好的理解。
52.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
53.图1示出了本技术一个实施例提供的沟槽型mosfet晶体管的实施例的一种结构示意图。
54.如图1所示，本技术实施例提供的沟槽型mosfet晶体管，可以包括：
55.第一掺杂类型的衬底1，衬底1包括第一表面11，第一表面11上设置有第一掺杂类型的外延层2；
56.设置在外延层2内的第二掺杂类型的阱区3；
57.设置在阱区3内的栅极沟槽结构4；
58.栅极沟槽结构4，包括：
59.设置在远离第一表面11一侧的栅极41；
60.设置在栅极41与栅极沟槽结构4的底部之间的多个相互绝缘的第一场板42，在平行于第一表面11的方向上，各个第一场板42具有相同的长度；栅极41与第一场板42之间绝缘；在垂直于第一表面11的方向上，相邻两个第一场板42之间的距离由各个第一场板42的厚度确定；
61.第二掺杂类型与第一掺杂类型相反。
62.本技术实施例提供的一种沟槽型mosfet晶体管，该晶体管包括：内置于外延层的阱区和内置于阱区的栅极沟槽结构，栅极沟槽结构包括设置在栅极与栅极沟槽结构的底部之间的多个第一场板，在垂直于第一表面的方向上，相邻两个第一场板之间的距离由各个第一场板的厚度确定。也就是说，根据各个第一场板的厚度确定相邻两个场板之间的距离，利用各个第一场板的厚度相同，电荷补偿效应(电荷平衡原理)随着相邻两个第一场板之间的距离依次递增而依次减少，相邻两个第一场板之间的距离相同，电荷补偿效应随着相邻两个第一场板之间的厚度依次减低而依次减少，进而通过各个第一场板的厚度和相邻两个场板之间的距离，对栅极沟槽结构两侧漂移区分别进行不同程度的电荷补偿，从而使得栅极沟槽结构两侧漂移区的纵向电场(即垂直于第一表面方向上的电场)形成矩形分布，耗尽区的展宽可以大大提升沟槽型mosfet器件的耐压效率。在平行于第一表面的方向上，各个第一场板具有相同的长度，因此，在沟槽型mosfet晶体管制造时，不需要进行多次场板对准来保持阶梯状的介质层对称，简化了制造工艺。
63.在本实施例中，第一掺杂类型可以为n型，第二掺杂类型可以为p型。衬底1可以为碳化硅衬底1。第一掺杂类型的衬底1可以为n型的衬底1；第一掺杂类型的外延层2可以为n型的外延层2；第二掺杂类型的阱区3可以为p型的阱区3。
64.可选的，可以通过在相邻两个第一场板42之间设置第二栅极氧化层46，以使栅极41与栅极沟槽结构4的底部之间的多个第一场板42相互绝缘。相应的，可以通过在栅极41与第一场板42之间设置第二栅极氧化层46，以使栅极41与第一场板42绝缘。
65.第二栅极氧化层46的材料可以为二氧化硅(sio2)，俗称氧化硅。
66.第二掺杂类型与第一掺杂类型相反，可以理解为第一掺杂类型可以为n型或p型中的一者，第二掺杂类型可以为n型或p型中的另一者。
67.通过在栅极沟槽结构4内设置第一场板42，由于第一场板42的电势被设置为低电位，因此，在漏极反向偏置状态下，第一场板42拥有足够的电荷可以与漂移区耦合，根据电荷平衡原理，第一场板42对应的漂移区会耦合感应出耗尽区，甚至被完全耗尽，漂移区净电荷为零，沟槽型msofet晶体管纵向电场分布将呈现类似超级结器件的矩形分布，因此提高了沟槽型mosfet晶体管器件的耐压能力，或保持器件耐压能不变的同时可以增加外延层2的掺杂浓度，降低沟槽型mosfet晶体管器件的导通电阻。
68.在一些可选的实施方式中，衬底1还可以包括与第一表面11相对的第二表面12，第二表面12设置有漏极结构6。
69.如图1和图2所示，在一些可选的实施方式中，在垂直于第一表面11的平面上，第一
场板42的截面形状为矩形或倒“v”形。图1示出了在垂直于第一表面11的平面上，第一场板42的截面形状为矩形的结构示意图，图2示出了在垂直于第一表面11的平面上，第一场板42的截面形状为倒“v”形的结构示意图。
70.相对于截面形状为矩形的第一场板42，截面形状为倒“v”形的第一场板42在垂直于第一表面11，对漂移区的电荷补偿效应更加线性，电场分布更加均匀。
71.本实施例以在垂直于第一表面11的平面上第一场板42的截面形状为矩形或倒“v”形为例，在实际实施时，在垂直于第一表面11的平面上第一场板42的截面形状可以根据实际情况设定，在此不做限定。
72.如图1和图3所示，在一些可选的实施方式中，在垂直于第一表面11，且从栅极41至栅极沟槽结构4的底部的方向上，各个第一场板42的厚度均相同，且相邻两个第一场板42之间的距离依次递增。
73.垂直于第一表面11，且从栅极41至栅极沟槽结构4的底部的方向可以理解为图1和图3所示的x方向。
74.沿x方向，且越靠近第一表面11，相邻两个第一场板42之间的距离越大，第一场板42的分布密度越稀疏，电荷补偿效应越弱；沿x方向，且越远离第一表面11，相邻两个第一场板42之间的距离越小，第一场板42的分布密度越密集，电荷补偿效应越强，因此，栅极沟槽结构4侧面漂移区的耗尽从栅极沟槽结构4的底部到栅极沟槽结构4的顶部逐渐增强，进而使得栅极沟槽结构4两侧漂移区的纵向电场形成矩形分布，保证沟槽型mosfet晶体管内的电场均匀分布。
75.可选的，在垂直于第一表面11，且从栅极41至栅极沟槽结构4的底部的方向上，各个第一场板42的厚度均相同，且相邻两个第一场板42之间的距离呈等差数列依次递增，能够使得栅极沟槽结构4两侧漂移区的纵向电场形成矩形分布，保证沟槽型mosfet晶体管内的电场均匀分布。
76.如图2和图4所示，在一些可选的实施方式中，在垂直于第一表面11，且从栅极41至栅极沟槽结构4的底部的方向上，相邻两个第一场板42之间的厚度依次递减，且相邻两个第一场板42之间的距离相等。
77.相邻两个第一场板42之间的距离相同，不同厚度的第一场板42对应的漂移区的耗尽效应也不同。具体的，沿x方向，且越靠近第一表面11，第一场板42的厚度越薄，相当于第一场板42的分布密度越稀疏，电荷补偿效应越弱；沿x方向，且越远离第一表面11，第一场板42的厚度越厚，相当于第一场板42的分布密度越密集，电荷补偿效应越强，因此，栅极沟槽结构4侧面漂移区的耗尽从栅极沟槽结构4的底部到栅极沟槽结构4的顶部逐渐增强，进而使得栅极沟槽结构4两侧漂移区的纵向电场形成矩形分布，保证沟槽型mosfet晶体管内的电场均匀分布。
78.可选的，在垂直于第一表面11，且从栅极41至栅极沟槽结构4的底部的方向上，相邻两个第一场板42之间的厚度呈等差数列依次递减，且相邻两个第一场板42之间的距离相等，能够使得栅极沟槽结构4两侧漂移区的纵向电场形成矩形分布，保证沟槽型mosfet晶体管内的电场均匀分布。
79.如图3和图4所示，在一些可选的实施方式中，沟槽型mosfet晶体管还可以包括：
80.设置在栅极沟槽结构4内的至少一个第二场板43，第二场板43与各个第一场板42
连接。
81.在本实施例中，第一场板42的材料和第二场板43的材料均可以为多晶硅。
82.在本实施方式中，可以通过在栅极沟槽结构4内设置至少一个与各个第一场板42连接第二场板43，使得各个第一场板42之间的电势保持相等。
83.本实施例以栅极沟槽结构4内设置一个第二场板43为例，实际实施时，栅极沟槽结构4内的第二场板43的数量可以根据实际情况设定。例如，第二场板43的数量与第一场板42的数量相同，各个第一场板42分别与一个不同的第二场板43连接，且各个第二场板43之间相互连接。
84.在一些可选的实施方式中，第二场板43可以与各个第一场板42的中心点连接，中心点为各个第一场板42在垂直于第一表面11的平面上的截面图形的中心点。
85.在本实施方式中，通过第二场板43与各个第一场板42的中心点连接，使得在垂直于第一表面11的平面上，第一场板42关于第二场板43轴对称，能够简化制造工艺。
86.在另一些可选的实施方式中，可以在芯片外围设置通孔等方式实现各个第一场板42之间的电连接，并与源极结构7或者与栅极41金属形成短路连接，以实现各个第一场板42之间的等电势，且在器件阻断高压时全部为低电位。
87.在一些可选的实施方式中，沟槽型mosfet晶体管，还包括：
88.设置在阱区3内，且与栅极沟槽结构4接触的第一掺杂类型的掺杂区5。
89.第一掺杂类型的掺杂区5可以为n型的掺杂区5。
90.基于上述实施例提供的沟槽型mosfet晶体管，本技术还提供了沟槽型mosfet晶体管制造方法。以下将对沟槽型mosfet晶体管制造方法进行说明。
91.值得注意的是，本实施例以第一掺杂类型为n型，第二掺杂类型为p型为例。但在实际实施时，衬底1不限于n型，也可以为p型。当衬底1为p型时，相应地，外延层2、阱区3和掺杂区5等结构的导电类型也要发生变化。
92.图5示出了本技术提供的沟槽型mosfet晶体管制造方法的实施例的流程示意图。
93.如图5所示，沟槽型mosfet晶体管制造方法可以包括s501至s506。请一并参阅图6至图14，图6至图14是本技术提供的沟槽型mosfet晶体管制造方法一系列制程对应的截面结构示意图。
94.s501、提供第一掺杂类型的衬底1，衬底1包括第一表面11，第一表面11上设置有第一掺杂类型的外延层2。
95.在本实施例中，第一掺杂类型的衬底1为n型的衬底1。
96.如图6所示，在一些可选的实施方式中，首先提供n型的衬底1，然后在衬底1上进行外延，形成n型的外延层22。
97.s502、在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区3。
98.在本实施例中，第二掺杂类型的阱区3为p型的阱区3。
99.如图7所示，在外延层2远离第一表面11的表面上形成第二掺杂类型的阱区3，可以包括：
100.在外延层2远离第一表面11的表面上进行第二掺杂类型的离子掺杂，以形成第二掺杂类型的阱区3。
101.如图8所示，在一些可选的实施方式中，在外延层2远离第一表面11的表面上形成
第二掺杂类型的阱区3之后，还可以包括：
102.在阱区3内，形成与栅极沟槽结构4接触的第一掺杂类型的掺杂区5。
103.s503、在外延层2内形成沟槽结构44。
104.如图9所示，在外延层2内形成沟槽结构44，可以包括：
105.在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2内形成沟槽结构44。
106.具体的，可以利用掩模板在外延层2远离第一表面11的表面往下进行沟槽刻蚀，以使外延层2内形成沟槽结构44。
107.s504、在沟槽结构44内形成第一栅极氧化层45。
108.如图10所示，在沟槽结构44内形成第一栅极氧化层45，可以包括：
109.对沟槽结构44的上表面进行氧化，以在沟槽结构44内形成第一栅极氧化层45。
110.s505、在第一栅极氧化层45上形成第一场板42，在第一场板42上形成第二栅极氧化层46，直至在沟槽结构44内形成全部第一场板42，以及在最后一块第一场板42上形成第二栅极氧化层46；在平行于第一表面11的方向上，各个第一场板42具有相同的长度；各个第一场板42之间相互绝缘，栅极41与第一场板42之间绝缘；在垂直于第一表面11的方向上，相邻两个第一场板42之间的距离由各个第一场板42的厚度确定。
111.本实施方式以在垂直于第一表面11的平面上，第一场板42的截面形状为矩形的制造过程为例。如图11所示，在第一栅极氧化层45上沉积一层多晶硅，并对该层多晶硅进行光刻，以形成一个第一场板42；如图12所示，在第一场板42的上表面沉积形成一层第二栅极氧化层46；重复前述步骤，直至在沟槽结构44内形成全部第一场板42，以及在最后一个第一场板42上形成一层第二栅极氧化层46。在沟槽结构44内形成的全部第一场板42，以及在最后一个第一场板42上形成的一层第二栅极氧化层46如图13所示。
112.第一栅极氧化层45的材料和第二栅极氧化层46的材料可以均为多晶硅。
113.在垂直于第一表面11的平面上，第一场板42的截面形状为倒“v”型的制造过程与在垂直于第一表面11的平面上，第一场板42的截面形状为矩形的制造过程类似，区别仅在于，在第一栅极氧化层45上沉积一层多晶硅后，利用多晶硅不同晶相的刻蚀速率不同，形成一个倒“v”型的场板。第一场板42的截面形状为倒“v”型的制造过程在此不再赘述。
114.s506、在第二栅极氧化层46上形成栅极41和隔离介质层47，以形成栅极沟槽结构4。
115.如图14所示，在第二栅极氧化层46上形成栅极41，对栅极41的上表面进行氧化，形成隔离介质层47，以形成栅极沟槽结构4。
116.在一些可选的实施方式中，在垂直于第一表面11，且从栅极41至栅极沟槽结构4的底部的方向上，各个第一场板42的厚度均相同，且相邻两个第一场板42之间的距离依次递增。
117.在一些可选的实施方式中，在垂直于第一表面11，且从栅极41至栅极沟槽结构4的底部的方向上，相邻两个第一场板42之间的厚度依次递减，且相邻两个第一场板42之间的距离相等。
118.在一些可选的实施方式中，在第一栅极氧化层45上形成第一场板42，在第一场板42上形成第二栅极氧化层46，直至在沟槽结构44内形成全部第一场板42，以及在最后一块
第一场板42上形成第二栅极氧化层46，还可以包括：
119.在第一栅极氧化层45上形成第一场板42和第二场板43的一部分，在第一场板42上和第二场板43的一部分上形成第二栅极氧化层46，直至在沟槽结构44内形成全部第一场板42和整个第二场板43，以及在最后一块第一场板42上形成第二栅极氧化层46。
120.在一些可选的实施方式中，第二场板43与各个第一场板42的中心点连接，中心点为各个第一场板42在垂直于第一表面11的平面上的截面图形的中心点。
121.在一些可选的实施方式中，在垂直于第一表面11的平面上，第一场板42的截面形状为矩形。
122.在一些可选的实施方式中，第一场板42的材料为多晶硅。
123.在一些可选的实施方式中，衬底1还包括与第一表面11相对的第二表面12，在第二栅极氧化层46上形成栅极41和隔离介质层47，以形成栅极沟槽结构4之后，还可以包括：
124.在第二表面12形成漏极结构6。
125.在一些可选的实施方式中，在第二栅极氧化层46上形成栅极41和隔离介质层47，以形成栅极沟槽结构4之后，还可以包括：
126.在阱区3远离第一表面11的一侧形成源极结构7，源极结构7与隔离介质层47、掺杂区5和阱区3均接触。
127.在一些可选的实施方式中，第一掺杂类型为n型或p型中的一者，第二掺杂类型为n型或p型中的另一者。
128.关于上述实施例中的沟槽型mosfet晶体管制造方法，其中各个结构以及有益效果已经在有关该沟槽型mosfet晶体管的实施例中进行了详细描述，此处将不做详细阐述说明。
129.以上所述，仅为本技术的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本技术的保护范围之内。

技术特征：
1.一种沟槽型mosfet晶体管，其特征在于，包括：第一掺杂类型的衬底，所述衬底包括第一表面，所述第一表面上设置有第一掺杂类型的外延层；设置在所述外延层内的第二掺杂类型的阱区；设置在所述阱区内的栅极沟槽结构；所述栅极沟槽结构，包括：设置在远离所述第一表面一侧的栅极；设置在所述栅极与所述栅极沟槽结构的底部之间的多个相互绝缘的第一场板，在平行于第一表面的方向上，各个所述第一场板具有相同的长度；所述栅极与所述第一场板之间绝缘；在垂直于第一表面的方向上，相邻两个所述第一场板之间的距离由各个所述第一场板的厚度确定；所述沟槽型mosfet晶体管还包括：设置在所述栅极沟槽结构内的至少一个第二场板，所述第二场板与各个所述第一场板连接；所述第二掺杂类型与所述第一掺杂类型相反。2.根据权利要求1所述的沟槽型mosfet晶体管，其特征在于，在垂直于所述第一表面，且从所述栅极至所述栅极沟槽结构的底部的方向上，各个所述第一场板的厚度均相同，且相邻两个所述第一场板之间的距离依次递增。3.根据权利要求1所述的沟槽型mosfet晶体管，其特征在于，在垂直于所述第一表面，且从所述栅极至所述栅极沟槽结构的底部的方向上，相邻两个所述第一场板之间的厚度依次递减，且相邻两个所述第一场板之间的距离相等。4.根据权利要求1所述的沟槽型mosfet晶体管，其特征在于，所述第二场板与各个所述第一场板的中心点连接，所述中心点为各个所述第一场板在垂直于所述第一表面的平面上的截面图形的中心点。5.根据权利要求1至4中任一项所述的沟槽型mosfet晶体管，其特征在于，在垂直于所述第一表面的平面上，所述第一场板的截面形状为矩形。6.根据权利要求1至4中任一项所述的沟槽型mosfet晶体管，其特征在于，所述第一场板的材料为多晶硅。7.根据权利要求1至4中任一项所述的沟槽型mosfet晶体管，其特征在于，所述沟槽型mosfet晶体管，还包括：设置在所述阱区内，且与所述栅极沟槽结构接触的所述第一掺杂类型的掺杂区。8.根据权利要求1至4中任一项所述的沟槽型mosfet晶体管，其特征在于，所述衬底还包括与所述第一表面相对的第二表面，所述第二表面设置有漏极结构。9.根据权利要求1至4中任一项所述的沟槽型mosfet晶体管，其特征在于，所述第一掺杂类型为n型或p型中的一者，所述第二掺杂类型为n型或p型中的另一者。

技术总结
本申请公开了一种沟槽型MOSFET晶体管，涉及半导体器件技术领域。该沟槽型MOSFET晶体管包括：第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；设置在外延层内的第二掺杂类型的阱区；设置在阱区内的栅极沟槽结构；栅极沟槽结构，包括：设置在远离第一表面一侧的栅极；设置在栅极与栅极沟槽结构的底部之间的多个相互绝缘的第一场板，在平行于第一表面的方向上，各个第一场板具有相同的长度；栅极与第一场板之间绝缘；在垂直于第一表面的方向上，相邻两个第一场板之间的距离由各个第一场板的厚度确定。根据本申请能够保证沟槽型MOSFET晶体管内电场分布均匀，且简化制造工艺。简化制造工艺。简化制造工艺。


技术研发人员：付红霞 章剑锋 崔京京
受保护的技术使用者：瑞能半导体科技股份有限公司
技术研发日：2023.01.03
技术公布日：2023/7/28