静电卡盘的制作方法

1.本公开涉及：静电卡盘装置，其对在处理工件的步骤期间支撑工件有用；静电卡盘组合件的上陶瓷层组件，所述上陶瓷层具有经沉积电介质层、相对平滑表面或两者；以及相关方法。


背景技术：

2.静电卡盘用于半导体及微电子装置处理中。静电卡盘支撑工件(例如半导体晶片或微电子装置衬底)以对所述工件执行工艺。工件的下表面被支撑在卡盘的上表面处，同时，卡盘通过使用工件与卡盘之间的静电吸引力在工件上放置向下的力。
3.卡盘包含由介电材料(例如陶瓷)制成的上层。在上陶瓷层下方，上陶瓷层的下表面处是电极层。在操作中，将电压施加到电极层的电极，且那个电压会在所支撑工件内诱发电荷。工件中诱发的电荷具有与施加到电极的电压相反的极性。电极层与所支撑工件之间的相反电荷在工件与卡盘之间创建静电吸引。此静电吸引在工件上放置朝向卡盘的上表面的向下的力以在处理工件时维持工件的位置。
4.卡盘包含允许卡盘预制的各种结构、装置及设计。典型的静电卡盘组合件是多组件结构，其包含：平坦上表面，其支撑工件；电组件，例如电极、上表面处的导电涂层、用以从卡盘或所支撑工件移除静电电荷的接地连接；一或多个冷却系统，其用以控制卡盘或所支撑工件的温度；各种其它组件，其可包含测量探针、传感器及经调适以支撑工件或改变工件相对于卡盘的位置可移动引脚；基底层，其用以支撑上陶瓷层；以及冷却及电连接，其用以将卡盘连接到工具接口。
5.当工件被处理时，工件被卡盘的上表面支撑且由工件中诱发的静电电荷抵靠上表面被保持向下。在处理步骤完成时，关断到电极的电压，所诱发电荷消散或优选地被移除，且工件可从卡盘提起。
6.理想地，静电卡盘的上陶瓷层是完全绝缘体，其在操作期间不会受到施加到陶瓷层下方的电极的电压的影响。陶瓷层将不展现由电极处的电压通过感应或传导引起的任何电荷。
7.那将是电极与完全绝缘的陶瓷层之间的理想效果。然而，在真实世界系统中，陶瓷材料并非完全绝缘体且接触陶瓷层的表面的带电电极将导致电荷从电极到陶瓷层的非零流动。此效应称为电荷被“注入”到陶瓷层，从而导致“残留”电荷，其在使用静电卡盘的时段内缓慢积累于陶瓷层内。
8.如果大量残留电荷积累于卡盘的陶瓷层内，那么残留电荷可在卡盘的使用期间造成困难。残留电荷可致使工件抵靠卡盘的上表面“粘连”，这有时称为“晶片粘连”。晶片粘连是指卡盘对工件的非期望静电吸引，尤其是在从静电卡盘的电极移除电压的步骤之后。晶片粘连可致使难以从卡盘提起晶片或致使晶片在移除期间经历不可预测的移动。粘连还可能导致晶片断裂。


技术实现要素：

9.本技术案描述新颖静电卡盘装置及新颖静电卡盘装置的组件层。还描述用于制备所描述的静电卡盘的陶瓷层的方法及用于制备包含目前所描述的上陶瓷层的多组件静电卡盘的方法。
10.需要减少或防止静电电荷在使用卡盘期间积累于静电卡盘的陶瓷层中。据信，电荷积累通过在电压被施加到电极时电荷从陶瓷层的下表面处的电极到陶瓷层的转移而发生。
11.申请人已确认，陶瓷层中此类型的电荷积累可通过以下操作来减少：在与电极接触的位置处在陶瓷层上赋予相对平滑表面；在陶瓷层与电极之间放置电介质层；由具有高功函数的电极材料(金属、金属氧化物或其它非金属材料)形成电极；或的这些特征中的两者或更多者的组合。
12.所描述的静电卡盘组合件可包含具有上表面及下表面的上陶瓷层，其中电介质层经放置成在下表面与电极之间与陶瓷层的下表面接触。电介质层用作电极与陶瓷层之间的绝缘层，其可减少将从电极流到陶瓷层且在陶瓷层内产生残留电荷聚集的电荷量。
13.另外或替代地，接触电极的陶瓷层的下表面可相对平滑，即，可具有低表面粗糙度，例如小于或等于0.6、0.4或0.1微米的粗糙度(ra)。本技术人已确定电极的位置处的陶瓷层的表面粗糙度可影响从电极到陶瓷层的电荷转移，即，电传导。相对低的表面粗糙度可导致在使用期间相较于表面具有较高粗糙度的情况来说从电极转移到陶瓷层的电荷的量有所减少。表面粗糙度可通过使用已知装备及方法来测量，例如通过在10mn的力及60秒内的2mm扫描长度下使用具有触针12.5um尖端半径的bruker dektak xt触针式轮廓仪。
14.另外或替代地，静电卡盘的电极可由展现高功函数的一或多种金属材料制成，例如，至少4.5或至少5电子伏特的功函数。
15.在一方面中，本公开涉及一种静电卡盘，其包含：陶瓷层，其具有上表面及下表面；电极，其在所述下表面处；以及电介质层，其在所述陶瓷层与所述电极之间。
16.在另一方面中，本公开涉及一种静电卡盘，其包含：陶瓷层，其具有上表面及下表面；电极，其在所述下表面处；其中所述下表面具有小于或等于0.4微米的表面粗糙度(ra)。
17.在又一方面中，本公开涉及一种制备静电卡盘的方法。所述方法包含：在包括上表面及下表面的陶瓷层上，在所述下表面上形成电介质层；以及在所述电介质层上形成电极层。
18.本公开的又一方面涉及一种制备静电卡盘的方法。所述方法包含：在包含上表面及下表面的陶瓷层上，在所述下表面上形成电极层，所述下表面具有小于或等于0.4微米的表面粗糙度(ra)。
附图说明
19.图1是所描述的静电卡盘的侧视图。
具体实施方式
20.以下描述涉及新颖静电卡盘装置(在本文中有时称为“静电卡盘组合件”、“静电卡盘”或“卡盘”)及新颖静电卡盘装置的组件层。还描述用于制备所描述的静电卡盘的上陶瓷
层的方法及用于制备包含目前所描述的上陶瓷层的多组件静电卡盘的方法。
21.实例静电卡盘装置包含具有上表面及下表面的上陶瓷层，其中电介质层沉积到陶瓷层的下表面上。在那个位置处，电介质层用作电极与陶瓷层之间的绝缘层。绝缘电介质层可用作电极与陶瓷层之间的绝缘非导电屏障，其可减少可从电极流到陶瓷层且在陶瓷层内产生残留电荷聚集的电荷量。
22.另外或替代地，接触电极的陶瓷层的下表面可相对平滑，例如，可具有低表面粗糙度，例如小于或等于0.6、0.5、0.4、0.3、0.2或0.1微米的粗糙度(ra)。除非另有说明，否则在指下表面的粗糙度时，此粗糙度是指陶瓷层下表面上电极所定位的位置处在放置电极之前且在没有电介质层的情况下的粗糙度。
23.另外或替代地，静电卡盘的电极可由展现高功函数的一或多种金属材料制成，例如，至少4.5或至少5电子伏特的功函数。
24.本技术人已确定与电极接触的位置处的陶瓷层的表面粗糙度可影响从电极到陶瓷层的电荷转移，即，电传导。据发现，陶瓷层的表面粗糙度水平会影响陶瓷层内残留电荷的转移及聚集。在不受任何特定理论约束的情况下，假设陶瓷层的表面上的局部(例如微小或微观)峰可能有接受来自邻近电极的电荷的增加的趋势。含有如被测量为更高粗糙度(ra)的更高峰的陶瓷表面可允许相较于含有被测量为更低粗糙度(ra)的更低峰的陶瓷表面来说更大量的电荷从电极转移到陶瓷层。
25.所描述的静电卡盘是多件(“多层”或“多组件”)结构，其包含被一起组装为形成静电卡盘组合件的若干层的多个单独制备的或个别制备的组件。组合件包含各种结构及特征，其通常具有静电卡盘组合件且在处理期间允许卡盘支撑工件(例如半导体衬底、微电子装置、半导体晶片、其前驱体)，同时在工件与卡盘之间创建静电吸引力，其将工件保持在卡盘的上表面的适当位置处。与静电卡盘一起使用的实例工件包含半导体晶片、平面屏幕显示器、太阳能电池、光罩、光掩模及类似物。工件可具有等于或大于圆形的100毫米直径晶片、200毫米直径晶片、300毫米直径晶片或450毫米直径晶片的面积的面积。
26.卡盘包含上“工件接触表面”，其经调适以在处理期间支撑工件。上表面通常具有圆形表面区域，其具有定义工件接触表面及多层卡盘两者的周长的圆形边缘。如本文中使用，术语“工件接触表面”是指静电卡盘的上暴露表面，其在使用期间接触工件且包含由陶瓷材料的制成且具有上表面的“主磁场”，通常在上表面处具有凸起，且具有可覆盖上表面的至少一部分的任选导电涂层。工件被保持在工件接触表面处，其中工件的底部表面被凸起的上表面支撑且与所述上表面接触，使得工件被支撑在陶瓷层的上表面上方的一小距离处。
27.卡盘包含用于在工件上放置向下的力以抵靠工件接触表面牢固地将工件保持在适当位置的电极。电极定位于上陶瓷层下方。当将电压施加到电极时，在卡盘与工件之间产生吸引静电力。具有第一极性的电压在所支撑工件中诱发相反极性的电荷。在(一个极性的)工件与(相反极性的)电极中存在的相反电荷在电极与所支撑工件之间产生静电吸引。实例静电卡盘组合件可与ac及dc库伦(coulombic)卡盘及约翰森-拉赫贝克(johnsen-rahbek)卡盘一起使用。
28.卡盘组合件还可包含使卡盘起作用所需的或对使卡盘起作用有用的数个其它层、装置、结构或特征。实例包含：接地装置，例如接地层及相关电连接；测量装置，其用于在使
用卡盘期间测量压力、温度或电性质；管道(冷却通道)，其在卡盘的层(例如基底)内，所述管道用作温度控制功能的部分；工件接触表面与工件之间的背侧气流功能，其用于气流及压力控制；导电表面涂层；以及其它。
29.卡盘组合件的一个层是组合件的上部处的上陶瓷层(或简称为“陶瓷层”)。陶瓷层可为组合件的顶层，其不包括导电涂层、凸起或类似物中的任一者，所述顶层可放置于陶瓷层的上表面上。陶瓷层可由有用的陶瓷介电材料制成。实例材料尤其包含氧化铝(al2o3)、氮化铝、石英、sio2(玻璃)。陶瓷层可由单(整体)层材料制成或可替代地在必要时由两种或更多种不同材料制成，例如多个不同材料层。陶瓷层的厚度可为任何有效厚度，例如在从50微米到1毫米的范围内的厚度。
30.陶瓷层可包括介电材料、基本上由介电材料组成或由介电材料组成，所述介电材料例如陶瓷材料。陶瓷层由提供介电性质以及所期望机械性质(例如刚度)的材料制成。陶瓷层可含有至少90、95或99重量百分比的一或多种不同陶瓷材料。
31.陶瓷层下面由基底层(简称为“基底”)支撑着，基底层可由金属制成，尤其例如铝、铝合金、钛合金、不锈钢或金属基复合材料。
32.通常，在陶瓷层与基底之间是以下中的一或多者：接合层(例如聚合物粘合剂)；电极层，其含有接触陶瓷层的下(底部)表面的一或多个电极；接地层；绝缘层，其允许电极及其它层以电方式起作用；或额外电路系统。
33.在图1处展示有用的卡盘组合件的实例。卡盘组合件10包含基底12、陶瓷层(“组合件”)14及将基底12的上表面接合到陶瓷层14的底部或下表面的接合层16。陶瓷层14还包含安置于底部表面处的电极(未明确展示)。在陶瓷层14的上表面处是凸起18的图案。如说明，工件(被展示为晶片20)被凸起支撑。空间22存在于晶片20的下表面与陶瓷层14的上部之间。空间22由定位于陶瓷层14的上表面处的凸起18创建，凸起18将晶片20支撑在略高于陶瓷层14的上表面的一距离处。
34.根据本描述的陶瓷层及静电卡盘组合件，卡盘的陶瓷层包含以下特征中的一者或两者：i)陶瓷层的下表面处、与电极接触的位置处的下表面粗糙度；ii)陶瓷层的底部表面处的电介质层，其在所述底部表面与电极之间。
35.陶瓷层包含块状陶瓷层(“陶瓷主体”)，其经形成为具有上表面、下表面及厚度(通常在1到10毫米的范围内)的陶瓷主体。陶瓷主体由任何有用工艺形成，其中实例方法包含一或多个步骤，所述步骤可包含模制或冲压陶瓷材料(例如陶瓷粉末)以形成经模制或经冲压主体(有时称为“生坯”)，接着进行高温烧结步骤以致使经冲压或经模制主体的陶瓷颗粒变得接合在一起以形成陶瓷主体。经烧结陶瓷主体是具有上表面及下表面的刚性陶瓷主体。陶瓷主体可具有均匀的成分及稠密形式，如按照低孔隙度测量，例如低于10％、5％或2％或1％的孔隙度(每块状陶瓷主体体积的孔隙体积)。
36.针对在静电卡盘中的使用，将上及下表面处理为十分平坦的且具有所期望表面粗糙度。通常，可形成且处理陶瓷层的上表面以具有从0.5微米到约1微米的表面粗糙度(ra)。
37.针对先前静电卡盘组合件的陶瓷层，通常处理面向电极及粘合(接合)层的陶瓷层的下表面以使其具有至少0.6微米或不小于1.0微米的表面粗糙度(ra)。已使用了此表面粗糙度水平，这是因为此粗糙度水平对在陶瓷表面与接合层的粘合剂之间产生良好粘合及在陶瓷表面与接触陶瓷表面的电极之间产生良好粘合是有效的。
38.根据本公开，可形成且处理陶瓷层的底部表面(即，接触接合层及电极的陶瓷层的表面)以使其比静电卡盘组合件的先前陶瓷层的底部表面更平滑。申请人已确定，陶瓷层的底部表面与电极之间的接触区域处的陶瓷层的底部表面的粗糙度水平可影响从电极转移到陶瓷层的静电电荷的量。
39.陶瓷层的粗糙度是表面的峰及谷微观几何结构的量度。表面的峰的顶部与谷的底部之间的更大差异、更高数目个峰及谷或两者可允许相较于将转移到在峰的顶部与谷的底部之间具有更小差异、或更少峰及谷的表面的电荷量来说更大量的静电电荷从电极转移到表面。接触带电电极的陶瓷层的更高粗糙度可允许增加从接触陶瓷层且具有高电压电荷的电极传递到陶瓷层的电荷量。具有减少的峰到谷微观几何水平及更少峰及谷的陶瓷层的相对平滑表面可减小当将电压施加到接触陶瓷表面的电极时在峰下产生的磁场的存在或强度。减小陶瓷表面处、微观峰处的磁场的强度量可减少从电极发射到陶瓷层的变成陶瓷层内的经积累静电电荷的电荷量。
40.因此，本描述的陶瓷层的底部表面相较于与先前静电卡盘一起使用的表面来说具有相对平滑的表面，特别是在接触电极的表面的区域处。更平滑的表面减小的峰到谷粗糙度且可具有减少从接触陶瓷层的高压电极传递到陶瓷层的电荷量的效果。在使用含有具有更平滑表面的陶瓷层的静电卡盘的时间内，将减少传递到陶瓷层且积累于陶瓷层内的残留电荷量。陶瓷层的底部表面的有用或优选粗糙度水平的实例可小于或等于0.6微米、0.5微米、0.4微米、0.3微米、0.2微米、0.1微米或0.05微米。
41.另外或替代地，陶瓷层可包含施覆到接触电极的下表面的电介质层。如本文中使用，“电介质层”是被制成包含介电材料的层或涂层，所述介电材料已例如通过沉积方法(例如原子层沉积、化学气相沉积、物理气相沉积等)被添加到(例如沉积到)陶瓷层的表面。“电介质层”是如最初沉积的层或涂层或其修改或衍生物，例如随后被化学改性或处理或进一步加工的经沉积层。
42.电介质层是在陶瓷层与接触陶瓷层的电极之间提供电绝缘及电流的电阻的电绝缘层。电介质层可具有高介电强度，例如高电阻率(以ρohm-m为单位)，例如至少与陶瓷层的电阻率一样高、优选地更高的电阻率，例如至少1x 10
14
ρohm-m的电阻率。
43.介电材料的实例包含氧化铝(al2o3)、硅基陶瓷材料(例如sio、sin)、例如氧化锆或氧化铪的金属氧化物、这些的组合或类似物。根据需要，例如，基于性能及制造考虑，施覆到陶瓷层的表面的电介质层可由与陶瓷层的材料相同类型的电介质层制成。根据特定实例，陶瓷层可由氧化铝制成，且施覆到陶瓷层的电介质层也可由氧化铝制成。根据其它实例，电介质层可由不同于陶瓷层的材料的介电材料制成。
44.电介质层可包括施覆到或沉积到陶瓷层的下表面上的介电材料、基本上由所述介电材料组成或由所述介电材料组成。电介质层由具有高介电强度且可经施覆以在陶瓷层的下表面处形成连续的电绝缘层的一或多种材料制成。电介质层可含有至少90、95或99重量百分比的一或多种不同介电材料。
45.电介质层可展现任何有用的厚度，例如在纳米到微米的范围内的厚度。有用或优选电介质层可以一厚度且通过允许电介质层符合陶瓷层的表面处存在的微观结构(即，电介质层是保形的且通过显著增加或减小经测量表面粗糙度(例如通过将经测量表面粗糙度改变达2％、5％或10％以上)而不会影响陶瓷层表面的粗糙度)的技术经沉积到陶瓷层表面
上。在电介质层被施覆到陶瓷层之后，所测量的陶瓷层的粗糙度可在如针对电介质层被施覆之前的陶瓷层描述的范围内，例如，包含施覆到陶瓷层的电介质层的陶瓷层可展现小于或等于0.6微米、0.5微米、0.4微米、0.3微米、0.2微米、0.1微米或0.05微米的粗糙度水平。
46.通过沉积技术(例如，通过原子层沉积)施覆的电介质层的有用厚度可低于200纳米，例如从几纳米(例如5或10纳米)到400纳米(nm)、或从50或100纳米到200纳米。电介质层可在陶瓷层的整个表面上是连续的，或至少可在接触电极的陶瓷层表面的部分上是连续的。
47.许多方法是已知的且对将介电材料的层沉积到陶瓷表面上在商业上是有用且有效的。常见实例包含原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)(例如溅镀)以及这些方法的经修改版本，例如等离子体增强化学气相沉积(pecvd)。通过特定类型的沉积方法制备的电介质层可参考沉积方法来命名，例如，通过化学气相沉积方法施覆的电介质层可称为“cvd电介质层”；通过原子层沉积方法施覆到陶瓷层的电介质层可称为“ald电介质层”；通过物理气相沉积方法施覆到陶瓷层的电介质层可称为“pvd电介质层”。
48.虽然如本文中描述的陶瓷层及卡盘组合件不限于在陶瓷表面处形成或施覆电介质层的任何特定方法或电介质层的特定形式，但展现某些性质的电介质层可特别有用。举例来说，施覆到陶瓷层以提供电绝缘(电介质)效果(例如高电阻率)的电介质层应存在于陶瓷层表面上作为连续且基本上无缺陷层。而且，潜在优选的是，电介质层在施覆时可为相对稠密的且相对于陶瓷层的表面是保形的。
49.因此，有用或优选电介质层包含ald电介质层，其意指通过原子层沉积施覆到陶瓷层表面上的电介质层。原子层沉积技术对产生经沉积介电材料层有效，所述层相对稠密(相较于通过其它沉积技术施覆的层来说)具有十分低的缺陷水平、是高度保形的且其展现良好的介电性质。
50.原子层沉积是一种将十分薄的材料(在本文，介电材料)层沉积到衬底材料(在本文，陶瓷层的表面)上的方法。电介质层可由单种类型的经沉积材料制成，或可由在电介质层内经沉积为交替层(子层)的多种(例如两种或更多种)不同材料制成。根据实例ald电介质层，ald层可由单一类型的介电材料制成，例如zro、hfo、氧化铝等。根据其它实例ald电介质层，经沉积ald电介质层可由不同(例如交替)介电材料的多个子层组成，例如，电介质层可由zro与hfo的交替沉积的子层组成。
51.可用通过原子层沉积制备的电介质层实现的优点包含：电介质层与衬底微观结构的良好一致性(例如，经施覆ald电介质层不会显著影响经测量表面粗糙度值)；电介质层的厚度的精确控制；层的区域上电介质层的厚度的高度均匀性；施覆两种或更多种不同经沉积介电材料作为电介质层的不同子层的能力；以及具有十分低的缺陷(例如针孔、裂纹、裂缝及晶粒边界)水平的涂层的制备。
52.电极层可包含一个或多个单独的电极元件，通常定位于陶瓷层的下表面的部分上作为一个或多个电极的图案。电极可通过多种方法中的任一者经形成或施覆到陶瓷层或先前放置于陶瓷层上的电介质层，包含通过沉积方法。电极层的一或多个电极可以施覆到表面的仅一部分的图案的形式经施覆或沉积到陶瓷层表面上。根据其它方法，电极可通过以下操作形成于陶瓷层表面上：首先在陶瓷层的整个表面上施覆一层连续的导电(例如金属)电极材料，接着进行通过蚀刻来移除连续层的部分以留下要保持的所期望图案的步骤。
53.用于将一层电极材料沉积到陶瓷表面上的各种方法是已知的。通用实例包含原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)(例如溅镀)以及这些方法的许多经修改版本，例如等离子体增强化学气相沉积(pecvd)。
54.电极可由任何金属(包含金属合金)或非金属制成，所述金属或非金属可有效用作电极且可经处理以形成电极结构作为静电卡盘的部分，例如通过将电极沉积到陶瓷层的表面上。实例电极材料尤其包含金属、金属合金及导电非金属氮化钛、氮化锆、氮化铬、氧化铟锡。
55.有用或优选电极材料可为具有“功函数”的金属，其以将允许电子逸出电极且传递到电介质层且保持在电介质层中作为经积累电子电荷的方式减小逸出电极的结构的电子流。金属材料的“功函数”是已知性质，定义为电子从金属表面逸出所需的最小能量。优选电极材料可为具有至少4.5、5电子伏特(ev)的功函数的金属。此类金属的实例包含ni、co、w、pb、pt、ir及au。
56.电极可包括具有至少4.5或至少5电子伏特的功函数的金属、基本上由所述金属组成或由所述金属组成。有用电极材料可为高度导电的且可例如通过沉积技术施覆到静电卡盘的陶瓷层的表面以用作电极的材料。电极层可含有至少90、95或99重量百分比的一或多种不同金属材料，例如至少90、95或99重量百分比的具有至少4.5或至少5电子伏特的功函数的一或多种不同金属材料。
57.卡盘组合件的陶瓷层可通过使用各种有用处理及制造技术来制备，例如：用以形成陶瓷层主体的已知技术；用以将陶瓷层的表面处理成所期望表面粗糙度的已知技术；以及用以将电极层、电介质层或两者施覆到陶瓷层的表面的沉积技术。
58.根据实例，一种用于制备所描述的陶瓷层或静电卡盘的方法可包含在陶瓷层的表面上形成电极层。陶瓷层的表面可如描述那样，且可包含电介质层、可展现低表面粗糙度(例如，小于或等于0.6微米)或两者。
59.电极层及任选电介质层可各自形成为图案。
60.替代地，一种方法可包含包括以下的步骤：在下表面上沉积电介质层作为未经图案化电介质层；在下表面上、电介质层之上沉积电极层作为未经图案化电极层；及通过蚀刻移除电极层的部分以形成经图案化电极层。
61.在第一方面中，一种静电卡盘包括：陶瓷层，其包括上表面及下表面；电极，其在所述下表面处；以及电介质层，其在所述陶瓷层与所述电极之间。
62.在根据第一方面所述的第二方面中，所述电介质层是沉积到所述下表面上的cvd电介质层、ald电介质层或pecvd电介质层。
63.在根据先前方面中任一方面所述的第三方面中，所述电介质层具有小于200纳米的厚度。
64.在根据先前方面中任一方面所述的第四方面中，所述电介质层包括不同于所述陶瓷层的陶瓷材料的介电材料。
65.在根据先前方面中任一方面所述的第五方面中，所述介电材料包括：氧化铝(al2o3)、硅基陶瓷材料(例如sio、sin)、例如氧化锆或氧化铪的金属氧化物。
66.在根据先前方面中任一方面所述的第六方面中，所述陶瓷层包括氧化铝且所述电介质层包括氧化铝。
67.在根据先前方面中任一方面所述的第七方面中，所述电极包括具有至少4.5电子伏特的功函数的金属。
68.在根据先前方面中任一方面所述的第八方面中，所述电极包括从ni、co、w、pb、pt、ir及au选出的金属。
69.在根据先前方面中任一方面所述的第九方面中，所述下表面具有小于或等于0.4微米的表面粗糙度(ra)。
70.在根据先前方面中任一方面所述的第十方面中，所述下表面具有小于或等于0.1微米的表面粗糙度(ra)。
71.在根据先前方面中任一方面所述的第十一方面中，所述陶瓷层包括氧化铝。
72.在根据先前方面中任一方面所述的第十二方面中，所述电介质层是氧化铝ald电介质层。
73.在第十三方面中，一种静电卡盘包括：陶瓷层，其包括上表面及下表面；电极，其在所述下表面处，所述下表面具有小于或等于0.4微米的表面粗糙度(ra)。
74.在根据第十三方面所述的第十四方面中，所述下表面具有小于或等于0.1微米的表面粗糙度(ra)。
75.在根据第十三或第十四方面所述的第第十五方面中，所述电极包括具有至少4.5电子伏特的功函数的金属。
76.在根据第十五方面所述的第十六方面中，所述电极包括ni、co、w、pb、pt、ir或au。
77.在第十七方面中，一种使用根据先前方面中任一方面所述的静电卡盘的方法包括：在所述上表面处支撑半导体晶片；将电压施加到所述电极以在所述半导体晶片中诱发相反电压；处理所述半导体晶片；从所述电极移除所述电压；以及从所述上表面提起所述晶片。
78.在根据第十七方面所述的第十八方面中，所述电压是直流电压。
79.在第十九方面中，一种制备静电卡盘的方法包含：在包括上表面及下表面的陶瓷层上，在所述下表面上形成电介质层；以及在所述电介质层上形成电极层。
80.根据第十九方面所述的第二十方面进一步包括通过从化学气相沉积、等离子体辅助化学气相沉积及原子层沉积选出的方法形成所述电介质层。
81.根据第十九方面所述的第二十一方面进一步包括通过原子层沉积形成所述电介质层。
82.根据第十九到第二十一方面中任一方面所述的第二十二方面进一步包括通过从化学气相沉积、等离子体增强化学气相沉积及原子层沉积选出的方法沉积所述电极层。
83.在根据第十九到第二十二方面中任一方面所述的第二十三方面中，所述介电材料包括：氧化铝(al2o3)、硅基陶瓷材料(例如sio、sin)、例如氧化锆或氧化铪的金属氧化物。
84.在根据第十九到第二十三方面中任一方面所述的第二十四方面中，所述电介质层具有小于200纳米的厚度。
85.在根据第十九到第二十四方面中任一方面所述的第二十五方面中，所述电极包括具有至少4.5电子伏特的功函数的金属。
86.在根据第二十五方面所述的第二十六方面中，所述电极包括：ni、co、w、pb、pt、ir或au。
87.在根据第十九到第二十六方面中任一方面所述的第二十七方面中，所述下表面具有小于或等于0.4微米的表面粗糙度(ra)。
88.在第二十八方面中，一种制备静电卡盘的方法包括：在包括上表面及下表面的陶瓷层上，在所述下表面上形成电极层，所述下表面具有低于0.4微米的表面粗糙度(ra)。
89.在根据第二十八方面所述的第二十九方面中，所述电极包括具有至少4.5电子伏特的功函数的金属。
90.在根据第二十八方面或第二十九方面所述的第三十方面中，所述电极包括：ni、co、w、pb、pt、ir或au。

技术特征：
1.一种静电卡盘，其特征在于所述静电卡盘包括：陶瓷层，其包括上表面及下表面，电极，其在所述下表面处，以及电介质层，其在所述陶瓷层与所述电极之间。2.根据权利要求1所述的静电卡盘，其特征在于所述电介质层是沉积到所述下表面上的cvd电介质层、ald电介质层或pecvd电介质层。3.根据权利要求1所述的静电卡盘，其特征在于所述电介质层具有小于200纳米的厚度。4.根据权利要求1所述的静电卡盘，其特征在于所述电介质层由不同于所述陶瓷层的陶瓷材料的介电材料制成。5.根据权利要求1所述的静电卡盘，其特征在于所述电介质层由硅基陶瓷材料或金属氧化物制成。6.根据权利要求5所述的静电卡盘，其特征在于所述硅基陶瓷材料是sio或sin。7.根据权利要求5所述的静电卡盘，其特征在于所述金属氧化物是氧化锆或氧化铪。8.根据权利要求1所述的静电卡盘，其特征在于所述陶瓷层由氧化铝制成且所述电介质层由氧化铝制成。9.根据权利要求1所述的静电卡盘，其特征在于所述电极由具有至少4.5电子伏特的功函数的金属制成。10.根据权利要求9所述的静电卡盘，其特征在于所述电极由ni、co、w、pb、pt、ir或au制成。11.根据权利要求1所述的静电卡盘，其特征在于所述下表面具有小于或等于0.4微米的表面粗糙度ra。12.根据权利要求1所述的静电卡盘，其特征在于所述下表面具有小于或等于0.4微米的表面粗糙度ra。13.根据权利要求1所述的静电卡盘，其特征在于所述电介质层由氧化铝制成。

技术总结
本实用新型描述静电卡盘，所述静电卡盘包括：陶瓷层，其包括上表面及下表面；电极，其在所述下表面处；以及电介质层，其在所述陶瓷层与所述电极之间。与所述电极之间。与所述电极之间。


技术研发人员：刘研 J
受保护的技术使用者：恩特格里斯公司
技术研发日：2022.10.27
技术公布日：2023/7/20