具有竖直字线势垒的三维存储器器件及其形成方法与流程

具有竖直字线势垒的三维存储器器件及其形成方法
1.相关申请
2.本技术要求2021年6月11日提交的美国非临时专利申请17/345,831号和2021年6月11日提交的美国非临时专利申请17/345,860号的优先权权益，这些非临时专利申请的全部内容据此以引用方式并入以用于所有目的。
技术领域
3.本公开整体涉及半导体器件领域，并且具体地讲，涉及具有竖直字线势垒的三维存储器器件及其形成方法。


背景技术：

4.每个单元具有一个位的三维竖直nand串在t.endoh等人的标题为“novel ultra high density memory with a stacked-surrounding gate transistor(s-sgt)structured cell”，iedm proc.(2001)33-36的文章中公开。


技术实现要素：

5.根据本公开的一个方面，提供了一种三维存储器器件，该三维存储器器件包括：绝缘层和导电层的交替堆叠；存储器开口，所述存储器开口竖直延伸穿过所述交替堆叠；以及存储器开口填充结构，所述存储器开口填充结构位于所述存储器开口内，其中所述存储器开口填充结构中的每个存储器开口填充结构包括存储器元件的相应竖直堆叠。所述导电层中的每个导电层包括金属填充材料层和竖直管状金属衬垫，所述竖直管状金属衬垫横向围绕所述存储器开口填充结构中的相应存储器开口填充结构，并且位于所述金属填充材料层与所述存储器开口填充结构中的所述相应存储器开口填充结构之间。
6.根据本公开的另一方面，一种形成三维存储器器件的方法包括：在衬底上方形成绝缘层和牺牲材料层的交替堆叠；穿过所述交替堆叠形成存储器开口；在所述存储器开口内形成牺牲存储器开口填充结构；通过相对于所述绝缘层和所述牺牲存储器开口填充结构选择性地移除所述牺牲材料层来形成背侧凹陷部；在相应背侧凹陷部中形成导电层；在形成所述导电层之后通过移除所述牺牲存储器开口填充结构而在所述存储器开口的体积内形成腔体；穿过所述存储器开口在所述导电层上或所述导电层中形成管状金属衬垫的竖直堆叠；以及在所述存储器开口的所述体积内的所述腔体中形成存储器开口填充结构，其中所述存储器开口填充结构中的每个存储器开口填充结构包括存储器元件的相应竖直堆叠。
7.根据本公开的又一个方面，提供了一种三维存储器器件，该三维存储器器件包括：位于衬底上方的绝缘层和导电层的交替堆叠；存储器开口，所述存储器开口竖直延伸穿过所述交替堆叠；存储器开口填充结构，所述存储器开口填充结构位于所述存储器开口内，其中所述存储器开口填充结构中的每个存储器开口填充结构包括存储器元件的相应竖直堆叠；以及背侧阻挡介电层，所述背侧阻挡介电层在至少三个侧面上围绕相应导电层。所述导电层中的每个导电层包括金属填充材料层和竖直管状金属衬垫，所述竖直管状金属衬垫横
向围绕所述存储器开口填充结构中的相应存储器开口填充结构，并且位于所述金属填充材料层与所述背侧阻挡介电层中的相应背侧阻挡介电层的竖直延伸部分之间。
8.根据本公开的还一方面，一种形成三维存储器器件的方法包括：在衬底上方形成绝缘层和牺牲材料层的交替堆叠；穿过所述交替堆叠形成存储器开口；在所述存储器开口内形成牺牲存储器开口填充结构；通过相对于所述绝缘层和所述牺牲存储器开口填充结构选择性地移除所述牺牲材料层来形成背侧凹陷部；在所述背侧凹陷部中形成导电层，其中所述导电层中的每个导电层包括金属填充材料层；通过相对于所述绝缘层和所述导电层选择性地移除所述牺牲存储器开口填充结构而在所述存储器开口的体积内形成腔体；通过氮化、氧化或掺入硼原子将金属填充材料层的暴露于所述腔体中的竖直部分转换成金属化合物材料而在所述导电层中形成管状金属衬垫的竖直堆叠；以及在所述存储器开口的所述体积内的所述腔体中形成存储器开口填充结构，其中所述存储器开口填充结构中的每个存储器开口填充结构包括存储器元件的相应竖直堆叠。
附图说明
9.图1为根据本公开的第一实施方案的在形成至少一个外围器件、半导体材料层以及栅极介电层之后的第一示例性结构的示意性竖直剖面图。
10.图2为根据本公开的第一实施方案的在形成绝缘层和牺牲材料层的交替堆叠之后的第一示例性结构的示意性竖直剖面图。
11.图3是根据本公开的第一实施方案的在形成阶梯式平台和后向阶梯式介电材料部分之后的第一示例性结构的示意性竖直剖面图。
12.图4a为根据本公开的第一实施方案的在形成存储器开口和支撑开口之后的第一示例性结构的示意性竖直剖面图。
13.图4b是图4a的第一示例性结构的俯视图。竖直平面a-a’为图4a的剖面的平面。
14.图5a是根据本公开的第一实施方案的在形成牺牲存储器开口填充结构和牺牲支撑开口填充结构之后的第一示例性结构的示意性竖直剖面图。
15.图5b是图5a的第一示例性结构的俯视图。竖直平面a-a'为图5a的剖面的平面。
16.图6a是根据本公开的第一实施方案的在形成背侧沟槽之后的第一示例性结构的示意性竖直剖面图。
17.图6b是图6a的第一示例性结构的部分透视俯视图。竖直平面a-a'是图6a的示意性竖直剖面图的平面。
18.图7是根据本公开的第一实施方案的在形成背侧凹陷部之后的第一示例性结构的示意性竖直剖面图。
19.图8是根据本公开的第一实施方案的在形成包括第一导电材料的保形金属衬垫之后的第一示例性结构的示意性竖直剖面图。
20.图9是根据本公开的第一实施方案的在形成包括第二导电材料的金属填充材料层之后的第一示例性结构的示意性竖直剖面图。
21.图10是根据本公开的第一实施方案的在从背侧沟槽内部移除导电材料之后的第一示例性结构的示意性竖直剖面图。
22.图11是根据本公开的第一实施方案的在形成绝缘间隔物和背侧接触结构之后的
第一示例性结构的示意性竖直剖面图。
23.图12是根据本公开的第一实施方案的在移除存储器开口填充结构和牺牲支撑开口填充结构之后的第一示例性结构的示意性竖直剖面图。
24.图13a至图13h是根据本公开的第一实施方案的在存储器堆叠结构、任选的介电芯和漏极区形成于其中期间位于第一示例性结构内的存储器开口的顺序示意性竖直剖面图。
25.图14a和图14b示出根据本公开的第一实施方案的第一示例性结构的第一另选构型内的存储器开口的顺序竖直剖面图。
26.图15a和图15b示出根据本公开的第一实施方案的第一示例性结构的第二另选构型内的存储器开口的顺序竖直剖面图。
27.图16a和图16b示出根据本公开的第一实施方案的第一示例性结构的第三另选构型内的存储器开口的顺序竖直剖面图。
28.图17是根据本公开的第一实施方案的在移除存储器开口填充结构和牺牲支撑开口填充结构之后的第一示例性结构第四另选构型的示意性竖直剖面图。
29.图18a和图18b是根据本公开的第一实施方案的在存储器堆叠结构、任选的介电芯和漏极区形成于其中期间位于第一示例性结构的第四另选构型内的存储器开口的顺序示意性竖直剖面图。
30.图19a和图19b是根据本公开的第一实施方案的在存储器堆叠结构、任选的介电芯和漏极区形成于其中期间位于第一示例性结构的第五另选构型内的存储器开口的顺序示意性竖直剖面图。
31.图20a是根据本公开的第一实施方案的在形成接触层级介电层和附加接触通孔结构之后的第一示例性结构的示意性竖直剖面图。
32.图20b是图20a的第一示例性结构的部分透视俯视图。竖直平面a-a'为图20a的示意性竖直剖面图的平面。
33.图21是根据本公开的第二实施方案的在形成背侧阻挡介电层之后的第二示例性结构的示意性竖直剖面图。
34.图22是根据本公开的第二实施方案的在形成包括第二导电材料的金属填充材料层之后的第二示例性结构的示意性竖直剖面图。
35.图23是根据本公开的第二实施方案的在从背侧沟槽内部移除导电材料之后的第二示例性结构的示意性竖直剖面图。
36.图24是根据本公开的第二实施方案的在形成绝缘间隔物和背侧接触结构之后的第二示例性结构的示意性竖直剖面图。
37.图25a至图25h是根据本公开的第二实施方案的在存储器堆叠结构、任选的介电芯和漏极区形成于其中期间位于第二示例性结构内的存储器开口的顺序示意性竖直剖面图。
38.图26是根据本公开的第二实施方案的在形成存储器开口填充结构和支撑柱结构之后的第二示例性结构的示意性竖直剖面图。
39.图27a是根据本公开的第二实施方案的在形成接触层级介电层和附加接触通孔结构之后的第二示例性结构的示意性竖直剖面图。
40.图27b是图27a的第二示例性结构的部分透视俯视图。竖直平面a-a'为图27a的示意性竖直剖面图的平面。
具体实施方式
41.如上文所讨论的，本公开涉及包含竖直字线势垒的三维存储器器件及其形成方法，其各个方面在下文中有所描述。本公开的实施方案可用于形成各种结构，包括多层级存储器结构，其非限制性示例包括半导体器件，诸如包括多个nand存储器串的三维存储器阵列器件。
42.附图未按比例绘制。在其中示出元件的单个实例的情况下可以重复元件的多个实例，除非明确地描述或以其他方式清楚地指出不存在元件的重复。序号诸如“第一”、“第二”和“第三”仅仅被用于标识类似的元件，并且在本公开的整个说明书和权利要求书中可采用不同序号。术语“至少一个”元件是指包括单个元件的可能性和多个元件的可能性的所有可能性。
43.相同的附图标号表示相同的元件或相似的元件。除非另有说明，具有相同附图标号的元件被假定具有相同的组成和相同的功能。除非另外指明，否则元件之间的“接触”是指提供元件共享的边缘或表面的元件之间的直接接触。如果两个或更多个元件彼此或彼此之间不直接接触，则这两个元件彼此“分离”或彼此之间“分离”。如本文所用，定位在第二元件“上”的第一元件可以定位在第二元件的表面的外侧上或者第二元件的内侧上。如本文所用，如果在第一元件的表面和第二元件的表面之间存在物理接触，则第一元件“直接”定位在第二元件上。如本文所用，如果在第一元件和第二元件之间存在由至少一种导电材料组成的导电路径，则第一元件“电连接到”第二元件。如本文所用，“原型”结构或“过程中”结构是指随后在其中至少一个部件的形状或组成中被修改的瞬态结构。
44.如本文所用，“层”是指包括具有厚度的区域的材料部分。层可在下层或上覆结构的整体上方延伸，或者可具有小于下层或上覆结构的范围的范围。另外，层可以是均匀或不均匀的连续结构的厚度小于连续结构的厚度的区域。例如，层可以定位在连续结构的顶表面和底表面之间或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可水平地、竖直地和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，或者可以在其上、在其上方和/或在其下方具有一个或多个层。
45.一般来讲，半导体管芯或半导体封装可以包括存储器芯片。每个半导体封装包含一个或多个管芯(例如，一个、两个或四个管芯)。管芯是可独立地执行命令或报告状态的最小单元。每个管芯包含一个或多个平面(通常为一个或两个面)。尽管存在一些限制，但在每个平面上均可发生相同的并发操作。每个平面包含多个块，这些块是可通过单个擦除操作擦除的最小单元。每个块包含多个页，这些页是可被编程的最小单元，即，可在其上执行读取操作的最小单元。
46.参考图1，示出了根据本公开的实施方案的第一示例性结构，该第一示例性结构可用于例如制造包含竖直nand存储器器件的器件结构。第一示例性结构包括衬底(9,10)，该衬底可以是半导体衬底。衬底可包括衬底半导体层9和任选的半导体材料层10。衬底半导体层9可以是半导体晶圆或半导体材料层，并且可以包括至少一种元素半导体材料(例如，单晶硅晶圆或层)、至少一种iii-v族化合物半导体材料、至少一种ii-vi族化合物半导体材料、至少一种有机半导体材料，或本领域已知的其他半导体材料。衬底可以具有主表面7，该主表面可以是例如衬底半导体层9的最顶表面。主表面7可以是半导体表面。在一个实施方案中，主表面7可以是单晶半导体表面，诸如单晶半导体表面。
47.如本文所用，“半导体材料”是指具有在1.0
×
10-6
s/cm至1.0
×
105s/cm的范围内的电导率的材料。如本文所用，“半导体材料”是指在其中不存在电掺杂剂的情况下具有在1.0
×
10-6
s/cm至1.0
×
105s/cm的范围内的电导率的材料，并且能够在适当掺杂电掺杂剂时产生具有在1.0s/cm至1.0
×
105s/cm的范围内的电导率的掺杂材料。如本文所用，“电掺杂剂”是指将空穴添加到能带结构内的价带的p型掺杂剂，或者将电子添加到能带结构内的导带的n型掺杂剂。如本文所用，“导电材料”是指具有大于1.0
×
105s/cm的电导率的材料。如本文所用，“绝缘体材料”或“介电材料”是指具有小于1.0
×
10-6
s/cm的电导率的材料。如本文所用，“重掺杂半导体材料”是指以足够高的原子浓度掺杂有电掺杂剂以在被形成为晶体材料时或在通过退火工艺来转换成晶体材料(例如，从初始非晶态开始)的情况下变成导电材料(即，具有大于1.0
×
105s/cm的电导率)的半导体材料。“掺杂半导体材料”可以是重掺杂半导体材料，或可以是包括呈提供在1.0
×
10-6
s/cm至1.0
×
105s/cm的范围内的电导率的浓度的电掺杂剂(即，p型掺杂剂和/或n型掺杂剂)的半导体材料。“本征半导体材料”是指不掺杂有电掺杂物的半导体材料。因此，半导体材料可以是半导体的或导电的，并且可以是本征半导体材料或掺杂半导体材料。掺杂半导体材料可以是半导体的或导电的，这取决于在其中的电掺杂剂的原子浓度。如本文所用，“导电材料”是指其中包括至少一种金属元素的导电材料。所有电导率测量都在标准条件下进行。
48.外围电路的至少一个半导体器件700可形成在衬底半导体层9的一部分上。至少一个半导体器件可以包括例如场效应晶体管。例如，可以通过蚀刻衬底半导体层9的部分并在其中沉积介电材料来形成至少一个浅沟槽隔离结构720。可以在衬底半导体层9上方形成栅极介电层、至少一个栅极导体层和栅极帽盖介电层，并且可以随后将其图案化以形成至少一个栅极结构(750,752,754,758)，这些栅极结构中的每个栅极结构均可包括栅极电介质750、栅极电极(752,754)和栅极帽盖电介质758。栅极电极(752,754)可以包括第一栅极电极部分752和第二栅极电极部分754的堆叠。可以通过沉积和各向异性蚀刻介电衬垫在该至少一个栅极结构(750,752,754,758)周围形成至少一个栅极间隔物756。可以例如通过将该至少一个栅极结构(750,752,754,758)用作掩模结构引入电掺杂剂来在衬底半导体层9的上部部分中形成有源区730。根据需要可以采用附加掩模。有源区730可包括场效应晶体管的源极区和漏极区。可以任选地形成第一介电衬垫761和第二介电衬垫762。第一介电衬垫和第二介电衬垫(761,762)中的每一者均可以包含氧化硅层、氮化硅层和/或介电金属氧化物层。如本文所用，氧化硅包括二氧化硅以及对于每个硅原子具有多于或小于两个氧原子的非化学计量氧化硅。二氧化硅是优选的。在例示性示例中，第一介电衬垫761可以是氧化硅层，并且第二介电衬垫762可以是氮化硅层。外围电路的至少一个半导体器件可以包含随后形成的存储器器件的驱动器电路，其可以包括至少一个nand器件。
49.介电材料诸如氧化硅可以沉积在该至少一个半导体器件上方，并且可以随后被平面化以形成平面化介电层770。在一个实施方案中，平面化介电层770的平面化顶表面可与介电衬垫(761,762)的顶表面共面。随后，可以从某个区域移除平面化介电层770和介电衬垫(761,762)以物理地暴露衬底半导体层9的顶表面。如本文所用，如果表面与真空或气相材料(诸如空气)物理接触，则表面“物理地暴露”。
50.任选的半导体材料层10(如果存在)可在形成该至少一个半导体器件700之前或之后通过沉积单晶半导体材料(例如，通过选择性外延)形成在衬底半导体层9的顶表面上。沉
积的半导体材料可以与衬底半导体层9的半导体材料相同或不同。沉积的半导体材料可以是可用于衬底半导体层9的任何材料，如上所述。半导体材料层10的单晶半导体材料可以与衬底半导体层9的单晶结构外延对准。可以例如通过化学机械平面化(cmp)移除沉积的半导体材料的定位在平面化介电层170的顶表面上方的部分。在这种情况下，半导体材料层10可以具有与平面化介电层770的顶表面共面的顶表面。
51.至少一个半导体器件700的区(即区域)在本文中被称为外围器件区200。随后形成存储器阵列的区在本文中称为存储器阵列区100。用于随后形成导电层的阶梯式平台的接触区300可在存储器阵列区100和外围器件区200之间提供。
52.在一个另选实施方案中，含有用于外围电路的至少一个半导体器件700的外围器件区200可以在阵列构型下的cmos中位于存储器阵列区100下。在另一个另选的实施方案中，外围器件区200可以被定位在单独的衬底上，该单独的衬底随后粘结到存储器阵列区100。
53.参考图2，在衬底(9,10)的顶表面上方形成交替的多个第一材料层(其可以是绝缘层32)和第二材料层(其可以是牺牲材料层42)的堆叠。如本文所用，“材料层”是指包括材料遍及其整体的层。如本文所用，交替的多个第一元件和第二元件是指其中第一元件的实例和第二元件的实例交替的结构。不是交替的多个元件的端部元件的第一元件的每个实例在两侧上邻接第二元件的两个实例，并且不是交替的多个元件的端部元件的第二元件的每个实例在两个端部上邻接第一元件的两个实例。第一元件可以在其间具有相同的厚度，或者可以具有不同的厚度。第二元件可以在其间具有相同的厚度，或者可以具有不同的厚度。交替的多个第一材料层和第二材料层可以以第一材料层的实例或第二材料层的实例开始，并且可以以第一材料层的实例或第二材料层的实例结束。在一个实施方案中，第一元件的实例和第二元件的实例可以形成在交替的多个元件内周期性地重复的单元。
54.每个第一材料层包括第一材料，并且每个第二材料层包括与第一材料不同的第二材料。在一个实施方案中，每个第一材料层可为绝缘层32，并且每个第二材料层可为牺牲材料层。在这种情况下，堆叠可以包括交替的多个绝缘层32和牺牲材料层42，并且构成包括绝缘层32和牺牲材料层42的交替层的原型堆叠。
55.交替的多个的堆叠在本文中被称为交替堆叠(32,42)。在一个实施方案中，交替堆叠(32,42)可包括由第一材料构成的绝缘层32以及由第二材料构成的牺牲材料层42，其中第二材料不同于绝缘层32的材料。绝缘层32的第一材料可以是至少一种绝缘材料。因此，每个绝缘层32可以是绝缘材料层。可用于绝缘层32的绝缘材料包括但不限于氧化硅(包括掺杂硅酸盐玻璃或未掺杂硅酸盐玻璃)、氮化硅、氮氧化硅、有机硅酸盐玻璃(osg)、旋涂介电材料、通常称为高介电常数(高k)介电氧化物的介电金属氧化物(例如，氧化铝、氧化铪等)及其硅酸盐、介电金属氮氧化物及其硅酸盐以及有机绝缘材料。在一个实施方案中，绝缘层32的第一材料可以是氧化硅。
56.牺牲材料层42的第二材料为可选择性地对于绝缘层32的第一材料移除的牺牲材料。如本文所用，如果移除工艺以至少两倍于第二材料的移除速率的速率移除第一材料，则第一材料的移除是“对于”第二材料“选择性的”。第一材料的移除速率与第二材料的移除速率的比率在本文中被称为第一材料相对于第二材料的移除工艺的“选择率”。
57.牺牲材料层42可包括绝缘材料、半导体材料或导电材料。随后可用导电电极替换
牺牲材料层42的第二材料，该导电电极可用作例如竖直nand器件的控制栅极电极。第二材料的非限制性示例包括氮化硅、非晶半导体材料(诸如非晶硅)和多晶半导体材料(诸如多晶硅)。在一个实施方案中，牺牲材料层42可为包含氮化硅或半导体材料的间隔物材料层，该半导体材料包括硅和锗中的至少一者。
58.在一个实施方案中，绝缘层32可以包括氧化硅，并且牺牲材料层可以包括氮化硅牺牲材料层。可例如通过化学气相沉积(cvd)来沉积绝缘层32的第一材料。例如，如果将氧化硅用于绝缘层32，则可采用原硅酸四乙酯(teos)作为cvd工艺的前体材料。可形成牺牲材料层42的第二材料，例如cvd或原子层沉积(ald)。
59.牺牲材料层42可以被适当地图案化，使得随后通过替换牺牲材料层42形成的导电材料部分可以用作导电电极，诸如随后形成的单体三维nand串存储器器件的控制栅极电极。牺牲材料层42可包括具有基本上平行于衬底的主表面7延伸的条带形状的部分。
60.绝缘层32和牺牲材料层42的厚度可在20nm至50nm的范围内，但是可将更小和更大的厚度用于每个绝缘层32和每个牺牲材料层42。成对绝缘层32和牺牲材料层(例如控制栅极电极或牺牲材料层)42的重复次数可在2至1,024的范围内，并且通常在8至256的范围内，但是也可采用更多的重复次数。堆叠中的顶部栅极电极和底部栅极电极可用作选择栅极电极。在一个实施方案中，交替堆叠(32，42)中的每个牺牲材料层42可以具有在每个相应牺牲材料层42内基本上不变的均一厚度。
61.虽然本公开采用间隔物材料层是随后被导电层替换的牺牲材料层42的实施方案来描述，但是在此明确设想了其中牺牲材料层形成为导电层的实施方案。在这种情况下，可以省略用导电层替换间隔物材料层的步骤。
62.任选地，绝缘帽盖层70可形成在交替堆叠(32,42)上方。绝缘帽盖层70包括与牺牲材料层42的材料不同的介电材料。在一个实施方案中，绝缘帽盖层70可以包括如上所述可以用于绝缘层32的介电材料。绝缘帽盖层70可以具有比每个绝缘层32更大的厚度。绝缘帽盖层70可以通过例如化学气相沉积来沉积。在一个实施方案中，绝缘帽盖层70可以是氧化硅层。
63.参考图3，在交替堆叠(32,42)的外围区处形成阶梯式表面，该外围区在本文被称为平台区。如本文所用，“阶梯式表面”是指包括至少两个水平表面和至少两个竖直表面的一组表面，使得每个水平表面邻接从水平表面的第一边缘向上延伸的第一竖直表面，并且邻接从水平表面的第二边缘向下延伸的第二竖直表面。在该体积内形成阶梯式腔体，通过形成该阶梯式表面从该体积移除交替堆叠(32、42)的部分。“阶梯式腔体”是指具有阶梯式表面的腔体。
64.平台区在位于存储器阵列区100和外围器件区200之间的接触区300中形成，该外围器件区包含用于外围电路的至少一个半导体器件。阶梯式腔体可具有各种阶梯式表面，使得阶梯式腔体的水平横截面形状根据距衬底(9,10)顶表面的竖直距离而逐步变化。在一个实施方案中，可通过重复执行一组处理步骤来形成阶梯式腔体。该组处理步骤可包括例如第一类型的蚀刻工艺和第二类型的蚀刻工艺，该第一类型的蚀刻工艺使腔体深度竖直地增加了一级或多级，该第二类型的蚀刻工艺横向扩展在第一类型的随后的蚀刻工艺中要竖直地蚀刻的区域。如本文所用，包括交替多个的结构的“层级”被定义为在结构内一对第一材料层和第二材料层的相对位置。
65.在交替堆叠(32,42)内除最顶牺牲材料层42之外的每个牺牲材料层42比在平台区中的交替堆叠(32,42)内的任何上覆牺牲材料层42横向延伸得远。平台区包括交替堆叠(32,42)的阶梯式表面，这些阶梯式表面从交替堆叠(32,42)内的最底层持续地延伸到交替堆叠(32,42)内的最顶层。
66.阶梯式表面的每个竖直阶梯可以具有一对或多对绝缘层32和牺牲材料层的高度。在一个实施方案中，每个竖直阶梯可具有单对绝缘层32和牺牲材料层42的高度。在另一个实施方案中，可沿第一水平方向hd1形成阶梯的多个“列”，使得每个竖直阶梯具有多对绝缘层32和牺牲材料层42的高度，并且列的数量可至少为该多对的数量。阶梯的每个列可在彼此之间竖直偏移，使得牺牲材料层42中的每个牺牲材料层在阶梯的相应列中具有物理暴露的顶表面。在示例性示例中，针对要随后形成的存储器堆叠结构的每个块形成两列阶梯，使得一列阶梯为奇数编号的牺牲材料层42(如从底部计数)提供物理暴露的顶表面并且另一列阶梯为偶数编号的牺牲材料层(如从底部计数)提供物理暴露的顶表面。也可采用在牺牲材料层42的物理暴露的表面之间具有相应的一组竖直偏移的三列、四列或更多列楼梯的构型。每个牺牲材料层42至少沿一个方向具有比任何覆盖牺牲材料层42更大的横向范围，使得任何牺牲材料层42的每个物理暴露的表面不具有悬垂部。在一个实施方案中，每列阶梯内的竖直阶梯可沿着第一水平方向hd1布置，并且阶梯的列可沿着垂直于第一水平方向hd1的第二水平方向hd2布置。在一个实施方案中，第一水平方向hd1可以垂直于存储器阵列区100与接触区300之间的边界。
67.通过在其中沉积介电材料，可在阶梯式腔体中形成后向阶梯式介电材料部分65(即绝缘填充材料部分)。例如，介电材料诸如氧化硅可沉积在阶梯式腔体中。可例如通过化学机械平面化(cmp)从绝缘帽盖层70的顶表面上方移除沉积的介电材料的多余部分。填充阶梯式腔体的沉积的介电材料的剩余部分构成后向阶梯式介电材料部分65。如本文所用，“后向阶梯式”元件是指具有阶梯式表面和根据距衬底的在其上存在有该元件的顶表面的竖直距离而单调地增加的水平横截面积的元件。如果将氧化硅用于后向阶梯式介电材料部分65，则后向阶梯式介电材料部分65的氧化硅可掺杂有掺杂剂或者可不掺杂有掺杂剂，诸如b、p和/或f。
68.任选地，漏极选择层级隔离结构72可以通过绝缘帽盖层70和定位在漏极选择层级处的牺牲材料层42的子集形成。漏极选择层级隔离结构72可以例如通过形成漏极选择层级隔离沟槽并且用介电材料诸如氧化硅填充漏极选择层级隔离沟槽形成。可从绝缘帽盖层70的顶表面上方移除介电材料的多余部分。
69.参考图4a和图4b，包括至少光致抗蚀剂层的光刻材料堆叠(未示出)可以形成在绝缘帽盖层70和后向阶梯式介电材料部分65上方，并且可以被光刻图案化以在其中形成开口。开口包括形成在存储器阵列区100上方的第一组开口和形成在接触区300上方的第二组开口。光刻材料堆叠中的图案可以通过采用图案化光刻材料堆叠作为蚀刻掩模的至少一种各向异性蚀刻穿过绝缘帽盖层70或后向阶梯式介电材料部分65，并且穿过交替堆叠(32,42)进行转移。图案化的光刻材料堆叠中开口下方的交替堆叠(32，42)的部分被蚀刻以形成存储器开口49和支撑开口19。如本文所用，“存储器开口”是指其中随后在其中形成存储器元件诸如存储器堆叠结构的结构。如本文所用，“支撑开口”是指其中随后形成机械支撑其他元件的支撑结构(诸如支撑柱结构)的结构。存储器开口49穿过绝缘帽盖层70和存储器阵
列区100中的交替堆叠(32,42)的整体形成。支撑开口19穿过后向阶梯式介电材料部分65以及交替堆叠(32,42)的位于接触区300中阶梯式表面下方的部分来形成。
70.存储器开口49延伸穿过交替堆叠(32,42)的整体。支撑开口19延伸穿过在交替堆叠(32,42)内的层的子集。用于蚀刻穿过交替堆叠(32，42)的材料的各向异性蚀刻工艺的化学属性可交替以优化交替堆叠(32，42)中第一材料和第二材料的蚀刻。各向异性蚀刻可以是例如一系列反应离子蚀刻。存储器开口49和支撑开口19的侧壁可以是基本上竖直的，或者可以是锥形的。随后可例如通过灰化来移除图案化的光刻材料堆叠。
71.存储器开口49和支撑开口19可以从交替堆叠(32,42)的顶表面至少延伸到包括半导体材料层10的最顶表面的水平平面。在一个实施方案中，在半导体材料层10的顶表面物理地暴露在每个存储器开口49和每个支撑开口19的底部处之后，可以任选地执行对半导体材料层10的过蚀刻。过蚀刻可在移除光刻材料堆叠之前或之后执行。换句话讲，半导体材料层10的凹陷表面可从半导体材料层10的未凹陷顶表面竖直地偏移凹陷深度。凹陷深度可以在例如1nm至50nm的范围内，尽管也可以采用更小和更大的凹陷深度。过蚀刻是任选的并且可以省略。如果不执行过蚀刻，存储器开口49和支撑开口19的底表面可以与半导体材料层10的最顶表面共面。
72.存储器开口49和支撑开口19中的每一者可包括基本上垂直于衬底的最顶表面延伸的侧壁(或多个侧壁)。可以在存储器阵列区100中形成存储器开口49的二维阵列。可以在接触区300中形成支撑开口19的二维阵列。衬底半导体层9和半导体材料层10共同构成衬底(9，10)，衬底可以是半导体衬底。另选地，可以省略半导体材料层10，并且存储器开口49和支撑开口19可以延伸到衬底半导体层9的顶表面。
73.参考图5a和图5b，牺牲填充材料可以沉积在存储器开口49和支撑开口19中。牺牲填充材料包括相对于绝缘层32和牺牲材料层42的材料可以选择性地移除的材料。任选地，牺牲衬垫层(未示出)可以形成在存储器开口49和支撑开口19的侧壁上，以促进相对于绝缘层32和牺牲材料层42的材料选择性地移除牺牲填充材料。在一个实施方案中，牺牲填充材料可包括半导体材料(诸如非晶硅、多晶硅或硅锗合金)，或可包括碳基材料(诸如无定形碳或类金刚石碳)，或可包括介电材料(诸如有机硅酸盐玻璃或硼硅酸盐玻璃，或聚合物材料)。可从包括绝缘帽盖层70的顶表面的水平平面上方移除牺牲填充材料的多余部分。填充存储器开口49的牺牲填充材料的每个剩余部分构成牺牲存储器开口填充结构47，并且填充支撑开口19的牺牲填充材料的每个剩余部分构成牺牲支撑开口填充结构17。
74.参考图6a和图6b，光致抗蚀剂层(未示出)可施加在绝缘帽盖层70上方，并且光刻图案化以在牺牲存储器开口填充结构47的集群之间的区域中形成开口。光致抗蚀剂层中的图案可以采用各向异性蚀刻传递穿过交替堆叠(32,42)和/或后向阶梯式介电材料部分65，以形成背侧沟槽79，该背侧沟槽至少从绝缘帽盖层70的顶表面竖直延伸至衬底(9,10)的顶表面，并且横向延伸穿过存储器阵列区100和接触区300。
75.在一个实施方案中，背侧沟槽79可沿着第一水平方向(例如，字线方向)hd1横向延伸，并且可沿着垂直于第一水平方向hd1的第二水平方向(例如，位线方向)hd2彼此横向间隔开。牺牲存储器开口填充结构47可排列成沿第一水平方向hd1延伸的行。漏极选择层级隔离结构72可沿第一水平方向hd1横向延伸。每个背侧沟槽79可具有沿着纵向方向(即，沿着第一水平方向hd1)不变的均匀宽度。每个漏极选择层级隔离结构72都可以具有沿垂直于第
一水平方向hd1的竖直平面的均匀竖直横截面轮廓，该均匀竖直横截面轮廓不随沿第一水平方向hd1的平移而变化。多行牺牲存储器开口填充结构47可位于一对相邻的背侧沟槽79和漏极选择层级隔离结构72之间，或者一对相邻的漏极选择层级隔离结构72之间。在一个实施方案中，背侧沟槽79可以包括源极接触开口，其中随后可以形成源极接触通孔结构。可以例如通过灰化来移除光致抗蚀剂层。
76.通过将电掺杂剂注入半导体材料层10的物理地暴露的表面部分中，可以在每个背侧沟槽79下方的半导体材料层10的表面部分处形成源极区61。每个源极区61形成于衬底(9,10)的表面部分中，该表面部分位于相应背侧沟槽79下方。半导体材料层10的在源极区61与多个牺牲存储器开口填充结构47之间延伸的上部部分构成水平半导体沟道59。
77.参考图7，可以例如采用蚀刻工艺将蚀刻剂引入背侧沟槽79中，该蚀刻剂相对于绝缘层32的第一材料选择性地蚀刻牺牲材料层42的第二材料。在从中移除牺牲材料层42的体积中形成背侧凹陷部43。牺牲材料层42的第二材料的移除可以是对于绝缘层32的第一材料、后向阶梯式介电材料部分65的材料、半导体材料层10的半导体材料以及牺牲存储器开口填充结构47和牺牲支撑开口填充结构17的材料具有选择性的。在一个实施方案中，牺牲材料层42可包括氮化硅，并且绝缘层32和后向阶梯式介电材料部分65的材料可选自氧化硅和介电金属氧化物。
78.选择性地对于第一材料和存储器膜50的最外层移除第二材料的蚀刻工艺可以是使用湿法蚀刻溶液的湿法蚀刻工艺，或者可以是将蚀刻剂以汽相引入背侧沟槽79中的气相(干法)蚀刻工艺。例如，如果牺牲材料层42包括氮化硅，则蚀刻工艺可以是将第一示例性结构浸入包括磷酸的湿蚀刻槽内的湿法蚀刻工艺，磷酸以对氧化硅、硅和本领域中采用的各种其他材料具有选择性的方式蚀刻氮化硅。当背侧凹陷部43存在于先前由牺牲材料层42占据的体积内时，支撑柱结构20、后向阶梯式介电材料部分65以及牺牲存储器开口填充结构47和牺牲支撑开口填充结构17提供结构支撑。
79.每个背侧凹陷部43可为横向延伸的腔体，该腔体的横向尺寸大于该腔体的竖直范围。换句话讲，每个背侧凹陷部43的横向尺寸可大于背侧凹陷部43的高度。多个背侧凹陷部43可在从中移除牺牲材料层42的第二材料的体积中形成。多个背侧凹陷部43中的每一个可基本上平行于衬底(9,10)的顶表面延伸。背侧凹陷部43可由下层绝缘层32的顶表面和覆盖绝缘层32的底表面竖直地界定。在一个实施方案中，每个背侧凹陷部43可以始终具有均一高度。
80.参考图8，可在背侧凹陷部43中沉积保形金属衬垫46a。保形金属衬垫46a包括导电导电材料，该导电导电材料可以用作随后沉积的金属填充材料的扩散势垒层和/或粘合促进层。保形金属衬垫46a可以包含导电金属氮化物材料，诸如tin、wn和/或tan。在一个实施方案中，保形金属衬垫46a可以通过保形沉积工艺诸如化学气相沉积(cvd)或原子层沉积(ald)进行沉积。保形金属衬垫46a的厚度可以在2nm至8nm的范围内，诸如3nm至6nm，但是也可以采用更小和更大的厚度。在一个实施方案中，保形金属衬垫46a可以基本上由导电金属氮化物诸如tin组成。
81.参考图9，金属填充材料沉积在多个背侧凹陷部43中、沉积在至少一个背侧沟槽79的侧壁上方并且沉积在绝缘帽盖层70的顶表面上方并且直接沉积在保形金属衬垫46a的物理暴露表面上，以形成金属填充材料层46b。金属填充材料可以通过保形沉积方法沉积，该
保形沉积方法可以是例如化学气相沉积(cvd)、原子层沉积(ald)、化学镀、电镀或其组合。在一个实施方案中，金属填充材料层46b可以基本上由至少一种元素金属构成。金属填充材料层46b的至少一种元素金属可以选自例如钨、钴、钌、钛或钽。在一个实施方案中，金属填充材料层46b可以基本上由单个元素金属构成。在一个实施方案中，金属填充材料层46b可以采用含氟前体气体诸如wf6进行沉积。在一个实施方案中，金属填充材料层46b可以是包含残余级氟原子作为杂质的钨层。金属填充材料层46b通过保形金属衬垫46a与绝缘层32和存储器堆叠结构55间隔开，该保形金属衬垫是阻止氟原子扩散穿过其中的保形金属衬垫。
82.多个导电层46可形成在多个背侧凹陷部43中，并且连续导电材料层46l可形成在每个背侧沟槽79的侧壁上以及绝缘帽盖层70上方。每个导电层46包括位于竖直相邻的一对介电材料层诸如一对绝缘层32之间的保形金属衬垫46a的一部分和金属填充材料层46b的一部分。连续导电材料层46l包括位于背侧沟槽79中或绝缘帽盖层70上方的保形金属衬垫46a的连续部分和金属填充材料层46b的连续部分。每个牺牲材料层42可被导电层46替换。在每个背侧沟槽79的未填充有连续导电材料层46l的部分中存在背侧腔体。
83.参考图10，连续导电材料层46l的沉积的导电材料例如通过各向同性湿法蚀刻、各向异性干法蚀刻或它们的组合从每个背侧沟槽79的侧壁并且从绝缘帽盖层70上方进行回蚀。背侧凹陷部43中的沉积的导电材料的每个剩余部分构成导电层46。每个导电层46可以是导电线结构。因此，牺牲材料层42被导电层46替换。一般来讲，导电层46可形成在背侧凹陷部43中，使得导电层46中的每个导电层包括保形金属衬垫46a和金属填充材料层46b，该保形金属衬垫包括第一导电材料，该金属填充材料层形成在保形金属衬垫46a上。
84.每个导电层46可用作位于同一级的多个控制栅极电极和与位于同一级的多个控制栅极电极电互连(即电短路)的字线的组合。在每个导电层46内的多个控制栅极电极是用于包括存储器堆叠结构55的竖直存储器器件的控制栅极电极。换句话讲，每个导电层46可以是用作用于多个竖直存储器器件的公共控制栅极电极的字线。至少一个最上部和最下部导电层46可以分别用作漏极侧和源极侧选择栅电极。
85.参见图11，可以通过保形沉积工艺在背侧沟槽79中和绝缘帽盖层70上方形成绝缘材料层。示例性保形沉积工艺包括但不限于化学气相沉积和原子层沉积。绝缘材料层包含绝缘材料，诸如氧化硅、氮化硅、介电金属氧化物、有机硅酸盐玻璃或其组合。在一个实施方案中，绝缘材料层可包括氧化硅。绝缘材料层可以例如通过低压化学气相沉积(lpcvd)或原子层沉积(ald)形成。绝缘材料层的厚度可以在1.5nm至60nm的范围内，但是也可以采用更小和更大的厚度。
86.执行各向异性蚀刻以从绝缘帽盖层70上方和每个背侧沟槽79的底部移除绝缘材料层的水平部分。绝缘材料层的每个剩余部分构成绝缘间隔物74。背侧腔体存在于由每个绝缘间隔物74围绕的体积内。半导体材料层10的顶表面可物理地暴露在每个背侧沟槽79的底部处。
87.背侧接触通孔结构76可形成在每个背侧腔体79'内。每个接触通孔结构76可以填充相应腔体79'。可以通过在背侧沟槽79的剩余未填充体积(即，背侧腔体79’)中沉积至少一种导电材料来形成接触通孔结构76。例如，至少一种导电材料可包括导电衬垫76a和导电填充材料部分76b。导电衬垫76a可包括导电金属衬垫，诸如tin、tan、wn、tic、tac、wc、其合金或其堆叠。导电衬垫76a的厚度可以在3nm至30nm的范围内，但是也可以采用更小和更大
的厚度。导电填充材料部分76b可以包括金属或金属合金。例如，导电填充材料部分76b可以包括w、cu、al、co、ru、ni、其合金或其堆叠。
88.可以将覆盖交替堆叠(32,46)的绝缘帽盖层70用作停止层来平面化该至少一种导电材料。如果采用化学机械平面化(cmp)工艺，那么绝缘帽盖层70可以用作cmp停止层。背侧沟槽79中的至少一种导电材料的每个剩余连续部分构成背侧接触通孔结构76。背侧接触通孔结构76延伸穿过交替堆叠(32,46)，并且接触源极区61的顶表面。通常，可以在形成绝缘间隔物74之后通过在背侧沟槽79的未填充有绝缘间隔物74的体积中沉积和平面化至少一种导电材料而在所述背侧沟槽79中的每个背侧沟槽内形成背侧接触通孔结构76。
89.另选地，上述绝缘材料层可以形成于背侧沟槽79中以完全填充背侧沟槽79的整个体积并且可以基本上由至少一种介电材料组成。在该另选实施方案中，可以省略源极区61和背侧沟槽通孔结构76，并且水平源极线(例如，直接带接触)可以接触半导体沟道60的下部部分的一侧。
90.参考图12，可以执行选择性蚀刻工艺以相对于绝缘层32、导电层46和半导体材料层10的材料选择性地蚀刻牺牲存储器开口填充结构47和牺牲支撑开口填充结构17的牺牲填充材料。例如，如果牺牲存储器开口填充结构47和牺牲支撑开口填充结构17的牺牲填充材料包括非晶硅或多晶硅，那么可以使用热三甲基-2羟乙基氢氧化铵(“热tmy”)或四甲基氢氧化铵(tmah)执行湿式蚀刻工艺，以移除牺牲存储器开口填充结构47和牺牲支撑开口填充结构17。如果牺牲存储器开口填充结构47和牺牲支撑开口填充结构17的牺牲填充材料包括无定形碳或类金刚石碳，则可采用灰化工艺来移除牺牲存储器开口填充结构47和牺牲支撑开口填充结构17。如果牺牲存储器开口填充结构47和牺牲支撑开口填充结构17的牺牲填充材料包括有机硅酸盐玻璃或硼硅酸盐玻璃，那么可采用使用稀释氢氟酸的湿式蚀刻工艺来移除牺牲存储器开口填充结构47和牺牲支撑开口填充结构17。在存储器开口49的体积内形成腔体，该腔体在本文中被称为存储器腔体。在支撑开口19的体积内形成形成附加的腔体，该附加的腔体在本文中被称为支撑腔体。
91.图13a至图13h是根据本公开的第一实施方案的在存储器堆叠结构55、任选的介电芯62和漏极区63形成于其中期间位于第一示例性结构内的存储器开口49的顺序示意性竖直剖面图。相同的结构变化同时发生在每个其他存储器开口49和每个支撑开口19中。
92.参考图13a，示出了图12的示例性器件结构中的存储器开口49。存储器开口49延伸穿过绝缘帽盖层70、交替堆叠(32,46)，并且任选地延伸到半导体材料层10的上部部分中。在此处理步骤中，每个支撑开口19可延伸穿过后向阶梯式介电材料部分65、交替堆叠(32,46)中的层的子集，并且任选地穿过半导体材料层10的上部部分。每个存储器开口的底表面相对于半导体材料层10的顶表面的凹陷深度可在0nm至30nm的范围内，但是也可采用更大的凹陷深度。
93.参考图13b，可以执行热转换工艺或等离子体转换工艺以将保形金属衬垫46a的物理暴露表面部分和/或金属填充材料层46c的面向存储器开口49的部分转换成管状金属衬垫46c。可在此处理步骤中执行的转换工艺包括氮化工艺、氧化工艺或硼原子的掺入。氮化工艺可以包括热氮化工艺或等离子体氮化工艺。氮化处理可以采用nh3和/或n3氮气作为氮源气体。氧化工艺可以包括热氧化工艺或等离子体氧化工艺。氧化处理可以采用h2o或o2作为氧源气体。硼原子的掺入可通过采用乙硼烷或另一种含硼气体的热或等离子体气相掺杂
工艺来实现。在一个实施方案中，可以使用多于一种气体，例如氮源气体与氧或硼源气体的组合，以形成金属氮氧化物或金属硼氮化物管状金属衬垫46c。
94.管状金属衬垫46c的竖直堆叠可通过转换保形金属衬垫46a的管状部分和/或金属填充材料层46b的接近存储器腔体49'的部分而形成，该存储器腔体是存储器开口49的体积内的空隙。一般来讲，保形金属衬垫46a和/或金属填充材料层46b可以包含第一导电材料和/或可以基本上由第一导电材料组成，并且管状金属衬垫46c可以包含与第一导电材料不同的第二导电材料和/或可以基本上由第二导电材料组成。管状金属衬垫46c可包含导电化合物材料，该导电化合物材料包括与保形金属衬垫46a和/或金属填充材料层46b相同的金属元素以及至少一种非金属元素，诸如氮、氧和/或硼。例如，管状金属衬垫46c可包含氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼、硼氮化钼、氮化钨钛、氧化钨钛、氮氧化钨钛、硼氮化钨钛等。
95.管状金属衬垫46c是竖直衬垫。换句话讲，管状金属衬垫46c在水平方向上具有基本上均匀的厚度，并且没有在平行于衬底的顶部的水平方向上沿着绝缘层32的相应顶表面和底表面从存储器开口49朝向背侧沟槽79延伸的水平部分。相反，保形金属衬垫46a包括沿着绝缘层32的表面从存储器开口49朝向背侧沟槽79延伸(并且可接触该表面)的水平部分。
96.围绕存储器开口49的保形金属衬垫46a的整个圆柱形部分可转换成管状金属衬垫46c的竖直堆叠。将至少一种非金属元素的原子掺入管状金属衬垫46c的材料中可相对于保形金属衬垫46a的圆柱形部分的厚度增加管状金属衬垫46c的横向厚度。在这种情况下，管状金属衬垫46c的内侧壁可以相对于存储器开口49中的绝缘层32的侧壁向内突出。管状金属衬垫46c的横向厚度可在2nm至12nm的范围内，诸如3nm至8nm，但也可采用更小和更大的厚度。管状金属衬垫46c的竖直堆叠形成在导电层46中。因此，管状金属衬垫46c的竖直堆叠掺入到导电层46中。管状金属衬垫46c可增加导电层46的功函数以实现更好的数据保持和更高的擦除效率，和/或可用作扩散势垒材料，该扩散势垒材料比保形金属衬垫46a的材料更有效地阻挡氢、氟和/或氯从金属填充材料层46b扩散，而不会实质上降低导电层46的总导电性。换句话讲，紧邻存储器单元区域的管状金属衬垫46c的厚度独立于邻接绝缘层32的保形金属衬垫46a的厚度。较厚管状金属衬垫46c为存储器单元区域提供额外扩散势垒保护，而不会显著增加导电层(例如，字线)46的电阻，因为保形金属衬垫46a的厚度(其保持相对较薄)比管状金属衬垫46c的厚度(其制作得较厚)更显著地影响字线电阻。
97.参考图13c，包括任选的阻挡介电层52、存储器材料层54、隧穿介电层56和任选的牺牲覆盖材料层601的层堆叠可以通过相应保形沉积工艺顺序地沉积在存储器开口49中。
98.任选的阻挡介电层52可以包括单个介电材料层或多个介电材料层的堆叠。阻挡介电层52可以采用保形沉积工艺而形成。在一个实施方案中，阻挡介电层可以包括介电金属氧化物层，其基本上由介电金属氧化物组成。如本文所用，介电金属氧化物是指包括至少一种金属元素和至少氧的介电材料。介电金属氧化物可以基本上由至少一种金属元素和氧组成，或可以基本上由至少一种金属元素、氧和至少一种非金属元素诸如氮组成。在一个实施方案中，阻挡介电层52可以包括具有大于7.9的介电常数(即，具有大于氮化硅的介电常数的介电常数)的介电金属氧化物。
99.介电金属氧化物的非限制性示例包括氧化铝(al2o3)、氧化铪(hfo2)、氧化镧(lao2)、氧化钇(y2o3)、氧化钽(ta2o5)、其硅酸盐、其氮掺杂化合物、其合金及其堆叠。可以例
如通过化学气相沉积(cvd)、原子层沉积(ald)、脉冲激光沉积(pld)、液体源雾化化学沉积或其组合来沉积介电金属氧化物层。介电金属氧化物层的厚度可以在1nm至20nm的范围内，但是也可以采用更小和更大的厚度。随后，介电金属氧化物层可以用作介电材料部分，其阻挡所存储的电荷泄漏到控制栅极电极。在一个实施方案中，阻挡介电层52包括氧化铝。在一个实施方案中，阻挡介电层52可以包括具有不同的材料组成的多个介电金属氧化物层。
100.另选地或除此之外，阻挡介电层52可以包括介电半导体化合物，诸如氧化硅、氮氧化硅、氮化硅或它们的组合。在一个实施方案中，阻挡介电层52可以包括氧化硅。在这种情况下，阻挡介电层52的介电半导体化合物可以通过保形沉积方法(诸如低压化学气相沉积、原子层沉积或其组合)来形成。介电半导体化合物的厚度可以在1nm至20nm的范围内，但是也可以采用更小和更大的厚度。另选地，可以省略阻挡介电层52，并且可以在随后要形成的存储器膜的表面上形成背侧凹陷部之后形成背侧阻挡介电层。
101.随后，可以通过诸如化学气相沉积工艺或原子层沉积工艺的保形沉积工艺来沉积存储器材料层54作为连续材料层。存储器材料层54包括存储器材料，即，可以通过选择材料的状态来存储数据的材料。例如，存储器材料层54可以包括诸如氮化硅的电荷存储材料、可以铁电极化方向的形式存储信息的铁电材料、或者可通过改变其电阻率来存储数据的任何其他存储器材料。铁电材料可以包括掺杂有例如硅、铝或锆的正交晶相氧化铪。
102.参见图13d，采用至少一种各向异性蚀刻工艺顺序地各向异性蚀刻覆盖绝缘帽盖层70的任选的牺牲覆盖材料层601、隧穿介电层56、存储器材料层54和阻挡介电层52。可以通过至少一个各向异性蚀刻工艺移除位于绝缘帽盖层70的顶表面上方的牺牲覆盖材料层601、隧穿介电层56、存储器材料层54和阻挡介电层52的部分。此外，可移除牺牲覆盖材料层601、隧穿介电层56、存储器材料层54和阻挡介电层52的在每个存储器腔体49'的底部处的水平部分，以在其剩余部分中形成开口。可以通过采用相应蚀刻化学物质的相应各向异性蚀刻工艺来蚀刻牺牲覆盖材料层601、隧穿介电层56、存储器材料层54和阻挡介电层52中的每一者，该蚀刻化学物质对于各种材料层可以相同或不同。
103.存储器材料层54可以形成为均匀组成的单个存储器材料层，或者可以包括多个存储器材料层的堆叠。在一个实施方案中，存储器材料层54可包括绝缘电荷捕获材料，诸如一个或多个氮化硅链段。存储器材料层54可以例如通过化学气相沉积(cvd)、原子层沉积(ald)、物理气相沉积(pvd)或用于在其中存储电荷的任何合适沉积技术形成。存储器材料层54的厚度可以在2nm至20nm的范围内，但是也可以采用更小和更大的厚度。
104.隧穿介电层56包括介电材料。隧穿介电层56可以采用保形沉积工艺形成在存储器材料层54上。在一个实施方案中，隧穿介电层56包括可以在合适电偏压条件下从中穿过以执行电荷隧穿的隧穿介电层。可以通过热载流子注入或通过福勒-诺德海姆隧穿感应电荷转移来执行电荷隧穿，这取决于待形成的单体三维nand串存储器器件的操作模式。隧穿介电层56可以包含氧化硅、氮化硅、氮氧化硅、介电金属氧化物(诸如氧化铝和氧化铪)、介电金属氮氧化物、介电金属硅酸盐、其合金和/或其组合。在一个实施方案中，隧穿介电层56可以包括第一氧化硅层、氮氧化硅层和第二氧化硅层的堆叠，该堆叠通常被称为ono堆叠。在一个实施方案中，隧穿介电层56可以包括基本上不含碳的氧化硅层或基本上不含碳的氮氧化硅层。隧穿介电层56的厚度可以在2nm至20nm的范围内，但是也可以采用更小和更大的厚度。如果存储器材料层54包括铁电材料而不是电荷存储材料，那么可以省略或用绝缘衬垫
层替换隧穿介电层56。
105.任选的牺牲覆盖材料层601包括对于隧穿介电层56的材料具有选择性的可随后被移除的牺牲材料。在一个实施方案中，牺牲覆盖材料层601可以包括半导体材料诸如非晶硅，或者可以包括碳基材料诸如无定形碳或类金刚石碳(dlc)。牺牲覆盖材料层601可以通过保形沉积方法诸如低压化学气相沉积(lpcvd)来形成。牺牲覆盖材料层601的厚度可在2nm至10nm的范围内，但是也可采用更小和更大的厚度。存储器腔体49'形成在每个存储器开口49的未填充有沉积的材料层(52,54,56,601)的体积中。
106.牺牲覆盖材料层601的每个剩余部分可以具有管状构型。存储器材料层54可包括电荷捕获材料、铁电材料或可提供至少两个不同水平的电阻率的电阻性存储器材料(诸如相变材料)，或可通过状态改变来存储信息的任何其他存储器材料。在一个实施方案中，每个存储器材料层54可包括在编程时存储电荷的电荷存储区的竖直堆叠。在一个实施方案中，存储器材料层54可为其中与导电层46相邻的每个部分构成电荷存储区的存储器材料层。
107.半导体材料层10的表面可穿过牺牲覆盖材料层601、隧穿介电层56、存储器材料层54和阻挡介电层52物理地暴露在开口下面。任选地，在每个存储器腔体49'的底部处的物理地暴露的半导体表面可竖直地凹陷，使得在存储器腔体49'下面的凹陷半导体表面竖直地从半导体材料层10的最顶表面偏移凹陷距离。隧穿介电层56位于存储器材料层54上方。存储器开口49中的一组阻挡介电层52、存储器材料层54和隧穿介电层56构成存储器膜50，该存储器膜可包括通过阻挡介电层52和隧穿介电层56与周围材料绝缘的(包括存储器材料层54的部分的)多个电荷存储区。在一个实施方案中，牺牲覆盖材料层601、隧穿介电层56、存储器材料层54和阻挡介电层52可以具有竖直重合的侧壁。对于隧穿介电层56的材料具有选择性的牺牲覆盖材料层601可随后被移除。在牺牲覆盖材料层601包括半导体材料的情况下，可执行采用热三甲基-2-羟乙基氢氧化铵(“热tmy”)或四甲基氢氧化铵(tmah)的湿法蚀刻工艺以移除牺牲覆盖材料层601。另选地，如果牺牲覆盖材料层601包括半导体材料，则其可以被保持在最终器件中。
108.参考图13e，半导体沟道层60l可直接沉积在半导体材料层10的半导体表面上，并且直接沉积在隧穿介电层56上。半导体沟道层60l包括半导体材料，诸如至少一种元素半导体材料、至少一种iii-v族化合物半导体材料、至少一种ii-vi族化合物半导体材料、至少一种有机半导体材料或本领域已知的其他半导体材料。在一个实施方案中，半导体沟道层60l包括非晶硅或多晶硅。半导体沟道层60l可具有第一导电类型的掺杂，该第一导电类型与半导体材料层10的导电类型相同。可以通过保形沉积方法诸如低压化学气相沉积(lpcvd)来形成半导体沟道层60l。半导体沟道层60l的厚度可以在2nm至10nm的范围内，但是也可采用更小和更大的厚度。半导体沟道层60l可以部分地填充每个存储器开口中的存储器腔体49’，或者可以完全地填充每个存储器开口中的腔体。
109.参考图13f，在每个存储器开口中的存储器腔体49'未被半导体沟道层60l完全地填充的情况下，可以将介电芯层62l沉积在存储器腔体49'中以填充每个存储器开口内的存储器腔体49’的任何剩余部分。介电芯层62l包括介电材料诸如氧化硅或有机硅酸盐玻璃。可通过保形沉积方法诸如低压化学气相沉积(lpcvd)或者通过自平面化沉积工艺诸如旋涂来沉积介电芯层62l。
110.参考图13g，可以例如通过凹陷蚀刻工艺来移除介电芯层62l的水平部分，使得介电芯层62l的每个剩余部分位于相应的存储器开口49内并且具有在包括绝缘帽盖层70的顶表面的水平平面下方的相应顶表面。介电芯层62l的每个剩余部分构成介电芯62。
111.参考图13h，可在介电芯62上方的每个凹陷区内沉积具有第二导电类型的掺杂的掺杂半导体材料。沉积的半导体材料可具有与第一导电类型相反的第二导电类型的掺杂。例如，如果第一导电类型是p型，则第二导电类型是n型，反之亦然。沉积的半导体材料的掺杂剂浓度可在5.0
×
1018/cm3至2.0
×
1021/cm3的范围内，但也可采用更低和更高的掺杂剂浓度。掺杂半导体材料可以是例如掺杂的多晶硅。
112.可以从包括绝缘帽盖层70的顶表面的水平平面上方移除(例如，通过化学机械平面化(cmp)或凹陷蚀刻工艺)具有第二导电类型的掺杂和半导体沟道层60l的水平部分的沉积的半导体材料的多余部分。具有第二导电类型的掺杂的掺杂半导体材料的每个剩余部分构成漏极区63。具有第一导电类型的掺杂的半导体沟道层60l的每个剩余部分构成竖直半导体沟道60。竖直半导体沟道60直接形成在隧穿介电层56上。
113.隧穿介电层56由存储器材料层54围绕，并且横向围绕竖直半导体沟道60的一部分。每组邻接的阻挡介电层52、存储器材料层54和隧穿介电层56共同构成存储器膜50，存储器膜可以以宏观保留时间存储电荷或铁电极化。在一些实施方案中，在该步骤处在存储器膜50中可不存在阻挡介电层52，并且随后可在形成背侧凹陷部之后形成背侧阻挡介电层。如本文所用，宏观保留时间是指适于作为永久性存储器器件的存储器器件的操作的保留时间，诸如超过24小时的保留时间。
114.存储器开口49内的存储器膜50和竖直半导体沟道60的每个组合构成存储器堆叠结构55。存储器堆叠结构55是半导体沟道、隧穿介电层、体现为存储器材料层54的部分的多个存储器元件以及任选的阻挡介电层52的组合。填充存储器开口49的整个材料部分组在本文中被称为存储器开口填充结构58。填充支撑开口19的整个材料部分组构成支撑柱结构。
115.一般来讲，存储器开口填充结构58可形成在每个存储器开口49中。存储器开口填充结构58包括任选的阻挡介电层52、存储器材料层54、任选的隧穿介电层56和竖直半导体沟道60。隧穿介电层56可以横向围绕竖直半导体沟道60。存储器材料层54可以横向围绕隧穿介电层56。
116.一般来讲，存储器开口填充结构58可形成在存储器开口49的体积内的腔体中。每个存储器开口填充结构58包括存储器元件的相应竖直堆叠，该存储器元件的相应竖直堆叠包括存储器材料层54的位于导电层46的层级处的部分。通过转换保形金属衬垫46a和/或金属填充材料层46b的竖直部分，在保形金属衬垫46a的水平延伸部分之间形成管状金属衬垫46c的竖直堆叠。
117.图14a和图14b示出根据本公开的第一实施方案的第一示例性结构的第一另选构型内的存储器开口49的顺序竖直剖面图。
118.参考图14a，可以对图12和图13a所示的第一示例性结构执行选择性金属沉积工艺。一般来讲，在移除牺牲存储器开口填充结构47和牺牲支撑开口填充结构17后，保形金属衬垫46a的圆柱形表面物理地暴露于存储器腔体和支撑腔体。选择性金属沉积工艺仅从导电层46的物理暴露表面(诸如保形金属衬垫46a的物理暴露表面)生长与保形金属衬垫46a的第一导电材料不同的第二导电材料，而不从介电表面(诸如绝缘层32的物理暴露表面)生
长金属。可以采用选择性沉积工艺沉积为第二导电材料的导电材料包括但不限于钌、氧化钌、氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼、硼氮化钼等。在一个实施方案中，可以通过选择性原子层沉积从保形金属衬垫46a的物理暴露表面选择性地生长钌或氧化钌。
119.可以通过执行从保形金属衬垫46a的物理暴露表面生长第二导电材料的选择性沉积工艺来形成管状金属衬垫46s的竖直堆叠。一般来讲，保形金属衬垫46a可以包括第一导电材料和/或可以基本上由第一导电材料组成，并且管状金属衬垫46s可以包括与第一导电材料不同的第二导电材料和/或可以基本上由第二导电材料组成。例如，如果保形金属衬垫46a基本上由金属氮化物材料(诸如tin、tan或wn)组成，那么管状金属衬垫46s可以基本上由与保形金属衬垫46a的任何组成部分不同的元素金属组成。管状金属衬垫46s的横向厚度可在2nm至12nm的范围内，诸如3nm至8nm，但也可采用更小和更大的厚度。管状金属衬垫46s的竖直堆叠形成在导电层46中。因此，管状金属衬垫46s的竖直堆叠掺入到导电层46中。管状金属衬垫46s与管状金属衬垫46c一样是竖直衬垫。
120.参考图14b，可以执行图13c至图13h的处理步骤，以在每个存储器开口49内形成存储器开口填充结构58并且在每个支撑开口19内形成支撑柱结构20。
121.图15a和图15b示出根据本公开的第一实施方案的第一示例性结构的第二另选构型内的存储器开口的顺序竖直剖面图。
122.参考图15a，可以对图12和图13a所示的第一示例性结构执行氮化工艺和/或氧化工艺。氮原子或氧原子可以通过保形金属衬垫46a扩散到金属填充材料层46b的接近存储器开口49或支撑开口19的管状部分中。金属填充材料层46b的管状部分被转换成第二导电材料，该第二导电材料可以包括金属填充材料层46b的材料的导电氮化物或导电氧化物。例如，如果金属填充材料层46b包含钨或钼，那么第二导电材料可以包括氮化钨、氧化钨、氮氧化钨、氮化钼、氧化钼或氮氧化钼。
123.管状金属衬垫46d的竖直堆叠可以通过氮化或氧化将金属填充材料层46b的接近这些开口的管状部分转换成第二导电材料而形成在每个存储器开口49周围和每个支撑开口19周围。第二导电材料是金属化合物材料，诸如金属氮化物材料、金属氧化物材料或金属氮氧化物材料。在这种情况下，氮原子或氧原子扩散穿过保形金属衬垫46a的圆柱形部分。在保形金属衬垫46a包括与在转换工艺期间采用的扩散物质(诸如氮原子和/或氧原子)相同的非金属元素的情况下，那么保形金属衬垫46a的材料组成在转换工艺期间不改变。例如，如果保形金属衬垫46a包含第一金属氮化物材料并且如果转换工艺包括氮化工艺，那么保形金属衬垫46a的材料组成在管状金属衬垫46d的形成期间不改变。管状金属衬垫46d的竖直堆叠形成在导电层46中，并且因此管状金属衬垫46d的竖直堆叠掺入到导电层46中。管状金属衬垫46d与管状金属衬垫46c或46s一样是竖直衬垫。
124.参考图15b，可以执行图13c至图13h的处理步骤，以在每个存储器开口49内形成存储器开口填充结构58并且在每个支撑开口19内形成支撑柱结构20。
125.图16a和图16b示出根据本公开的第一实施方案的第一示例性结构的第三另选构型内的存储器开口的顺序竖直剖面图。
126.参考图16a，可以对图12和图13a所示的第一示例性结构执行氮化工艺或氧化工艺。氮原子和/或氧原子可扩散到保形金属衬垫46a中并穿过该保形金属衬垫扩散到金属填
充材料层46b的接近存储器开口49或支撑开口19的管状部分中。保形金属衬垫46a和金属填充材料层46b两者的管状部分被转换成第二导电材料，该第二导电材料可以包括金属填充材料层46b的材料的导电氮化物、导电氧化物或导电氮氧化物。
127.通过氮化和/或氧化将相应保形金属衬垫46a和金属填充材料层46b的接近这些开口的管状部分转换成第二导电材料，可以围绕每个存储器开口49并且围绕每个支撑开口19形成上文所描述的横向邻近管状金属衬垫46c和46d的竖直堆叠。第二导电材料是金属化合物材料，诸如金属氮化物材料、金属氧化物材料或金属氮氧化物材料。在保形金属衬垫46a包括与转换工艺期间采用的扩散物质(诸如氮原子或氧原子)不同的非金属元素的情况下，保形金属衬垫46a的圆柱形部分可以被转换成附加的管状金属衬垫46c，该附加的管状金属衬垫在本文中被称为内部管状金属衬垫46c。在这种情况下，通过转换金属填充材料层46b的管状部分而形成的管状金属衬垫46d被称为外部管状金属衬垫46d。例如，如果保形金属衬垫46a包含第一金属氮化物材料并且如果转换工艺包括氧化工艺，那么内部管状金属衬垫46c可以包含金属氧化物和/或金属氮氧化物，该金属氧化物和/或金属氮氧化物包含与保形金属衬垫46a相同的金属以及氧原子，并且外部管状金属衬垫46d可以包含金属氧化物材料，该金属氧化物材料包括包含在金属填充材料层46b内的元素金属。例如，如果保形金属衬垫46a包含氮化钨或氮化钛，那么内部管状金属衬垫46c可包含氧化钨、氮氧化钨或氮氧化钛。外部管状金属衬垫46d的竖直堆叠和内部管状金属衬垫46c的竖直堆叠形成在导电层46中，并且因此掺入到导电层46中。
128.参考图16b，可以执行图13c至图13h的处理步骤，以在每个存储器开口49内形成存储器开口填充结构58并且在每个支撑开口19内形成支撑柱结构20。
129.参考图17，在对应于图12的处理步骤(即，在移除牺牲存储器开口填充结构47和牺牲支撑开口填充结构17之后)的处理步骤示出第一示例性结构的第四另选构型。可通过省略形成保形金属衬垫46a的处理步骤(即，通过省略图8的处理步骤)而从图12的第一示例性结构得出第一示例性结构的第四另选构型。因此，金属填充材料层46b可直接沉积在绝缘层32的表面以及牺牲存储器开口填充结构47和牺牲支撑开口填充结构17的物理暴露的圆柱形表面区段上。
130.图18a和图18b是在存储器堆叠结构55、任选的介电芯62和漏极区63形成于其中期间位于第一示例性结构的第四另选构型内的存储器开口49的顺序示意性竖直剖面图。
131.参考图18a，金属填充材料层46b的物理暴露的圆柱形表面可以任选地围绕存储器开口49和围绕支撑开口19横向凹陷。在一个实施方案中，金属填充材料层46b的接近存储器开口49或接近支撑开口19的管状部分可通过将各向同性蚀刻剂提供到存储器开口49和支撑开口19中以执行各向同性蚀刻工艺来移除。该横向凹陷距离可以在2nm至12nm的范围内，诸如4nm至8nm，但是也可以采用更小和更大的横向凹陷距离。
132.可以执行热转换工艺、等离子体转换工艺或气相掺杂工艺，以将金属填充材料层46b的物理暴露表面部分转换成管状金属衬垫46d。可在该处理步骤中执行的工艺包括氮化工艺、氧化工艺或硼原子的掺入，如上所述。
133.管状金属衬垫46d的竖直堆叠可通过金属填充材料层46b的物理地暴露于存储器开口49的管状部分的转换而形成。一般来讲，金属填充材料层46b可以包括第一导电材料(诸如元素金属)和/或可以基本上由第一导电材料组成，并且管状金属衬垫46d可以包括第
二导电材料和/或可以基本上由第二导电材料组成，该第二导电材料通过掺入氮、氧或硼而不同于第一导电材料。例如，如果金属填充材料层46b基本上由钨或钼组成，那么管状金属衬垫46d可以包含氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼或硼氮化钼。
134.围绕存储器开口49的金属填充材料层46b的整个圆柱形部分可转换成管状金属衬垫46d的竖直堆叠。管状金属衬垫46d的内侧壁可以与存储器开口49中的绝缘层32的侧壁齐平、可以相对于该绝缘层的侧壁横向向外凹陷，或者可以相对于该绝缘层的侧壁向内突出。管状金属衬垫46d的横向厚度可在2nm至12nm的范围内，诸如3nm至8nm，但也可采用更小和更大的厚度。管状金属衬垫46d的竖直堆叠形成在导电层46中。因此，管状金属衬垫46d的竖直堆叠掺入到导电层46中。管状金属衬垫46d与上述管状金属衬垫46c或46s一样是竖直衬垫。
135.参考图18b，可以执行图13c至图13h的处理步骤，以在每个存储器开口49内形成存储器开口填充结构58并且在每个支撑开口19内形成支撑柱结构20。
136.图19a和图19b是在存储器堆叠结构55、任选的介电芯62和漏极区63形成于其中期间位于第一示例性结构的第五另选构型内的存储器开口的顺序示意性竖直剖面图。
137.参考图19a，金属填充材料层46b的物理暴露的圆柱形表面可以任选地围绕存储器开口49和围绕支撑开口19横向凹陷。在一个实施方案中，金属填充材料层46b的接近存储器开口49或接近支撑开口19的管状部分可通过将各向同性蚀刻剂提供到存储器开口49和支撑开口19中以执行各向同性蚀刻工艺来移除。该横向凹陷距离可以在2nm至12nm的范围内，诸如4nm至8nm，但是也可以采用更小和更大的横向凹陷距离。
138.可以执行选择性金属或金属氧化物沉积工艺。一般来讲，金属填充材料层46b的圆柱形表面在选择性沉积工艺开始之前被物理暴露。选择性沉积工艺仅从导电层46的物理暴露表面(诸如金属填充材料层46b的物理暴露表面)生长与金属填充材料层46b的第一导电材料不同的第二导电材料，而不从介电表面(诸如绝缘层32的物理暴露表面)生长金属。可以采用选择性沉积工艺沉积为第二导电材料的导电材料包括但不限于钌、氧化钌、氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼、硼氮化钼等。在一个实施方案中，可以通过选择性原子层沉积从金属填充材料层46b的物理暴露表面选择性地生长钌或氧化钌。
139.可以通过执行从金属填充材料层46b的物理暴露表面生长第二导电材料的选择性沉积工艺来形成管状金属衬垫46s的竖直堆叠。一般来讲，金属填充材料层46b可以包括第一导电材料和/或可以基本上由第一导电材料组成，并且管状金属衬垫46s可以包括与第一导电材料不同的第二导电材料和/或可以基本上由第二导电材料组成。管状金属衬垫46s的横向厚度可在2nm至12nm的范围内，诸如3nm至8nm，但也可采用更小和更大的厚度。管状金属衬垫46s的竖直堆叠形成在导电层46中。因此，管状金属衬垫46s的竖直堆叠掺入到导电层46中。管状金属衬垫46d是如上所述的竖直衬垫。
140.参考图20a和图20b，接触层级介电层73可沉积在绝缘帽盖层70、后向阶梯式介电材料部分65、存储器开口填充结构58和支撑柱结构20上方。
141.附加的接触通孔结构(88,86,8p)可以穿过接触层级介电层73形成，并且可以任选地穿过后向阶梯式介电材料部分65形成。例如，漏极接触通孔结构88可穿过每个漏极区63
上的接触层级介电层73形成。字线接触通孔结构86可穿过接触层级介电层73以及穿过后向阶梯式介电材料部分65形成在导电层46上。外围器件接触通孔结构8p可以通过后向阶梯式介电材料部分65直接形成在外围器件的相应节点上。
142.参考图21，可以通过保形地沉积背侧阻挡介电层44而从图7所示的第一示例性结构得出根据本公开的第二实施方案的第二示例性结构。背侧阻挡介电层44包括用作控制栅极电介质的组成部分的介电材料，该控制栅极电介质用于随后在背侧凹陷部43中形成的控制栅。背侧阻挡介电层44可以形成在背侧凹陷部43中和背侧沟槽79的侧壁上。背侧阻挡介电层44可直接形成在绝缘层32的水平表面以及牺牲存储器开口填充结构47和牺牲支撑开口填充结构17的暴露于背侧凹陷部43的侧壁上。背侧阻挡介电层44的厚度可以在1nm至15nm的范围内，诸如2nm至6nm，但是也可以采用更小和更大的厚度。
143.背侧阻挡介电层44的介电材料可以是介电金属氧化物(诸如氧化铝)，至少一种过渡金属元素的介电氧化物，至少一种镧系元素的介电氧化物，铝、至少一种过渡金属元素和/或至少一种镧系元素的组合的介电氧化物。在一个实施方案中，背侧阻挡介电层44可以基本上由氧化铝组成。可以通过诸如化学气相沉积或原子层沉积的保形沉积方法来沉积背侧阻挡介电层44。背侧腔体存在于每个背侧沟槽79的未填充有背侧阻挡介电层44的部分内。
144.参考图22，金属填充材料沉积在多个背侧凹陷部43中、沉积在至少一个背侧沟槽79的侧壁上方并且沉积在绝缘帽盖层70的顶表面上方并且直接沉积在背侧阻挡介电层44的物理暴露表面上，以形成金属填充材料层46b。金属填充材料可以通过保形沉积方法沉积，该保形沉积方法可以是例如化学气相沉积(cvd)、原子层沉积(ald)、化学镀、电镀或其组合。在一个实施方案中，金属填充材料层46b可以基本上由至少一种元素金属构成。金属填充材料层46b的至少一种元素金属可以选自例如钨、钴、钌、钛和钽。在一个实施方案中，金属填充材料层46b可以基本上由单个元素金属构成。在一个实施方案中，可以采用含氟前体气体诸如wf6来沉积金属填充材料层46b。在一个实施方案中，金属填充材料层46b可以是包含残余级氟原子作为杂质的钨层。金属填充材料层46b通过背侧阻挡介电层44与绝缘层32和存储器堆叠结构55间隔开，该背侧阻挡介电层至少部分地阻挡氟原子扩散穿过其中。
145.多个导电层46可形成在多个背侧凹陷部43中，并且连续导电材料层46l可形成在每个背侧沟槽79的侧壁上以及绝缘帽盖层70上方。每个导电层46包括位于竖直相邻的一对介电材料层诸如一对绝缘层32之间的金属填充材料层46b的一部分。连续导电材料层46l包括位于背侧沟槽79中或绝缘帽盖层70上方的金属填充材料层46b的连续部分。每个牺牲材料层42可被导电层46替换。在每个背侧沟槽79的未填充有连续导电材料层46l的部分中存在背侧腔体。
146.参考图23，连续导电材料层46l的沉积的导电材料例如通过各向同性湿法蚀刻、各向异性干法蚀刻或它们的组合从每个背侧沟槽79的侧壁并且从绝缘帽盖层70上方进行回蚀。可在移除连续导电材料层46l期间或通过执行附加的蚀刻工艺来并行地移除背侧阻挡介电层44的覆盖绝缘帽盖层70或位于背侧沟槽79内的部分，该附加的蚀刻工艺可采用各向同性蚀刻工艺(诸如湿式蚀刻工艺)和/或各向异性蚀刻工艺(诸如反应离子蚀刻工艺)。背侧凹陷部43中的沉积的导电材料的每个剩余部分构成导电层46。每个导电层46可以是导电线结构。因此，牺牲材料层42被导电层46替换。一般来讲，导电层46可形成在背侧凹陷部43
中，使得导电层46中的每个导电层包括金属填充材料层46b。
147.每个导电层46可用作位于同一级的多个控制栅极电极和与位于同一级的多个控制栅极电极电互连(即电短路)的字线的组合。在每个导电层46内的多个控制栅极电极是用于包括存储器堆叠结构55的竖直存储器器件的控制栅极电极。换句话讲，每个导电层46可以是用作用于多个竖直存储器器件的公共控制栅极电极的字线。
148.参考图24，可以执行图11的处理步骤以在每个背侧沟槽79内形成绝缘间隔物74和任选的背侧接触通孔结构76。随后，可以执行图12的处理步骤以移除牺牲存储器开口填充结构47和牺牲支撑开口填充结构17。
149.图25a至图25h是根据本公开的第二实施方案的在存储器堆叠结构、任选的介电芯和漏极区形成于其中期间位于第二示例性结构内的存储器开口的顺序示意性竖直剖面图。
150.参考图25a，示出了在从其移除牺牲存储器开口填充结构47之后的第二示例性结构中的存储器开口49。存储器开口49延伸穿过绝缘帽盖层70、交替堆叠(32,46)，并且任选地延伸到半导体材料层10的上部部分中。在该处理步骤中，每个支撑开口19可延伸穿过后向阶梯式介电材料部分65、交替堆叠(32,46)中的层的子集，并且任选地穿过半导体材料层10的上部部分。每个存储器开口的底表面相对于半导体材料层10的顶表面的凹陷深度可在0nm至30nm的范围内，但是也可采用更大的凹陷深度。
151.参考图25b，可以执行热转换工艺、等离子体转换工艺或气相掺杂工艺以将金属填充材料层46b的接近存储器开口49或支撑开口19的圆柱形部分转换成管状金属衬垫46d。可在该处理步骤中执行的转换工艺包括氮化工艺、氧化工艺或硼原子的掺入，如上文关于第一实施方案所述。氮、氧和/或硼原子或离子可扩散穿过背侧阻挡介电层44的暴露竖直部分以与金属填充材料层46b的竖直部分反应。
152.管状金属衬垫46d的竖直堆叠可通过转换金属填充材料层46b的接近存储器腔体49'的管状部分而形成，该存储器腔体是存储器开口49的体积内的空隙。一般来讲，金属填充材料层46b可以包括第一导电材料和/或可以基本上由第一导电材料组成，并且管状金属衬垫46d可以包括第二导电材料和/或可以基本上由第二导电材料组成，该第二导电材料通过掺入氮原子、氧原子和/或硼原子而不同于第一导电材料。例如，如果金属填充材料层46b包含钨或钼，那么第二导电材料可以包括氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼或硼氮化钼。管状金属衬垫46d的横向厚度可在2nm至12nm的范围内，诸如3nm至8nm，但也可采用更小和更大的厚度。管状金属衬垫46d的竖直堆叠形成在导电层46中。因此，管状金属衬垫46d的竖直堆叠掺入到导电层46中。管状金属衬垫46d是如上关于第一实施方案所述的竖直衬垫。
153.参考图25c，可以执行图13c的处理步骤以在存储器开口49和支撑开口19中形成包括任选的阻挡介电层52、存储器材料层54、隧穿介电层56和任选的牺牲覆盖材料层601的层堆叠。
154.参考图25d，可以执行图13d的处理步骤以各向异性地蚀刻任选的牺牲覆盖材料层601、隧穿介电层56、存储器材料层54和阻挡介电层52的水平延伸部分。半导体材料层10的表面可穿过牺牲覆盖材料层601、隧穿介电层56、存储器材料层54和阻挡介电层52物理地暴露在开口下面。
155.参考图25e，可以执行图13e的处理步骤以直接在半导体材料层10的半导体表面上
以及在隧穿介电层56上沉积半导体沟道层60l。
156.参考图25f，可以执行图13f的处理步骤以沉积介电芯层62l，该介电芯层可以填充存储器开口49中和支撑开口19中的任何剩余未填充体积。
157.参考图25g，可以执行图13g的处理步骤以在每个存储器开口49内和每个支撑开口19内形成介电芯62。
158.参考图25h，可以执行图13h的处理步骤以在每个存储器开口49内和每个支撑开口19内形成漏极区63。
159.参考图26，示出了在图25h的处理步骤之后的第二示例性结构。存储器开口49内的存储器膜50和竖直半导体沟道60的每个组合构成存储器堆叠结构55。存储器堆叠结构55是半导体沟道、隧穿介电层、包括存储器材料层54的部分的多个存储器元件以及任选的阻挡介电层52的组合。填充存储器开口49的整个材料部分组在本文中被称为存储器开口填充结构58。填充支撑开口19的整个材料部分组构成支撑柱结构。
160.参考图27a和图27b，可以执行图20a和图20b的处理步骤。具体地，接触层级介电层73可沉积在绝缘帽盖层70、后向阶梯式介电材料部分65、存储器开口填充结构58和支撑柱结构20上方。附加的接触通孔结构(88,86,8p)可以穿过接触层级介电层73形成，并且可以任选地穿过后向阶梯式介电材料部分65形成。例如，漏极接触通孔结构88可穿过每个漏极区63上的接触层级介电层73形成。字线接触通孔结构86可穿过接触层级介电层73以及穿过后向阶梯式介电材料部分65形成在导电层46上。外围器件接触通孔结构8p可以通过后向阶梯式介电材料部分65直接形成在外围器件的相应节点上。
161.根据本公开的第一实施方案，三维存储器器件包括：绝缘层32和导电层46的交替堆叠，该交替堆叠位于衬底(9,10)上方；存储器开口49，该存储器开口竖直延伸穿过交替堆叠(32,46)；以及存储器开口填充结构58，该存储器开口填充结构位于存储器开口49内，其中存储器开口填充结构58中的每个存储器开口填充结构包括存储器元件的相应竖直堆叠(其可包括存储器材料层54的位于导电层46的层级处的部分)，其中导电层46中的每个导电层包括金属填充材料层46b和横向围绕存储器开口填充结构中的相应存储器开口填充结构的竖直管状金属衬垫(46c,46d和/或46s)。在第一实施方案中，竖直管状金属衬垫(46c,46d和/或46s)位于金属填充材料层46b与存储器开口填充结构58中的相应存储器开口填充结构之间。
162.管状金属衬垫(46c,46d和/或46s)可包含导电金属氧化物、导电金属氮氧化物、导电金属氮化物、导电金属硼氮化物或元素过渡金属。在一个实施方案中，金属填充材料层46b包含钨或钼。管状金属衬垫(46c,46d和/或46s)包含氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼、硼氮化钼、钌或氧化钌。
163.在图18a至19b所示的示例性结构中，管状金属衬垫(46d或46s)与金属填充材料层46b的竖直侧壁和存储器开口填充结构58中的相应存储器开口填充结构的外侧壁直接接触。
164.在图13a至图16b的示例性结构中，该器件还包括与金属填充材料层46b的至少一个水平表面接触的保形金属衬垫46a。在一个实施方案中，保形金属衬垫46a包含导电金属氮化物材料，并且管状金属衬垫具有与保形金属衬垫不同的材料组成。例如，保形金属衬垫包含第一导电金属氮化物材料；并且管状金属衬垫包含第二导电金属氮化物材料，该第二
导电金属氮化物材料包含与第一导电金属氮化物材料不同的金属元素。在一个实施方案中，金属填充材料层包含钨或钼；保形金属衬垫包含氮化钛或氮化钽；并且管状金属衬垫包含氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼、硼氮化钼、钌或氧化钌。
165.在图13a至图13h和图16a至图16b的示例性结构中，保形金属衬垫46a包括：上部保形金属衬垫，该上部保形金属衬垫接触金属填充材料层46b的顶表面；以及下部保形金属衬垫，该下部保形金属衬垫接触金属填充材料层46b的底表面并且通过管状金属衬垫46c与上部保形金属衬垫分离，该管状金属衬垫接触金属填充材料层46b的竖直侧壁。
166.在图14a至图14b和图15a至图15b的示例性结构中，保形金属衬垫46a包括连续保形金属衬垫，该连续保形金属衬垫包括：上部水平延伸的金属衬垫部分，该上部水平延伸的金属衬垫部分接触金属填充材料层的水平顶表面；下部水平延伸的金属衬垫部分，该下部水平延伸的金属衬垫部分接触金属填充材料层的水平底表面；以及竖直延伸的金属衬垫部分，该竖直延伸的金属衬垫部分具有管状构型并且竖直地连接上部水平延伸的金属衬垫部分和下部水平延伸的金属衬垫部分。
167.在图14a至图14b的示例性结构中，管状金属衬垫46s接触存储器开口填充结构58中的相应存储器开口填充结构的外侧壁，并且通过连续保形金属衬垫46a的竖直延伸金属衬垫部分与金属填充材料层46b横向间隔开。
168.在图15a至图15b的示例性结构中，连续保形金属衬垫46a的竖直延伸的金属衬垫部分接触存储器开口填充结构58中的相应存储器开口填充结构的外侧壁，并且通过管状金属衬垫46d与金属填充材料层46b横向间隔开。
169.在图25a至图25h所示的第二实施方案中，背侧阻挡介电层44在至少三个侧面上围绕相应导电层46，并且导电层46中的每个导电层包括金属填充材料层46b和竖直管状金属衬垫46d，该竖直管状金属衬垫横向围绕存储器开口填充结构58中的相应存储器开口填充结构，并且位于金属填充材料层46b与背侧阻挡介电层44中的相应背侧阻挡介电层的竖直延伸部分之间。
170.在一个实施方案中，金属填充材料层46b和竖直管状金属衬垫46d接触背侧阻挡介电层44中的相应背侧阻挡介电层的底表面和顶表面，而竖直管状金属衬垫46d接触金属填充材料层46b的竖直侧壁和背侧阻挡介电层44中的相应背侧阻挡介电层的竖直延伸部分。在一个实施方案中，背侧阻挡介电层44中的每个背侧阻挡介电层包括：上部水平延伸的背侧阻挡介电部分，该上部水平延伸的背侧阻挡介电层接触绝缘层32中的上覆绝缘层的底表面；下部水平延伸的背侧阻挡介电部分，该下部水平延伸的背侧阻挡介电部分接触绝缘层32中的下层绝缘层的顶表面；以及竖直延伸部分，该竖直延伸部分接触存储器开口填充结构的外侧壁。竖直延伸部分竖直地连接上部水平延伸的背侧阻挡介电部分和下部水平延伸的背侧阻挡介电部分。
171.可以采用各种管状金属衬垫(46c,46d和/或46s)来阻挡氟从字线扩散到存储器开口填充结构58中，其中对字线导电性的影响减小，因为衬垫仅在竖直方向上延伸并且不减小字线在水平方向上的厚度。衬垫还可减少由于介电金属氧化物与硼原子之间的界面而引起的擦除饱和，以减少元素字线金属(诸如钼或易于氮化的其他元素金属)的氮化、势垒金属与氧化铝阻挡电介质52的互混，和/或优化字线的功函数。
172.虽然前面提及特定优选实施方案，但是将理解本公开不限于此。本领域的普通技
术人员将会想到，可对所公开的实施方案进行各种修改，并且此类修改旨在落在本公开的范围内。在不是彼此的另选方案的所有实施方案中假定相容性。除非另外明确说明，否则词语“包含”或“包括”设想其中词语“基本上由...组成”或词语“由...组成”替换词语“包含”或“包括”的所有实施方案。在本公开中示出采用特定结构和/或构型的实施方案，应当理解，本公开可以以功能上等同的任何其他兼容结构和/或构型来实践，前提条件是此类取代不被明确地禁止或以其他方式被本领域的普通技术人员认为是不可能的。本文引用的所有出版物、专利申请和专利均以引用方式全文并入本文。

技术特征：
1.一种三维存储器器件，所述三维存储器器件包括：绝缘层和导电层的交替堆叠；存储器开口，所述存储器开口竖直延伸穿过所述交替堆叠；以及存储器开口填充结构，所述存储器开口填充结构位于所述存储器开口内，其中所述存储器开口填充结构中的每个存储器开口填充结构包括存储器元件的相应竖直堆叠，其中所述导电层中的每个导电层包括金属填充材料层和竖直管状金属衬垫，所述竖直管状金属衬垫横向围绕所述存储器开口填充结构中的相应存储器开口填充结构，并且位于所述金属填充材料层与所述存储器开口填充结构中的所述相应存储器开口填充结构之间。2.根据权利要求1所述的三维存储器器件，其中所述管状金属衬垫包含导电金属氧化物或导电金属氮氧化物。3.根据权利要求1所述的三维存储器器件，其中所述管状金属衬垫包含导电金属氮化物或导电金属硼氮化物。4.根据权利要求1所述的三维存储器器件，其中所述管状金属衬垫基本上由元素过渡金属组成。5.根据权利要求1所述的三维存储器器件，其中：所述金属填充材料层包含钨或钼；并且所述管状金属衬垫包含氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼、硼氮化钼、钌或氧化钌。6.根据权利要求1所述的三维存储器器件，其中所述管状金属衬垫与所述金属填充材料层的竖直侧壁和所述存储器开口填充结构中的所述相应存储器开口填充结构的外侧壁直接接触。7.根据权利要求1所述的三维存储器器件，所述三维存储器器件还包括与所述金属填充材料层的水平表面接触的保形金属衬垫。8.根据权利要求7所述的三维存储器器件，其中所述保形金属衬垫包含导电金属氮化物材料，并且所述管状金属衬垫具有与所述保形金属衬垫不同的材料组成。9.根据权利要求8所述的三维存储器器件，其中：所述保形金属衬垫包含第一导电金属氮化物材料；并且所述管状金属衬垫包含第二导电金属氮化物材料，所述第二导电金属氮化物材料包含与所述第一导电金属氮化物材料不同的金属元素。10.根据权利要求8所述的三维存储器器件，其中：所述金属填充材料层包含钨或钼；所述保形金属衬垫包含氮化钛或氮化钽；并且所述管状金属衬垫包含氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼、硼氮化钼、钌或氧化钌。11.根据权利要求7所述的三维存储器器件，其中所述保形金属衬垫包括：上部保形金属衬垫，所述上部保形金属衬垫接触所述金属填充材料层的顶表面；以及下部保形金属衬垫，所述下部保形金属衬垫接触所述金属填充材料层的底表面并且通过所述管状金属衬垫与所述上部保形金属衬垫分离，所述管状金属衬垫接触所述金属填充材料层的竖直侧壁。
12.根据权利要求7所述的三维存储器器件，其中所述保形金属衬垫包括连续保形金属衬垫，所述连续保形金属衬垫包括：上部水平延伸的金属衬垫部分，所述上部水平延伸的金属衬垫部分接触所述金属填充材料层的水平顶表面；下部水平延伸的金属衬垫部分，所述下部水平延伸的金属衬垫部分接触所述金属填充材料层的水平底表面；以及竖直延伸的金属衬垫部分，所述竖直延伸的金属衬垫部分具有管状构型并且竖直地连接所述上部水平延伸的金属衬垫部分和所述下部水平延伸的金属衬垫部分。13.根据权利要求12所述的三维存储器器件，其中所述管状金属衬垫接触所述存储器开口填充结构中的所述相应存储器开口填充结构的外侧壁，并且通过所述连续保形金属衬垫的所述竖直延伸的金属衬垫部分与所述金属填充材料层横向间隔开。14.根据权利要求12所述的三维存储器器件，其中所述连续保形金属衬垫的所述竖直延伸的金属衬垫部分接触所述存储器开口填充结构中的所述相应存储器开口填充结构的外侧壁，并且通过所述管状金属衬垫与所述金属填充材料层横向间隔开。15.根据权利要求1所述的三维存储器器件，其中：所述存储器开口填充结构中的每个存储器开口填充结构从外到内包括：包含氧化铝的相应阻挡介电层、所述存储器元件的相应竖直堆叠、相应隧穿介电层和相应竖直半导体沟道；并且所述管状金属衬垫在水平方向上具有基本上均匀的厚度，并且没有沿着所述绝缘层的相应的顶表面和底表面在水平方向上延伸的水平部分。16.一种形成三维存储器器件的方法，所述方法包括：在衬底上方形成绝缘层和牺牲材料层的交替堆叠；穿过所述交替堆叠形成存储器开口；在所述存储器开口内形成牺牲存储器开口填充结构；通过相对于所述绝缘层和所述牺牲存储器开口填充结构选择性地移除所述牺牲材料层来形成背侧凹陷部；在相应背侧凹陷部中形成导电层；在形成所述导电层之后通过移除所述牺牲存储器开口填充结构而在所述存储器开口的体积内形成腔体；穿过所述存储器开口在所述导电层上或所述导电层中形成管状金属衬垫的竖直堆叠；以及在所述存储器开口的所述体积内的所述腔体中形成存储器开口填充结构，其中所述存储器开口填充结构中的每个存储器开口填充结构包括存储器元件的相应竖直堆叠。17.根据权利要求16所述的方法，其中：形成所述导电层的步骤包括直接在所述绝缘层的表面上沉积金属填充材料层；并且形成管状金属衬垫的竖直堆叠的步骤包括在所述金属填充材料层的暴露于所述腔体中的竖直表面上选择性地沉积导电材料，或者包括通过氮化、氧化或掺入硼原子将所述金属填充材料层的位于所述腔体周围的竖直部分转换成金属化合物材料。18.根据权利要求16所述的方法，其中：
形成所述导电层的步骤包括在所述背侧凹陷部中沉积连续保形金属衬垫，并且直接在所述连续保形金属衬垫上沉积金属填充材料层；并且形成管状金属衬垫的竖直堆叠的步骤包括在所述连续保形金属衬垫的暴露于所述腔体中的竖直表面上选择性地沉积导电材料，或者包括通过氮化、氧化或掺入硼原子将所述连续保形金属衬垫的暴露于所述腔体中的至少表面部分转换成金属化合物材料。19.根据权利要求16所述的方法，其中：形成所述导电层的步骤包括在所述背侧凹陷部中沉积连续保形金属衬垫，并且直接在所述连续保形金属衬垫上沉积金属填充材料层；并且形成管状金属衬垫的竖直堆叠的步骤包括通过暴露于所述腔体中的所述连续保形金属衬垫的竖直延伸部分进行氮化、氧化或掺入硼原子以将金属填充材料层的竖直部分转换成金属化合物材料。20.根据权利要求16所述的方法，其中：所述金属填充材料层包含钨或钼；所述管状金属衬垫包含氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼、硼氮化钼、钌或氧化钌；并且所述存储器开口填充结构中的每个存储器开口填充结构从外到内包括：包含氧化铝的相应阻挡介电层、存储器元件的相应竖直堆叠、相应隧穿介电层和相应竖直半导体沟道。21.一种三维存储器器件，所述三维存储器器件包括：绝缘层和导电层的交替堆叠；存储器开口，所述存储器开口竖直延伸穿过所述交替堆叠；存储器开口填充结构，所述存储器开口填充结构位于所述存储器开口内，其中所述存储器开口填充结构中的每个存储器开口填充结构包括存储器元件的相应竖直堆叠；以及背侧阻挡介电层，所述背侧阻挡介电层在至少三个侧面上围绕相应导电层；其中所述导电层中的每个导电层包括金属填充材料层和竖直管状金属衬垫，所述竖直管状金属衬垫横向围绕所述存储器开口填充结构中的相应存储器开口填充结构，并且位于所述金属填充材料层与所述背侧阻挡介电层中的相应背侧阻挡介电层的竖直延伸部分之间。22.根据权利要求21所述的三维存储器器件，其中所述管状金属衬垫包含导电金属氧化物或导电金属氮氧化物。23.根据权利要求21所述的三维存储器器件，其中所述管状金属衬垫包含导电金属氮化物。24.根据权利要求21所述的三维存储器器件，其中所述管状金属衬垫包含导电金属硼氮化物。25.根据权利要求21所述的三维存储器器件，其中：所述金属填充材料层包含钨或钼；并且所述管状金属衬垫包含氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼或硼氮化钼。26.根据权利要求21所述的三维存储器器件，其中所述背侧阻挡介电层包含氧化铝。27.根据权利要求21所述的三维存储器器件，其中：
所述金属填充材料层和所述竖直管状金属衬垫接触所述背侧阻挡介电层中的所述相应背侧阻挡介电层的底表面和顶表面；并且所述竖直管状金属衬垫接触所述金属填充材料层的竖直侧壁和所述背侧阻挡介电层中的所述相应背侧阻挡介电层的所述竖直延伸部分。28.根据权利要求27所述的三维存储器器件，其中所述背侧阻挡介电层中的每个背侧阻挡介电层包括：上部水平延伸的背侧阻挡介电部分，所述上部水平延伸的背侧阻挡介电部分接触所述绝缘层中的上覆绝缘层的底表面；下部水平延伸的背侧阻挡介电部分，所述下部水平延伸的背侧阻挡介电部分接触所述绝缘层中的下层绝缘层的顶表面；以及所述竖直延伸部分，所述竖直延伸部分接触所述存储器开口填充结构的外侧壁。29.根据权利要求28所述的三维存储器器件，其中所述竖直延伸部分竖直地连接所述上部水平延伸的背侧阻挡介电部分和所述下部水平延伸的背侧阻挡介电部分。30.根据权利要求21所述的三维存储器器件，其中：所述存储器开口填充结构中的每个存储器开口填充结构从外到内包括所述存储器元件的相应竖直堆叠、相应隧穿介电层和相应竖直半导体沟道；并且所述管状金属衬垫在水平方向上具有基本上均匀的厚度，并且没有沿着所述绝缘层的相应的顶表面和底表面在水平方向上延伸的水平部分。31.一种形成三维存储器器件的方法，所述方法包括：在衬底上方形成绝缘层和牺牲材料层的交替堆叠；穿过所述交替堆叠形成存储器开口；在所述存储器开口内形成牺牲存储器开口填充结构；通过相对于所述绝缘层和所述牺牲存储器开口填充结构选择性地移除所述牺牲材料层来形成背侧凹陷部；在所述背侧凹陷部中形成导电层，其中所述导电层中的每个导电层包括金属填充材料层；通过相对于所述绝缘层和所述导电层选择性地移除所述牺牲存储器开口填充结构而在所述存储器开口的体积内形成腔体；通过氮化、氧化或掺入硼原子将金属填充材料层的暴露于所述腔体中的竖直部分转换成金属化合物材料而在所述导电层中形成管状金属衬垫的竖直堆叠；以及在所述存储器开口的所述体积内的所述腔体中形成存储器开口填充结构，其中所述存储器开口填充结构中的每个存储器开口填充结构包括存储器元件的相应竖直堆叠。32.根据权利要求31所述的方法，所述方法还包括在所述背侧凹陷部中的每个背侧凹陷部内形成背侧阻挡介电层，其中所述金属填充材料层中的每个金属填充材料层沉积在所述背侧阻挡介电层上。33.根据权利要求32所述的方法，其中：在移除所述牺牲存储器开口填充结构后，所述背侧阻挡介电层的竖直延伸部分物理地暴露于所述腔体；以及通过使氮原子、氧原子或硼原子中的至少一者从所述腔体扩散穿过所述背侧阻挡介电
层的所述竖直延伸部分，并且通过将所述金属填充材料层的接近所述背侧阻挡介电层的所述竖直延伸部分的竖直部分转换成金属化合物材料，形成所述管状金属衬垫的竖直堆叠。34.根据权利要求32所述的方法，其中所述背侧阻挡介电层包含氧化铝。35.根据权利要求31所述的方法，其中所述管状金属衬垫包含导电金属氧化物。36.根据权利要求31所述的方法，其中所述管状金属衬垫包含导电金属氮化物。37.根据权利要求31所述的方法，其中所述管状金属衬垫包含导电金属硼氮化物。38.根据权利要求31所述的方法，其中所述管状金属衬垫包含导电金属氮氧化物。39.根据权利要求31所述的方法，其中：所述金属填充材料层包含钨或钼；并且所述管状金属衬垫包含氮化钨、氧化钨、氮氧化钨、硼氮化钨、氮化钼、氧化钼、氮氧化钼或硼氮化钼。40.根据权利要求31所述的方法，其中所述存储器开口填充结构中的每个存储器开口填充结构从外到内包括所述存储器元件的相应竖直堆叠、相应隧穿介电层和相应竖直半导体沟道。

技术总结
一种三维存储器器件包括：绝缘层和导电层的交替堆叠；存储器开口，该存储器开口竖直延伸穿过该交替堆叠；以及存储器开口填充结构，该存储器开口填充结构位于该存储器开口内。该导电层中的每个导电层包括金属填充材料层和多个竖直管状金属衬垫，该多个竖直管状金属衬垫横向围绕该存储器开口填充结构中的相应存储器开口填充结构，并且位于该金属填充材料层与该存储器开口填充结构中的相应存储器开口填充结构之间。该管状金属衬垫可以通过选择性金属或金属氧化物沉积而形成，或者通过氮化、氧化或掺入硼原子将该金属填充材料层的表面部分转换成金属化合物材料部分而形成。部分转换成金属化合物材料部分而形成。部分转换成金属化合物材料部分而形成。


技术研发人员：R
受保护的技术使用者：桑迪士克科技有限责任公司
技术研发日：2021.12.28
技术公布日：2023/10/15