用于高可靠性应用的高效双驱动功率放大器的制作方法

用于高可靠性应用的高效双驱动功率放大器
1.相关申请的交叉引用
2.本技术要求于2021年1月12日提交的美国临时申请序列no.63/136264的权益，该临时申请通过引用整体并入本文，如同在下文中完整阐述一样。
技术领域
3.本公开的各种实施例一般而言涉及放大器，并且更具体地涉及用于无线通信应用的双驱动功率放大器配置。


背景技术：

4.由于诸如低击穿电压、片上无源器件的差质量因数以及较高频率下的固有设备大信号损失之类的因素，在cmos中实现的传统功率放大器(pa)会遭受低效、低输出功率、低增益和有限的最大操作频率。已经实现了复杂的设计技术来解决这些问题中的一些。例如，诸如负载调制、谐波调谐的负载、堆叠的pa核心、非线性度消除、使用无源网络的中和技术以及混合信号可重构体系架构之类的技术已被用来改善pa的某些性能度量，但是核心单元仍然主要基于共源极/共发射极(cs/ce)拓扑。大多数商业半导体工艺中的晶体管至少有3个端子(栅极、源极和漏极)，但传统pa设计技术仅将晶体管用作2端子设备。
5.新频谱可用性为以高gb/s数据速率操作的发送器系统提供了许多新的5g新无线电(nr)应用机会。但是，严格的效率和线性度要求给设计人员带来了巨大的挑战。传统pa设计和上面提到的设计技术主要侧重于提高峰/功率回退(pbo)、功率附加效率(pae)和输出功率(pout)。但是，在低电源电压的高规模硅工艺中，由于晶体管拐点电压(vknee)成为供电电压的重要部分，因此此类技术的pae和输出功率回报会递减。而且，在实际部署中常常使用供电电压的降低来确保设备可靠性。这对于阵列操作尤其相关，其中阵列元件耦合导致严重的天线阻抗失配和不期望的大pa电压摆幅。虽然之前的技术提高了pa的整体效率，但从根本上来说，在不借助设备开关或谐波整形的情况下，它们无法超越相同导通角下的理论pa核心效率(例如，b类共源极(cs)pa)。在pa的效率、输出功率、线性度、数据速率和可靠性方面的改进方面仍然存在性能挑战。


技术实现要素：

6.所公开的技术涉及一种采用新的双驱动pa配置的新的功率放大器(pa)拓扑，其中使用双驱动耦合网络在栅极和源极端子处异相驱动pa核心中的晶体管，同时为栅极和源极端子提供正确的dc偏置。
7.根据所公开技术的示例性实施方式，pa核心包括由具有两个基于传输线的耦合器的耦合网络驱动的晶体管m1和m2的差分对，其中一对的第一传输线区段被配置为传输输入信号vin通过以驱动相对晶体管的栅极，而第二传输线区段在一端接地并与第一传输线区段耦合，使得输入信号vin的耦合部分αvin驱动对应晶体管的源极端子。耦合网络的布置允许源极端子被驱动至低于地电位。这里公开的实施例还提供了用于pa核心的实际实施方式
的输入匹配网络、驱动器、级间匹配网络和输出网络。
8.根据所公开技术的示例性实施方式，提供了一种双驱动功率放大器核心，其包括第一晶体管m1，该第一晶体管m1具有至少三个端子，包括m1栅极/基极端子、m1漏极/集电极端子和m1源极/发射极端子。双驱动功率放大器核心还包括第二晶体管m2，该第二晶体管m2具有至少三个端子，包括m2栅极/基极端子、m2漏极/集电极端子和m2源极/发射极端子。双驱动功率放大器核心还包括第一传输线耦合器，该第一传输线耦合器包括具有第一端和第二端的第一传输线区段t1，其中第一端接地，并且第二端连接到m1源极/发射极端子；具有第一端和第二端的第二传输线区段t2，其中第一端被配置为接收核心第一输入信号vin+和第一偏置电压，并且其中第二端连接到m2栅极/基极端子并且耦合到m1漏极/集电极端子，并且其中第一传输线区段t1与第二传输线区段t2电磁耦合。双驱动功率放大器核心还包括第二传输线耦合器，该第二传输线耦合器包括：具有第一端和第二端的第三传输线区段t3，其中第一端接地，并且第二端连接到m2源极/发射极端子；具有第一端和第二端的第四传输线区段t4，其中第一端被配置为接收核心第二输入信号vin-和第一偏置电压，并且其中第二端连接到m1栅极/基极端子并且耦合到m2漏极/集电极端子，并且其中第三传输线区段t3与第四传输线区段t4电磁耦合。双驱动功率放大器核心还包括：核心第一输出端子vout+，其连接到m1漏极/集电极端子并且被配置为接收第二偏置电压；以及核心第二输出端子vout-，其连接到m2漏极/集电极端子并且被配置为接收第二偏置电压，其中核心第一输出端子和第二输出端子被配置为输出与核心第一输入信号vin+与核心第二输入信号vin-之间的差对应的放大的差分信号。
9.根据所公开的技术的另一种示例性实施方式，提供了一对基于传输线的耦合器。基于传输线的耦合器被配置为在两个输入端子上接收差分输入电压信号并且在4个输出端子上无源地耦合差分输入电压信号的缩放版本。该一对基于传输线的耦合器包括第一传输线耦合器，该第一传输线耦合器包括：具有第一端和第二端的第一传输线区段t1，其中第一端接地，并且第二端被配置为输出v
s1
信号；以及具有第一端和第二端的第二传输线区段t2，其中第一端被配置为接收核心第一输入信号vin+和第一偏置电压，并且其中第二端被配置为输出v
g2
信号，并且其中第一传输线区段t1与第二传输线区段t2电磁耦合，以响应于在第二传输线区段t2的第一端处接收到输入信号vin+而产生v
s1
信号。该一对基于传输线的耦合器包括第二传输线耦合器，该第二传输线耦合器包括：具有第一端和第二端的第三传输线区段t3，其中第一端接地，并且第二端被配置为输出v
s2
信号；以及具有第一端和第二端的第四传输线区段t4，其中第一端被配置为接收核心第二输入信号vin-和第一偏置电压，并且其中第二端被配置为输出v
g1
信号，并且其中第三传输线区段t3与第四传输线区段t4电磁耦合，以响应于在第四传输线区段t4的第一端处接收到输入信号vin-而产生v
g1
信号。
10.本公开的这些和其它方面在下面的具体实施方式和附图中进行了描述。在结合附图阅读以下对具体示例性实施例的描述后，实施例的其它方面和特征对于本领域普通技术人员来说将变得显而易见。虽然可以相对于某些实施例和附图来讨论本公开的特征，但是本公开的所有实施例可以包括本文讨论的特征中的一个或多个。另外，虽然一个或多个实施例可以被讨论为具有某些有利特征，但此类特征中的一个或多个也可与本文讨论的各种实施例一起使用。以类似的方式，虽然下面可以将示例性实施例讨论为设备、系统或方法实施例，但是应该理解的是，此类示例性实施例可以在本公开的各种设备、系统和方法中实
现。
附图说明
11.当结合附图阅读时，将更好地理解下面对本公开的具体实施例的详细描述。为了说明本公开，附图中示出了具体实施例。但是，应当理解的是，本公开不限于附图中所示的实施例的精确布置和手段。
12.图1a是根据所公开技术的示例性实施例的具有由第一驱动信号vin驱动的栅极端子、由第二驱动信号αvin驱动的源极端子以及所得输出信号vout的mosfet晶体管的示例图。
13.图1b是根据所公开技术的示例性实施例的第一驱动信号vin、第二驱动信号αvin以及所得输出信号vout(如图1a中所示)相对于地和拐点电压vknee的曲线图。
14.图2是根据所公开技术的示例性实施例的双驱动功率放大器(pa)核心的示意图。
15.图3a是根据所公开技术的示例性实施例的耦合传输线对的图示，其使得能够从vin+无源生成信号αvin+和从vin-无源生成信号αvin-。
16.图3b是根据所公开技术的示例性实施例的如图3a中所示的耦合传输线对的示例物理布局的三维图示。
17.图4a是根据所公开技术的示例性实施例的利用双驱动核心的功率放大器的示例框图。
18.图4b是根据所公开技术的示例性实施例的利用双驱动核心的功率放大器的详细示意图(与图4a的框图对应)。
具体实施方式
19.所公开的技术包括新的功率放大器(pa)体系架构，其可以克服与常规方法相关联的一些上面提到的挑战。所公开的pa拓扑采用新的双驱动配置，其中pa核心晶体管在栅极和源极端子处被异相驱动。如本文使用的术语“晶体管”可以指任何三端子信号放大设备，包括但不限于mosfet、cmos、nmos、pmos、bjt、npn、pnp等(具有对应的端子，例如，诸如针对bjt的基极、集电极、发射极)。
20.所公开的pa拓扑允许晶体管的源极和漏极同相摆动，从而人为地降低晶体管的拐点电压，这允许输出电压摆幅的增加。这种双驱动pa拓扑大大地提高了pa的输出功率、线性度和效率，同时允许降低供电电压。此外，由于所公开的双驱动拓扑可以被配置为共栅极和共源极之间的组合，因此可以大大降低pa级的输入阻抗，从而允许宽带和低损耗的级间匹配网络。本文公开的pa拓扑可以为高可靠性商业应用提供卓越的性能，同时允许使用较低的供电电压。
21.为了促进理解本公开的原理和特征，下面解释各种说明性实施例。下文中描述的构成本文公开的实施例的各种元素的组件、步骤和材料旨在是说明性的而非限制性的。将执行与本文描述的组件、步骤和材料相同或相似的功能的许多合适的组件、步骤和材料旨在被涵盖在本公开的范围内。本文未描述的此类其它组件、步骤和材料可以包括但不限于在开发本文公开的实施例之后开发的类似组件或步骤。
22.图1a是根据所公开技术的示例性实施例的双驱动mosfet晶体管的示例图，该双驱
动mosfet晶体管具有由第一驱动信号vin驱动的栅极端子、由第二驱动信号αvin驱动的源极端子以及所得输出信号vout。在这种实施方式中，α可以是负的以提供与栅极驱动信号vin异相的源极驱动信号。
23.图1b是根据所公开技术的示例性实施例的第一驱动信号vin、第二驱动信号αvin以及所得输出信号vout(如图1a中所示)相对于地和拐点电压的曲线图。
24.双驱动晶体管的功率效率可以表述为：
[0025][0026]
其中v
dd
是供电电压，v
knee
是晶体管的拐点电压，i
max
是通过晶体管的最大电流，并且i
dc
是偏置电流。峰输出电压可以表述为：
[0027]vpeak
＝v
dd
+αv
in-v
knee
.
ꢀꢀꢀꢀ
(2)
[0028]
偏置电流可以表述为：
[0029][0030]
双馈电晶体管相对于典型b类放大器的功率效率可以表述为：
[0031][0032]
其中典型b类设备的效率可以表述为：
[0033][0034]
如本文讨论的，晶体管可以被偏置为b类。但是，根据所公开技术的某些示例性实施方式，可以调整晶体管的栅极处的偏置电压以将设备置于a类、b类或c类放大中的任何一种(根据特定应用的需要)。
[0035]
当晶体管仅在栅极处被驱动时，设备最大效率由设备导通角和特定于技术的vknee决定，这降低了峰输出电压摆幅并限制了漏极效率，特别是对于较低的vdd值。所公开的技术利用作为三端子或更多端子设备的晶体管，并且还提供耦合网络以分别用异相输入vin和αvin驱动栅极端子和源极端子两者。源极电压可以在地电压以下摆动，同时与漏极电压具有同相关系，从而将最大漏极输出电压摆幅增加αvin，而不必增加供电电压。
[0036]
本文公开的双驱动pa拓扑的优点可以包括：(1)经由源极耦合系数的增加，在相同的导通角下，pa核心漏极效率的增加超过典型的共源极拓扑；(2)即使在降低vdd电压的情况下也可以维持较高的漏极效率，因为可以减轻较低vdd下的vknee的影响；(3)可以增加功率饱和psat，同时减少设备am-pm和am-am失真，因为有源设备在其饱和区域中花费的时间较多而在三极管中花费的时间较少；(4)晶体管的并联输入电阻降低，因为设备栅极阻抗与其低源极阻抗并联，这也可以通过源极耦合αvin进行设计，以简化宽带和低损耗级间匹配网络的设计；以及(5)可以减轻复杂谐波整形pa中电压峰化的可靠性问题(j类或连续模式f类pa)。
[0037]
本文公开的双驱动pa拓扑特别适合要求较低供电电压的高可靠性商业/国防应用。所公开的技术的某些示例性实施方式也可以适合于具有高供电电压的功率放大器，诸
如在供电电压可以是20伏或更高的卫星通信应用中。还应当强调的是，本文公开的双驱动pa拓扑不同于传统的堆叠pa。在此类传统堆叠pa设备中，底部堆叠设备的mosfet晶体管源极端子接地，这关键地决定了设备的总输出电压摆幅。相反，所公开技术的源极端子连接到耦合的传输线，这使得源极电压能够降至地电压以下，如下文将讨论的。
[0038]
图2是根据所公开技术的示例性实施例的双驱动功率放大器(pa)核心的示意图，其可以利用包括第一晶体管m1 202和第二晶体管m2 204的晶体管差分对以及双驱动耦合网络206。双驱动耦合网络206可以包括传输线区段t1 208、t2 210、t3 212和t4 214，其中t1 208和t2 210电磁耦合，以及t4 214，其中t1 208电磁耦合。双驱动耦合网络206使得平衡输入信号的第一部分vin-能够通过t4 214施加以驱动m1 202的栅极，同时经由t3 212耦合某一版本的vin-以驱动m2 204的源极端子。同时，可以通过t2 210施加平衡输入信号vin+的第二部分vin+以驱动m2 204的栅极，同时经由t1 208耦合某一版本的vin+以驱动m1 202的源极端子。本文公开的实施方式还允许提供正确的dc偏置点，诸如用于栅极的非零dc电压和用于源极的dc地。使用这种新的pa拓扑，晶体管202、204的源极可以与其漏极同相摆动，从而允许电压拐点/输出摆动的扩展，这可以在使用低供电电压的同时线性地增加输出功率和功率附加效率。
[0039]
图3a是耦合网络300的图示，其包括如图2中所示的一对基于传输线的耦合器t1 208和t2 210、t3 212和t4 214，其中t1 208与t2 210耦合(s 302)并且t3 212与t4 214耦合(s 304)。虽然t1 208、t2 210、t3 212和t4 214(隔离)中的每一个可以被视为是独立的传输线，但是t1 208与t2 210的接近性允许它们之间的电磁耦合，使得t1 208和t2 210可以形成第一基于传输线的耦合器。类似地，t3 212和t4 214可以形成第二基于传输线的耦合器。耦合302、304使得能够分别从vin+和vin-无源地生成信号αvin+和αvin-。在某些示例性实施方式中，耦合网络300可以引入感抗源简并，这可以降低总体设备功率增益。在某些实施方式中，可以通过在维持期望耦合系数α的同时选择为偶模阻抗z
0e
和奇模阻抗z
0o
提供合理低的值的传输线几何结构来减小感抗。根据所公开技术的某些实施方式，耦合系数α可以通过传输线几何结构来设置。
[0040]
在所公开技术的一种示例性实施方式中，耦合系数α可以设置在大约0.1至大约0.9之间的范围内。在另一种示例性实施方式中，耦合系数α可以被设置在大约0.2和大约0.8之间的范围内。在另一种示例性实施方式中，耦合系数α可以被设置在大约0.3和大约0.7之间的范围内。在另一种示例性实施方式中，耦合系数α可以被设置在大约0.4和大约0.6之间的范围内。在另一种示例性实施方式中，耦合系数α可以被设置在大约0.3和大约0.4之间的范围内。
[0041]
图3b是耦合网络300的示例物理布局的三维图示，该耦合网络300具有与图3a和图2中描绘的类似元件对应的耦合传输线对t1208和t2 210、t3 212和t4 214。这种独特的布局布置使得信号vin+(vin-)能够在传输线t2 210(t4 214)的一端输入，以在其长度l上电磁耦合到t1 208(t3 212)。根据所公开技术的某些示例性实施方式，可以使用独有的交叉区域306来方便地将所得信号v
s1
、v
g1
、v
g2
、v
s2
路由到剩余电路(如将在下面进一步讨论的)。
[0042]
在某些示例性实施方式中，耦合网络300的传输线208、210、212、214可以使用几个不同的变量来设计和制造，以控制阻抗、耦合系数等。此类变量可以包括传输线长度l、宽度w1、厚度t2、t1、间隙tg和/或地平面孔径宽度w2。在所公开技术的一种示例性实施方式中，
长度l可以是大约50微米，宽度w1可以是大约10微米，厚度t1和t2可以是大约3微米，间隙tg可以是大约1.6微米，并且地平面孔径宽度w2可以是大约14微米。如图所示，底部迹线t1208和t3 212的一端可以连接到地平面314。利用这些几何结构，偶模阻抗z
0e
和奇模阻抗z
0o
在30ghz下可以分别设置为大约15欧姆和大约40欧姆。在某些示例性实施方式中，导通角可以被调整至大约8.5度，并且k因子在30ghz处可以是大约0.47。
[0043]
图4a是根据所公开技术的示例性实施例的可以利用双驱动pa核心200(如上所述)的示例功率放大器400的框图。在不脱离所公开技术的范围的情况下，可以配置各种布置来利用双驱动核心200。图4a描绘了其它级(诸如输入匹配网络402、驱动器404、级间匹配网络406和/或输出网络408)可以如何与双驱动pa核心200一起使用的一个实际示例。现在将参考图4b讨论示例功率放大器400的级的某些示例组件。
[0044]
图4b是根据所公开技术的示例性实施例的利用双驱动pa核心200的示例功率放大器电路401的详细示意图。图4b中所示的布置描绘了双驱动pa核心200的实际使用，其中级402、404、406、408可以与图4a中所示的类似级对应，但是在不脱离所公开技术的范围的情况下可以利用其它级、组件和布置。
[0045]
如上面参考图2、图3a和图3b所讨论的，双驱动功率放大器核心200可以包括第一晶体管m1 202，其具有至少三个端子，包括m1栅极端子、m1漏极端子和m1源极端子。双驱动功率放大器核心200可以包括第二晶体管m2 204，其具有至少三个端子，包括m2栅极端子、m2漏极端子和m2源极端子。
[0046]
双驱动功率放大器核心200可以包括第一传输线耦合器，该第一传输线耦合器包括具有第一端和第二端的第一传输线区段t1 208，其中第一端接地，并且第二端连接到m1源极端子。
[0047]
双驱动功率放大器核心200可以包括第一传输线耦合器，该第一传输线耦合器包括具有第一端和第二端的第二传输线区段t2 210，其中第一端可以被配置为接收核心第一输入信号和/或第一偏置电压中的一个或多个。第二传输线区段t2 210的第二端可以连接到m2栅极端子，并且可以电容性地耦合到m1漏极端子。如上面所讨论的，第一传输线区段t1 208可以与第二传输线区段t2 210电磁耦合。
[0048]
双驱动功率放大器核心200可以包括第二传输线耦合器，该第二传输线耦合器包括具有第一端和第二端的第三传输线区段t3 212，其中第一端接地，并且第二端可以连接到m2源极端子。
[0049]
双驱动功率放大器核心200可以包括具有第一端和第二端的第四传输线区段t4 214，其中第一端可以被配置为接收核心第二输入信号和/或第一偏置电压中的一个或多个。第四传输线区段t4 214的第二端可以连接到m1栅极端子，并且在某些实施方式中，可以电容性地耦合到m2漏极端子。如上面所讨论的，第三传输线区段t3 212可以与第四传输线区段t4 214电磁耦合。
[0050]
在某些示例性实施方式中，并且如图4b中所示，m1 202和m2204漏极端子可以被配置为输出端，并且还可以经由输出网络408接收vdd
pa
。在某些示例性实施方式中，m1 202和m2 204的漏极端子可以分别被视为是核心第一输出端子和第二输出端子，并且可以被配置为在m1 202和m2 204的相应栅极处输出与核心第一输入信号与核心第二输入信号之间的差对应的放大的差分信号。
[0051]
在某些示例性实施方式中，电路401可以包括共源共栅(cascode)电流缓冲器，其具有被配置为控制施加到m1 202漏极端子和m2 204漏极端子的电压的共源共栅偏置控制端子v
cas
。在某些示例性实施方式中，共源共栅电流缓冲器可以允许供电电压和输出功率的增加。在某些示例性实施方式中，共源共栅电流缓冲器可以被偏置以用于1.3v操作。共源共栅电流缓冲器可以包括第三晶体管m3 414，其具有至少三个端子，包括m3栅极端子、m3漏极端子和m3源极端子。共源共栅电流缓冲器可以包括第四晶体管m4 416，其具有至少三个端子，包括m4栅极端子、m4漏极端子和m4源极端子。在某些示例性实施方式中，m3源极端子可以连接到核心第一输出端子，并且m4源极端子可以连接到核心第二输出端子。在某些示例性实施方式中，m3栅极端子可以连接到m4栅极端子以及共源共栅偏置控制端子v
cas
。
[0052]
在某些示例性实施方式中，电路401可以包括具有输出变压器414的输出网络408，输出变压器414具有初级第一端子和初级第二端子。在某些示例性实施方式中，输出变压器414可以包括初级中心抽头端子。在某些示例性实施方式中，初级第一端子可以连接到m3漏极端子，初级第二端子可以连接到m4漏极端子。在某些示例性实施方式中，初级中心抽头端子可以被配置为接收供电电压vdd
pa
。在某些示例性实施方式中，共源共栅偏置控制端子v
cas
可以被配置为控制施加到m1漏极端子和m2漏极端子的第二偏置电压。在某些示例性实施方式中，第二偏置电压可以导出自供电电压vdd
pa
。
[0053]
如图4b中所示，电路401可以包括级间匹配网络406，该级间匹配网络406可以包括具有初级第一端子、初级第二端子、初级中心抽头端子、次级第一端子、次级第二端子和次级中心抽头端子的变压器420。在某些示例性实施方式中，次级第一端子可以连接到第二传输线区段t2 210的第一端，并且次级第二端子可以连接到第四传输线区段t4 214的第一端。在某些示例性实施方式中，次级中心抽头端子可以被配置为接收vgs
pa
偏置电压。
[0054]
与级间匹配网络406通信的可以是共源极驱动器404，其可以包括第五晶体管m5 422，该第五晶体管m5 422具有至少三个端子，包括m5栅极端子、m5漏极端子和m5源极端子。
[0055]
在某些示例性实施方式中，共源极驱动器404可以包括第六晶体管m6 424，第六晶体管m6 424具有至少三个端子，包括m6栅极端子、m6漏极端子和m6源极端子。在某些示例性实施方式中，共源极极驱动器404可以包括具有第一端和第二端的栅极电阻器414。在某些示例性实施方式中，m5源极端子和m6源极端子可以连接到地，m5漏极端子可以连接到级间匹配网络406的初级第一端子，并且可以电容性地耦合到m6栅极端子。在某些示例性实施方式中，m6漏极端子可以连接到级间匹配网络406的初级第二端子，并且可以电容耦合到m5栅极端子。在某些示例性实施方式中，m5栅极端子可以连接到栅极电阻器414的第一端，并且m6栅极端子可以连接到栅极电阻器414的第二端。在某些示例性实施方式中，可以选择栅极电阻器414来优化驱动级404的输入阻抗，例如以最小化s11(输入反射)参数。
[0056]
所公开的技术的某些示例性实施方式可以包括连接到级间匹配网络变压器420的初级中心抽头端子的vdd
dr
端子，并且可以被配置为接收用于共源极驱动器404电路的供电电压。
[0057]
在某些示例性实施方式中，功率放大器电路401的输入侧(在图4b的左侧示出)可以包括输入匹配网络402，该输入匹配网络402可以包括输入变压器414，该输入变压器414具有初级第一端子、初级第二端子、次级第一端子和次级第二端子。在所公开的技术的一种示例性实施方式中，rf输入端子中的一个或多个可以与输入变压器414的初级端子电容耦
合。在某些示例性实施方式中，变压器414可以包括次级中心抽头端子，其可以连接到vgs
dr
偏置输入端子，用于偏置驱动器区段404中的m5 422和m6 242的栅极-源极。在某些示例性实施方式中，变压器414的次级第一端子可以连接到栅极电阻器414的第一端，并且次级第二端子可以连接到栅极电阻器414的第二端。在一种示例性实施方式中，栅极电阻器414可以是大约550欧姆。根据需要可以对栅极电阻器414使用其它值。
[0058]
在某些示例性实施方式中，输入匹配网络402可以被配置为单端rf输入(以地为基准)，如图所示。可替代地，输入接地连接可以被打开，并且输入变压器414的第二初级输入可以与另一个rf输入连接410连接以接受平衡的输入(或不以地为基准的输入信号)。类似地，在输出侧(最右侧)，输出网络408可以被配置为以地为基准的单端rf输出(如图所示)，或者可替代地，输出接地连接可以被打开，并且对应的输出变压器端子可以与第二rf输出连接412连接，例如，以提供平衡的、浮动的和/或以其它方式不以地为基准的输出。
[0059]
与常规的电容耦合网络相比，耦合的传输线(t1 208与t2 210耦合，以及t3 212与t4 214耦合)可以被配置为解决所有路由寄生效应，并且可以灵活地针对期望的振幅/相位耦合进行优化。而且，这个输入耦合网络206自然地为每个晶体管m1 202和m2 204设备端子提供适当的dc偏置，而不需要附加的无源设备(假设级间匹配变压器420通过其中心抽头提供dc栅极偏置)。
[0060]
根据所公开技术的某些示例性实施方式，中和电容器可以用在驱动器404和/或双驱动pa核心200级中的一个或多个中以增强稳定性和增益。在某些示例性实施方式中，输入匹配网络402可以包括用于宽带s11匹配的附加电容器和栅极电阻端接。根据所公开技术的某些示例性实施方式，由于双驱动pa核心输入端处的实际阻抗较低(对于cs是748ω，并且对于双驱动pa是36ω)，因此级间匹配网络406可以使用一个变压器420而无需栅极去q电阻器(gate de-qing resistors)。
[0061]
基于大信号cw模拟，双驱动pa核的漏极效率、op1db和psat可以随着耦合系数α的增加而增加。相反，随着α增加，功率增益可以由于pa核心输入阻抗的降低和源极电感退化而降低。因此，可以存在最优双驱动操作区域，其中增益足以维持总体pa pae。根据所公开技术的某些示例性实施方式，α可以被选择为0.35。
[0062]
采用45nm soi cmos工艺制造，占据总面积为1.3x1.2mm2的所公开的双驱动pa的原型。19.1dbm的最大op1db在31ghz下实现，并且在23至34ghz范围内的变化小于1db。
[0063]
如本文所公开的，所公开的原型双驱动pa可以在29ghz下实现50％的最大pae(paemax)和59.7％的最大de(demax)，这是所报告的硅中2级pa的最高pae和de。从24到35ghz，pa还维持paemax≥40％。op1db和psat在整个带宽内均在1db以内，op1db处的最大pae(paeop1db)为47.4％。
[0064]
对1.7/1.9v vdd在24至36ghz范围内无dpd的单载波信号和5g nr fr2调制测试表明，所公开的技术提供了平均pout/pae(pavg/paeavg)的最高测量性能，即，对于1.5gsym/s 64-qam信号为15.05dbm/30.13％，其中对于1.9v电源在30ghz时具有-25db rms evm。对于1.9v电源在30ghz时具有-25db rms evm的5g nr fr2 200mhz 1-cc 64-qam信号，pavg/paeavg的最高测量性能为11.39dbm/16.98％。
[0065]
附录中的表1a、1b和1c总结了本文公开的双驱动pa技术相对于先前工作的性能结果。所公开的技术的某些示例性实现支持高效和线性宽带调制，其优于先前的pa并且强调
pae”，isscc，第410-412页，2018年2月。
[0072]
[2]k.ning和jf buckwalter，“a 28-ghz,18-dbm,48％ pae stacked-fet power amplifier with coupled-inductor neutralization in 45-nm soi cmos”，2018年ieee bicmos和复合半导体集成电路和技术研讨会(bcicts)，2018年，第85-88页，doi：10.1109/bcicts.2018.8550832。
[0073][0074]
表1b
[0075]
[3]f.wang等人，“a highly linear super-resolution mixed-signal doherty power amplifier for high-efficiency mm-wave 5g multi-gb/s communications”，isscc，第88-90页，2019年2月。
[0076]
[4]s.ali等人，“a 28ghz 41％-pae linear cmos power amplifier using a transformer-based am-pm distortion-correction technique for 5g phased arrays”，isscc，第406-408页，2018年2月。
[0077]
[5]m.vigilante和p.reynaert，“a wideband class-ab power amplifier with 29-57-ghz am-pm compensation in 0.9-v 28-nm bulk cmos”，ieee jssc，第53卷，第5期，第1288-1301页，2018年5月。
[0078][0079]
表1c
[0080]
[6]s.shakib、m.elkholy、j.dunworth、v.aparin和k.entesari，“2.7a wideband 28ghz power amplifier supporting8
×
100mhz carrier aggregation for 5g in 40nm cmos”，2017年ieee国际固态电路会议(isscc)，2017年，第44-45页，doi：10.1109/isscc.2017.7870252。
[0081]
[7]f.wang和h.wang，“an instantaneously broadband ultra-compact highly linear pa with compensated distributed-balun(平衡-不平衡)output network achieving》17.8dbm p1db and》36.6％ paep1db over 24to 40ghz and continuously supporting64-/256-qam 5g nr signals over 24to 42ghz”，isscc，第372-374页，2020年2月。

技术特征：
1.一种双驱动功率放大器核心，包括：第一晶体管m1，其具有至少三个端子，包括m1栅极端子；m1漏极端子；以及m1源极端子；第二晶体管m2，其具有至少三个端子，包括m2栅极端子；m2漏极端子；以及m2源极端子；第一传输线耦合器，包括：第一传输线区段t1，其具有第一端与第二端，其中所述第一端接地，并且所述第二端连接到所述m1源极端子；第二传输线区段t2，其具有第一端与第二端，其中所述第一端被配置为接收核心第一输入信号vin+和第一偏置电压，并且其中所述第二端连接到所述m2栅极端子并且耦合到所述m1漏极端子，并且其中所述第一传输线区段t1与所述第二传输线区段t2电磁耦合；第二传输线耦合器，包括：第三传输线区段t3，其具有第一端与第二端，其中所述第一端接地，并且所述第二端连接到所述m2源极端子；第四传输线区段t4，其具有第一端和第二端，其中所述第一端被配置为接收核心第二输入信号vin-和所述第一偏置电压，并且其中所述第二端连接到所述m1栅极端子并且耦合到所述m2漏极端子，并且其中所述第三传输线区段t3与所述第四传输线区段t4电磁耦合；核心第一输出端子vout+，其连接到所述m1漏极端子并且被配置为接收第二偏置电压；以及核心第二输出端子vout-，其连接到所述m2漏极端子并且被配置为接收所述第二偏置电压，其中所述核心第一输出端子和所述核心第二输出端子被配置为输出与所述核心第一输入信号vin+与所述核心第二输入信号vin-之间的差对应的放大的差分信号。2.如权利要求1所述的双驱动功率放大器核心，还包括：共源共栅电流缓冲器，包括：共源共栅偏置控制端子，被配置为控制施加到所述m1漏极端子和所述m2漏极端子的所述第二偏置电压；第三晶体管m3，其具有至少三个端子，包括：m3栅极端子；m3漏极端子；以及m3源极端子；第四晶体管m4，具有至少三个端子，包括：m4栅极端子；m4漏极端子；以及m4源极端子；其中所述m3源极端子连接到所述核心第一输出端子vout+，并且其中所述m4源极端子
连接到所述核心第二输出端子vout-，并且其中所述m3栅极端子连接到所述m4栅极端子和所述共源共栅偏置控制端子。3.如权利要求2所述的双驱动功率放大器核心，还包括输出变压器，该输出变压器具有初级第一端子、初级第二端子和初级中心抽头端子，其中所述初级第一端子连接到所述m3漏极端子，所述初级第二端子连接到所述m4漏极端子，并且所述初级中心抽头端子被配置为接收供电电压vdd，并且其中所述共源共栅偏置控制端子被配置为控制施加到所述m1漏极端子和所述m2漏极端子的所述第二偏置电压，其中所述第二偏置电压导出自所述供电电压vdd。4.如权利要求1所述的双驱动功率放大器核心，还包括级间匹配网络，该级间匹配网络包括变压器，该变压器具有初级第一端子、初级第二端子、初级中心抽头端子、次级第一端子、次级第二端子和次级中心抽头端子，其中所述次级第一端子连接到所述第二传输线区段t2的所述第一端，所述次级第二端子连接到所述第四传输线区段t4的所述第一端，并且所述次级中心抽头端子被配置为接收所述第一偏置电压。5.如权利要求4所述的双驱动功率放大器核心，还包括：共源极驱动器，包括第五晶体管m5，其具有至少三个端子，包括：m5栅极端子；m5漏极端子；以及m5源极端子；第六晶体管m6，其具有至少三个端子，包括：m6栅极端子；m6漏极端子；以及m6源极端子；以及栅极电阻器，其具有第一端和第二端；其中所述m5源极端子和所述m6源极端子连接到地，所述m5漏极端子连接到所述级间匹配网络的所述初级第一端子并且耦合到所述m6栅极端子，所述m6漏极端子连接到所述级间匹配网络的所述初级第一端子并且电容耦合到所述m5栅极端子，其中所述m5栅极端子连接到所述栅极电阻器的所述第一端，并且其中所述m6栅极端子连接到所述栅极电阻器的所述第二端。6.如权利要求5所述的双馈送功率放大器，还包括连接到所述级间匹配网络的所述初级中心抽头端子并且被配置为接收用于所述共源极驱动器的供电电压的vdd端子。7.如权利要求5所述的双馈送功率放大器，还包括输入平衡-不平衡网络，该输入平衡-不平衡网络包括变压器，该变压器具有初级第一端子、初级第二端子、次级第一端子、次级第二端子和连接到第三偏置输入端子的次级中心抽头端子，其中所述次级第一端子连接到所述栅极电阻器的所述第一端，其中所述次级第二端子连接到所述栅极电阻器的所述第二端，并且其中所述初级第一端子电容耦合到被配置为接收第一rf输入信号的第一rf输入端子。8.如权利要求7所述的双驱动功率放大器，其中所述输入平衡-不平衡网络的所述初级第二端子连接到地并且耦合到所述初级第一端子，其中所述第一rf输入端子被配置为接收
不平衡的rf输入信号。9.如权利要求7所述的双驱动功率放大器，其中所述输入平衡-不平衡网络的所述初级第二端子电容耦合到第二rf输入端子并且电容耦合到所述初级第一端子，其中所述第一rf输入端子和所述第二rf输入端子被配置为接收平衡的rf信号。10.如权利要求1所述的双驱动功率放大器，其中所述第二传输线区段t2的所述第二端电容耦合到所述m1漏极端子，并且其中所述第四传输线区段t4的所述第二端电容耦合到所述m2漏极端子。11.如权利要求1所述的双驱动功率放大器，还包括信号交叉区域，该信号交叉区域被配置为交叉路由所述第二传输线区段t2和所述第四传输线区段t4。12.如权利要求1所述的双驱动功率放大器，其中所述第二传输线区段t2堆叠在所述第一传输线区段t1上，并且其中所述第四传输线区段t4堆叠在所述第三传输线区段t3上。13.如权利要求1所述的双驱动功率放大器，其中所述第一晶体管m1和所述第二晶体管m2使用体cmos、cmos soi、gaas和gan工艺中的一种或多种来制造。14.一对基于传输线的耦合器，被配置为在两个输入端子上接收差分输入电压信号并且在4个输出端子上无源地耦合所述差分输入电压信号的缩放版本，传输线对的耦合器包括：第一传输线耦合器，包括：第一传输线区段t1，其具有第一端和第二端，其中所述第一端接地，并且所述第二端被配置为输出v
s1
信号；第二传输线区段t2，其具有第一端和第二端，其中所述第一端被配置为接收核心第一输入信号vin+和第一偏置电压，并且其中所述第二端被配置为输出v
g2
信号，并且其中所述第一传输线区段t1与所述第二传输线区段t2电磁耦合，以响应于在所述第二传输线区段t2的所述第一端处接收到所述输入信号vin+而产生所述v
s1
信号；第二传输线耦合器，包括：第三传输线区段t3，其具有第一端和第二端，其中所述第一端接地，并且所述第二端被配置为输出v
s2
信号；第四传输线区段t4，其具有第一端和第二端，其中所述第一端被配置为接收核心第二输入信号vin-和所述第一偏置电压，并且其中所述第二端被配置为输出v
g1
信号，并且其中所述第三传输线区段t3与所述第四传输线区段t4电磁耦合，以响应于在所述第四传输线区段t4的所述第一端处接收到所述输入信号vin-而产生所述v
g1
信号。15.如权利要求14所述的一对基于传输线的耦合器，还包括信号交叉区域，该信号交叉区域被配置为交叉路由所述v
g1
信号和所述v
g2
信号以分别与所述v
s1
信号和所述v
s2
信号配对。16.如权利要求14所述的一对基于传输线的耦合器，其中所述第二传输线区段t2堆叠在所述第一传输线区段t1上，并且其中所述第四传输线区段t4堆叠在所述第三传输线区段t3上。17.如权利要求16所述的一对基于传输线的耦合器，其中所述第二传输线区段t2被配置为用具有以下一项或多项的范围的耦合系数将所述vin+信号耦合到所述第一传输线区段t1：
0至1；0.2至0.6；0.3至0.4；或者0.5至0.8。18.如权利要求16所述的一对基于传输线的耦合器，其中所述第四传输线区段t4被配置为用具有以下一项或多项的范围的耦合系数将所述vin-信号耦合到所述第三传输线区段t3：0至1；0.2至0.6；0.3至0.4；或者0.5至0.8。19.如权利要求16所述的一对基于传输线的耦合器，其中所述第二传输线区段t2被配置为用基于物理参数的耦合系数将所述vin+信号耦合到所述第一传输线区段t1，所述物理参数包括传输线长度、传输线宽度和传输线之间的间隙。20.如权利要求16所述的一对基于传输线的耦合器，其中所述第四传输线区段t4被配置为用基于物理参数的耦合系数将所述vin-信号耦合到所述第三传输线区段t3，所述物理参数包括传输线长度、传输线宽度和传输线之间的间隙。

技术总结
一种双驱动功率放大器(PA)，其中PA核心包括由具有两个传输线耦合器的耦合网络驱动的晶体管M1和M2的差分对，其中耦合器的第一传输线区段被配置为传输输入信号Vin通过以驱动相对晶体管的栅极，而第二传输线区段一端接地并与第一传输线区段耦合，使得输入信号Vin的耦合部分αVin驱动对应晶体管的源极端子。耦合网络的布置允许源极端子被驱动至低于地电位。这里公开的实施例还提供了用于PA核心的实际实施方式的输入匹配网络、驱动器、级间匹配网络和输出网络。络和输出网络。络和输出网络。


技术研发人员：E
受保护的技术使用者：佐治亚技术研究公司
技术研发日：2022.01.12
技术公布日：2023/10/15