一种分离式器件的制作方法

1.本实用新型涉及半导体功率器件技术领域，尤其涉及一种分离式器件。


背景技术：

2.分离式器件是电力电子设备中最常用的半导体功率器件，其封装形式包括to-247、to-263、to-220及to-247plus等同平面封装键合形式。分离式器件受基材载片台面积和布局方式限制，通常内部集中一颗或两颗芯片，封装成品的功率密度受到封装晶圆尺寸的限制，使得器件应用受到限制。
3.因此，有必要提供一种分离式器件以解决上述的现有技术中存在的问题。


技术实现要素：

4.本实用新型的目的在于一种分离式器件，以解决分离式器件因基材载片台面积限制导致无法合封更大晶圆芯片面积问题。
5.为实现上述目的，本实用新型提供的所述分离式器件包括外部引脚、基材载片台以及设置于所述基材载片台上的连接组件、第一芯片和若干第二芯片，所述第一芯片设置于所述基材载片台顶面，若干所述第二芯片设置于所述第一芯片上，若干所述第二芯片与所述第一芯片之间通过所述连接组件连接，所述外部引脚设置于所述基材载片台的侧部，所述第一芯片和若干所述第二芯片通过所述连接组件连接所述外部引脚；
6.所述连接组件包括导电连接片和键合线，所述导电连接片设置于所述第一芯片上，且所述导电连接片连接所述第一芯片和若干所述第二芯片；所述第一芯片和若干所述第二芯片均通过所述键合线连接所述外部引脚。
7.优选地，所述连接组件还包括设置于所述导电连接片上的焊料层，所述导电连接片通过所述焊料层连接所述第一芯片和若干所述第二芯片。
8.优选地，所述焊料层在所述导电连接片上的覆盖面积大于所述第二芯片的底面面积。
9.优选地，所述外部引脚包括第一引脚和第二引脚，所述键合线包括第一键合线和若干第二键合线，所述第一芯片通过所述第一键合线与所述第一引脚连接，若干所述第二芯片通过若干所述第二键合线与所述第二引脚连接。
10.优选地，所述外部引脚还包括第三引脚，所述导电连接片的侧部设置有管脚，所述管脚连接所述第三引脚。
11.优选地，所述第一芯片的底面面积小于所述基材载片台的顶面面积。
12.本实用新型提供的分离式器件的有益效果在于：
13.本实用新型提供的分离式器件的第一芯片设置于基材载片台顶面，第二芯片设置于第一芯片上，第二芯片与第一芯片之间通过连接组件连接，采用多层功率器件和芯片上下组合的结构，解决了分离式器件因基材载片台面积限制导致无法合封更大晶圆芯片面积问题，可以封装更多的芯片，提升了分离式器件的功率密度。
附图说明
14.图1为本实用新型实施例提供的分离式器件的结构示意图；
15.图2为本实用新型实施例的导电连接片的黑白线条图。
16.图中：1-基材载片台；
17.2-外部引脚；21-第一引脚；22-第二引脚；23-第三引脚；
18.3-连接组件；31-导电连接片；32-第一键合线；33-第二键合线；34-管脚；35-焊料层；
19.4-第一芯片；5-第二芯片。
具体实施方式
20.为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
21.针对现有技术存在的问题，本实用新型实施例提供了一种分离式器件。
22.参照图1，本实用新型提供的分离式器件包括外部引脚2、基材载片台1以及设置于基材载片台1上的连接组件3、第一芯片4和若干第二芯片5，第一芯片4设置于基材载片台1顶面，若干第二芯片5设置于第一芯片4上，若干第二芯片5与第一芯片4之间通过连接组件3连接，外部引脚2设置于基材载片台1的侧部，第一芯片4和若干第二芯片5通过连接组件3连接外部引脚2；
23.一些实施例中，本实用新型的基材载片台1可适用于多种单管封装形式，包括但不局限于to-247、to-247plus、to-263、to-247-4、to-247plus-4、to-264、to-264plus中的任意一种。
24.在每种封装形式中，基材载片台1面积不同，以to-247封装形式的基材载片台1的最大可封装的芯片面积为12.70mm
×
7.62mm；以to-263封装形式的基材载片台1的面积为7.2mm
×
4.3mm；另外，不同的封装厂的基材载片台1面积略有差异，在此不做严格限制和赘述。
25.连接组件3包括导电连接片31和键合线，导电连接片31设置于第一芯片4上，且导电连接片31连接第一芯片4和若干第二芯片5；第一芯片4和若干第二芯片5均通过键合线连接外部引脚2。
26.一些实施例中，导电连接片31采用铜片（cu clip），其具备更低的电阻和更好的热效应。
27.作为本实用新型一种优选的实施方式，参照图1，第一芯片4的底面面积小于基材载片台1的顶面面积。
28.一些实施例中，第一芯片4为封装的主芯片，具体为绝缘栅双极型晶体管（insulated gate bipolar transistor，igbt）。第一芯片4的最大芯片面积受基材载片台1
的封装面积的限制，通常第一芯片4的长宽比基材载片台1的长宽各小1mm，以保证第一芯片4的四周有0.5mm的余量；以to-247封装形式为例，其基材载片台1可放置的最大芯片面积为11.70mm
×
6.62mm；to-263的基材载片台1可放置的最大芯片面积为6.2mm
×
3.3mm。
29.作为本实用新型一种优选的实施方式，参照图1，连接组件3还包括设置于导电连接片31上的焊料层35，导电连接片31通过焊料层连接若干第二芯片5和第一芯片4。
30.一些实施例中，焊料层35的作用为连接第一芯片4和若干第二芯片5以及芯片上材料和导电连接片31。由于焊料层35的厚度和材料影响芯片的散热性能，焊料层35的材料通常选用50μm厚度的铅锡银焊料。
31.作为本实用新型一种优选的实施方式，焊料层35在导电连接片31上的覆盖面积大于第二芯片5的底面面积。
32.一些实施例中，焊料层35的面积大于第二芯片5的底面面积，确保焊料层35的延伸区域能够部分覆盖到各个第二芯片5所在位置处，使得每个第二芯片5均能设置于焊料层35上并与焊料层35连接。
33.作为本实用新型一种优选的实施方式，参照图1，外部引脚2包括第一引脚21和第二引脚22，键合线包括第一键合线32和若干第二键合线33，第一芯片4通过第一键合线32与第一引脚21连接，若干第二芯片5通过若干第二键合线33与第二引脚22连接。
34.一些实施例中，第一引脚21、第二引脚22和第三引脚23相互隔开。
35.一些实施例中，第一键合线32连接第一芯片4的栅极区（gate pad）和第一引脚21，第一键合线32用于传输控制主芯片开关的信号。
36.一些实施例中，参照图1，每个第二芯片5均通过若干第二键合线33连接第二引脚22。
37.一些具体实施例中，第二键合线33为主功率导线，可按照电流规格调整第二键合线33的线径和数量。
38.作为本实用新型一种优选的实施方式，参照图1，外部引脚2还包括第三引脚23，导电连接片31的侧部设置有管脚34，管脚34连接第三引脚23。
39.一些实施例中，参照图1和图2，导电连接片31和管脚34整体的俯视图呈“7”字形，导电连接片31底端延伸出的管脚34可以直接连接第三引脚23。
40.一些实施例中第三引脚23为引脚焊盘（pin pad）。
41.一些实施例中，第二芯片5的数量为两个或两个以上。
42.一些具体实施例中，第二芯片5为辅芯片，与主芯片合封实现电气功能，第二芯片5可以采样不同材质的功率芯片。在igbt合封芯片中，主芯片为igbt芯片，辅芯片为硅基快速恢复二极管（fast recovery diode，frd）、硅基整流二极管、碳化硅肖特基二极管（sic sbd）中的任意一种或多种的组合。第二芯片5的可放置的最大面积受基材载片台1和第一芯片4的面积的限制，通常情况下，第二芯片5的面积小于第一芯片4的面积。
43.综上，本实用新型提供的分离式器件的优点如下：
44.本实用新型提供的分离式器件的第一芯片设置于基材载片台顶面，第二芯片设置于第一芯片上，第二芯片与第一芯片之间通过连接组件连接，采用多层功率器件和芯片上下组合的结构，解决了分离式器件因基材载片台面积限制导致无法合封更大晶圆芯片面积的问题。本实用新型提供的分离式器件可根据芯片厚度的不同和功能的差异，采用多层的
封装技术，实现分离式器件功率的提升，提升了分离式器件的功率密度。
45.虽然在上文中详细说明了本实用新型的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本实用新型的范围和精神之内。而且，在此说明的本实用新型可有其它的实施方式，并且可通过多种方式实施或实现。

技术特征：
1.一种分离式器件，其特征在于，包括外部引脚、基材载片台以及设置于所述基材载片台上的连接组件、第一芯片和若干第二芯片，所述第一芯片设置于所述基材载片台顶面，若干所述第二芯片设置于所述第一芯片上，若干所述第二芯片与所述第一芯片之间通过所述连接组件连接，所述外部引脚设置于所述基材载片台的侧部，所述第一芯片和若干所述第二芯片通过所述连接组件连接所述外部引脚；所述连接组件包括导电连接片和键合线，所述导电连接片设置于所述第一芯片上，且所述导电连接片连接所述第一芯片和若干所述第二芯片，所述第一芯片和若干所述第二芯片均通过所述键合线连接所述外部引脚。2.如权利要求1所述的分离式器件，其特征在于，所述连接组件还包括设置于所述导电连接片上的焊料层，所述导电连接片通过所述焊料层连接所述第一芯片和若干所述第二芯片。3.如权利要求2所述的分离式器件，其特征在于，所述焊料层在所述导电连接片上的覆盖面积大于所述第二芯片的底面面积。4.如权利要求1所述的分离式器件，其特征在于，所述外部引脚包括第一引脚和第二引脚，所述键合线包括第一键合线和若干第二键合线，所述第一芯片通过所述第一键合线与所述第一引脚连接，若干所述第二芯片通过若干所述第二键合线与所述第二引脚连接。5.如权利要求4所述的分离式器件，其特征在于，所述外部引脚还包括第三引脚，所述导电连接片的侧部设置有管脚，所述管脚连接所述第三引脚。6.如权利要求1所述的分离式器件，其特征在于，所述第一芯片的底面面积小于所述基材载片台的顶面面积。

技术总结
本实用新型提供了一种分离式器件，包括外部引脚、基材载片台、连接组件、第一芯片和若干第二芯片，第一芯片设置于基材载片台顶面，第二芯片设置于第一芯片上，第二芯片与第一芯片之间通过连接组件连接，外部引脚设置于基材载片台的侧部，第一芯片和第二芯片通过连接组件连接外部引脚；连接组件包括导电连接片和键合线，导电连接片设置于第一芯片上，且导电连接片连接第一芯片和第二芯片；第一芯片和第二芯片均通过键合线连接外部引脚。本实用新型提供的分离式器件采用多层功率器件和芯片上下组合的结构，解决了分离式器件因基材载片台面积限制导致无法合封更大晶圆芯片面积问题，可以封装更多的芯片，提升了分离式器件的功率密度。度。度。


技术研发人员：郑辉 王彬 高宗朋
受保护的技术使用者：上海鼎阳通半导体科技有限公司
技术研发日：2023.02.10
技术公布日：2023/10/20