用于基于可重构模拟的神经网络中的多比特MAC阵列的模拟加法器的制作方法

用于基于可重构模拟的神经网络中的多比特mac阵列的模拟加法器


背景技术：

1.神经网络越来越多地被用在各种计算设备中。这些神经网络的功率效率是在计算设备中的神经网络实现的重要方面。神经网络实现中的数字计算对于许多应用来说被证明是低效的。模拟神经网络被实现为更加功率高效的替换方案。然而，对于模拟二进制神经网络而言已经证实了性能改善，而模拟多比特神经网络在执行模拟计算时遭受计算性能瓶颈，并且对于使用不同的位宽输入的计算来说缺乏灵活性。
2.概述
3.所公开的各个实施例可以包括用于多比特乘法和累加的装置和方法。各实施例包括一种多比特乘加器(mac)，其具有模拟加法器，该模拟加法器具有第一加法器电容器，其中该第一加法器电容器被配置成通过以下操作来将多个单比特mac输出相加：从多个单比特mac接收该多个单比特mac输出；以及存储该多个单比特mac输出；并且其中该模拟加法器被配置成基于将所存储的多个单比特mac输出相加来输出多比特mac输出。
4.在一些实施例中，该多个单比特mac各自被配置成：顺序地将第一多比特值的个体比特与第二多比特值的不同单个比特相乘，其中该第一多比特值和该第二多比特值由数字电压表示；以及将这些乘法的结果累加以生成该多个单比特mac输出，其中该多个单比特mac输出是模拟电压。
5.一些实施例可进一步包括：多个单比特mac开关，其中该多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将该多个单比特mac中的第一单比特mac和该第一加法器电容器选择性地电连接。在一些实施例中，该第一加法器电容器被配置成使得从多个单比特mac接收该多个单比特mac输出包括响应于该第一单比特mac开关将该第一单比特mac和该第一加法器电容器选择性地电连接而从该第一单比特mac接收该多个单比特mac输出中的第一单比特mac输出；并且该模拟加法器包括具有输入端和输出端的运算放大器，其中该第一加法器电容器电连接在该输入端和该输出端之间，并且该运算放大器被配置成：在该输入端接收该多个单比特mac输出；将该多个单比特mac输出相加从而产生该多个单比特mac输出的加权平均值；以及将该多个单比特mac输出的该加权平均值作为模拟电压输出到模数转换器。在一些实施例中，该模拟加法器被配置成使得：将多个单比特mac输出相加包括将该多个单比特mac输出相加从而产生该多个单比特mac输出的该加权平均值；以及存储该多个单比特mac输出包括存储该多个单比特mac输出的该加权平均值。在一些实施例中，该模拟加法器被配置成使得输出多比特mac输出包括输出该多个单比特mac输出的该加权平均值。
6.在一些实施例中，该模拟加法器包括：多个指定电容器，其中该多个指定电容器中的第一指定电容器电连接在该第一单比特mac开关和该第一加法器电容器之间，并且该第一指定电容器具有2r的电容器额定值，其中r是在产生该第一单比特mac输出时使用的乘以激活值的各比特的比特在权重值中的位置，并且该第一指定电容器被配置成：接收该第一单比特mac输出；对该第一单比特mac输出进行加权；以及输出该经加权的第一单比特mac输
出。在一些实施例中，该运算放大器被配置成使得：接收该多个单比特mac输出包括接收该经加权的第一单比特mac输出；以及将该多个单比特mac输出相加包括将该经加权的第一单比特mac输出相加。
7.一些实施例可进一步包括：多个单比特mac开关，其中该多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将该多个单比特mac中的第一单比特mac和该第一加法器电容器选择性地电连接。在一些实施例中，该第一加法器电容器被配置成使得从多个单比特mac接收该多个单比特mac输出包括响应于该第一单比特mac开关将该第一单比特mac和该第一加法器电容器选择性地电连接而从该第一单比特mac接收该多个单比特mac输出中的第一单比特mac输出，该模拟加法器进一步包括：包括与该第一单比特mac相关联的该第一加法器电容器在内的多个加法器电容器，其中该第一加法器电容器具有2r的电容器额定值，其中r是在由该第一单比特mac产生该第一单比特mac输出时使用的乘以激活值的各比特的比特在权重值中的位置。在一些实施例中，该第一加法器电容器被配置成：对该第一单比特mac输出进行加权，其中该模拟加法器被配置成使得存储该多个单比特mac输出包括存储经加权的第一单比特mac输出；以及输出该经加权的第一单比特mac输出。在一些实施例中，该模拟加法器包括多个加法器开关，该多个加法器开关包括与该第一加法器电容器相关联的第一加法器开关，其中该第一加法器开关被配置成：在该控制设备的控制下经由该第一单比特mac开关将该第一加法器电容器选择性地电连接至该第一单比特mac；以及在该控制设备的控制下与该多个加法器开关中的第二加法器开关将该多个加法器电容器中的第二加法器电容器选择性地电连接至电传输总线并发地将该第一加法器电容器选择性地电连接至该电传输总线，从而从该第一加法器电容器输出该经加权的第一单比特mac输出，并且产生包括该经加权的第一单比特mac输出在内的多个经加权单比特mac输出的加权平均值。在一些实施例中，该模拟加法器被配置成使得输出多比特mac输出包括输出该多个经加权单比特mac输出的该加权平均值。
8.一些实施例进一步包括：电连接在该多个单比特mac开关和该多个加法器开关之间的缓冲器。
9.一些实施例可进一步包括：多个单比特mac开关，其中该多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将该多个单比特mac中的第一单比特mac和该第一加法器电容器选择性地电连接。在一些实施例中，该第一加法器电容器被配置成使得从多个单比特mac接收该多个单比特mac输出包括响应于该第一单比特mac开关将该第一单比特mac和该第一加法器电容器选择性地电连接而从该第一单比特mac接收该多个单比特mac输出中的第一单比特mac输出；该模拟加法器包括：多个加法器开关，其包括该多个加法器开关中与该第一加法器电容器相关联的第一加法器开关；以及第二加法器电容器，其中该第二加法器电容器与该多个加法器开关中的第二加法器开关相关联，该第一加法器电容器和该第二加法器电容器具有相同的电容额定值。在一些实施例中，该第一加法器开关被配置成：在该控制设备的控制下经由该多个单比特mac开关将该第一加法器电容器选择性地电连接至该多个单比特mac；以及在该控制设备的控制下将该第一加法器电容器选择性地电连接至电传输总线。在一些实施例中，该第二加法器开关被配置成：在该控制设备的控制下与该第一加法器电容器并发地将该第二加法器电容器选择性地电连接至该电传输总线从而在该第一加法器电容器和该第二加法器电容器之间共享该多个单比特mac输
出；以及将该第二加法器电容器选择性地电连接至模数转换器从而输出所共享的多个单比特mac输出。在一些实施例中，该模拟加法器被配置成使得输出多比特mac输出包括输出所共享的多个单比特mac输出。
10.在一些实施例中，该模拟加法器包括电连接在该多个单比特mac开关和该多个加法器开关之间的缓冲器。
11.一些实施例可进一步包括：多个单比特mac开关，其中该多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将该多个单比特mac中的第一单比特mac和该第一加法器电容器选择性地电连接。在一些实施例中，该第一加法器电容器被配置成使得从多个单比特mac接收该多个单比特mac输出包括响应于该第一单比特mac开关将该第一单比特mac和该第一加法器电容器选择性地电连接而从该第一单比特mac接收该多个单比特mac输出中的第一单比特mac输出；该模拟加法器包括：第二加法器电容器，其中该第一加法器电容器和该第二加法器电容器具有相同的电容额定值；加法器开关，其被配置成在该控制设备的控制下将该第一加法器电容器和该第二加法器电容器选择性地电连接，从而在该第一加法器电容器和该第二加法器电容器之间共享该多个单比特mac输出，其中该第二加法器电容器被配置成向模数转换器输出所共享的多个单比特mac输出。在一些实施例中，该模拟加法器被配置成使得输出多比特mac输出包括输出所共享的多个单比特mac输出。
12.一些实施例包括多比特mac，其包括模拟加法器，该模拟加法器具有：多个加法器电容器，其包括第一加法器电容器；多个单比特mac开关，其包括第一单比特mac开关，该第一单比特mac开关被配置成在控制设备的控制下将多个单比特mac中的第一单比特mac和该第一加法器电容器选择性地电连接；其中该第一加法器电容器被配置成通过以下操作将第一多个单比特mac输出相加：响应于该第一单比特mac开关将该第一单比特mac和该第一加法器电容器选择性地电连接而从该第一单比特mac接收该第一多个单比特mac输出；以及存储该第一多个单比特mac输出；并且其中该模拟加法器被配置成基于将所存储的第一多个单比特mac输出相加来输出多比特mac输出。
13.在一些实施例中，该多个加法器电容器包括第二加法器电容器和第三加法器电容器，其中成对的该第二加法器电容器和该第三加法器电容器的累积电容额定值与该第一加法器电容器的电容额定值相同；该模拟加法器进一步包括多个加法器开关，该多个加法器开关包括：第一加法器开关，其被配置成在该控制设备的控制下将该第一加法器电容器和该第二加法器电容器选择性地电连接，从而在该第一加法器电容器和该第二加法器电容器之间共享该第一多个单比特mac输出；第二加法器开关，其被配置成在该控制设备的控制下将该第二加法器电容器和该第三加法器电容器选择性地电连接，从而在该第二加法器电容器和该第三加法器电容器之间共享所共享的第一多个单比特mac输出，其中该第三加法器电容器被配置成对所共享的第一多个单比特mac输出进行加权；以及第三加法器开关，其被配置成在该控制设备的控制下经由电传输总线将该第三加法器电容器选择性地电连接至模数转换器，从而与该多个加法器电容器中的另一第三加法器电容器经由该电传输总线向该模数转换器输出经加权的所共享的第二多个单比特mac输出并发地向该模数转换器输出经加权的所共享的第一多个单比特mac输出，从而将该经加权的所共享的第一多个单比特mac输出和该经加权的所共享的第二多个单比特mac输出组合成所共享的多个单比特mac输
出的加权平均值。在一些实施例中，该模拟加法器被配置成使得输出多比特mac输出包括输出该共享的多个单比特mac输出的该加权平均值。
14.在一些实施例中，该多个加法器电容器进一步包括第二加法器电容器；并且该模拟加法器进一步包括多个加法器开关，该多个加法器开关包括：第一加法器开关，其被配置成在该控制设备的控制下将该第一加法器电容器和该第二加法器电容器选择性地电连接，从而在该第一加法器电容器和该第二加法器电容器之间共享该第一多个单比特mac输出；以及第二加法器开关，其被配置成在该控制设备的控制下经由电传输总线将该第二加法器电容器选择性地电连接至另一第二加法器电容器。
15.在一些实施例中，该第一加法器开关被配置成使得在该控制设备的控制下将该第一加法器电容器和该第二加法器电容器选择性地电连接从而在该第一加法器电容器和该第二加法器电容器之间共享该第一多个单比特mac输出包括将该第一多个单比特mac输出针对该第一加法器电容器和该第二加法器电容器中的每一者分为两半；该模拟加法器被配置成将该第一加法器电容器的该第一多个单比特mac输出的一半清除掉；并且该第一加法器开关被配置成在该控制设备的控制下将该第一加法器电容器和该第二加法器电容器选择性地电连接以在该第一加法器电容器和该第二加法器电容器之间共享该第一多个单比特mac输出的该一半，从而将该第一多个单比特mac输出的该一半针对该第一加法器电容器和该第二加法器电容器中的每一者分为两半以产生该第一多个单比特mac的多个四分之一。
16.在一些实施例中，该多个加法器开关包括另一第一加法器开关，其中该另一第一加法器开关被配置成在该第二加法器开关将该第二加法器电容器和该另一第二加法器电容器选择性地电连接时，在该控制设备的控制下将另一第一加法器电容器和该另一第二加法器电容器选择性地电连接。
17.在一些实施例中，该多个加法器开关包括另一第一加法器开关，其中该另一第一加法器开关被配置成在该第二加法器开关将该第二加法器电容器和该另一第二加法器电容器选择性地电连接时，在该控制设备的控制下将另一第一加法器电容器和该另一第二加法器电容器选择性地电断开。
18.进一步的实施例包括执行上面概述的设备功能的操作的方法。另外的方面包括一种多比特mac，其具有用于执行上面概述的任何设备功能的功能的装置。
19.附图简述
20.纳入于本文且构成本说明书一部分的附图解说了各种实施例中的示例方面，并与以上给出的一般描述和下面给出的详细描述一起用来解释权利要求的特征。
21.图1是解说适于实现各个实施例的示例计算设备的组件框图。
22.图2是解说适于实现各个实施例的示例存储器设备的组件框图，该存储器设备被配置成使用存储器内计算(cim)和/或近存储器计算(nmc)阵列来实现多比特乘加器(“mac”)。
23.图3是解说适于实现各个实施例的使用基于主动积分器的热权重的示例多比特mac的电路图。
24.图4是解说适于实现各个实施例的使用基于主动积分器的硬接线二进制权重的示例多比特mac的电路框图。
25.图5是解说适于实现各个实施例的使用二进制电容性数模转换器(dac)作为负载的示例多比特mac的电路框图。
26.图6是解说适于实现各个实施例的使用顺序二进位累加器作为负载的示例多比特mac的电路图。
27.图7是解说适于实现各个实施例的使用顺序二进位累加器作为负载的示例多比特mac的电路图。
28.图8是解说适于实现各个实施例的使用顺序二进制累加器作为负载的示例多比特mac的信号流的时序图。
29.图9是解说适于实现各个实施例的用于多比特激活值和多比特权重值的示例单比特mac输出加法器的电路图。
30.图10是解说适于实现各个实施例的用于多比特激活值和多比特权重值的示例单比特mac输出加法器的电路图。
31.图11是解说根据一实施例的用于控制多比特mac的方法的过程流程图。
32.图12是解说适合与各个方面联用的示例移动计算设备的组件框图。
33.图13是解说适合与各个方面联用的示例移动计算设备的组件框图。
34.图14是解说适合与各个方面联用的示例服务器的组件框图。
35.详细描述
36.将参照附图来详细地描述各个方面。在可能之处，相同附图标记将贯穿附图用于指代相同或类似部分。对特定示例和实现作出的引述用于解说性目的，而无意限定权利要求的范围。
37.各个方面可以包括用于在基于可重构模拟的神经网络中实现用于乘加器(“mac”)阵列的模拟加法器的设备以及操作此类设备的方法。一些实施例可以包括用于模拟mac阵列的模拟信号的开关电容累加。一些实施例可以包括用于模拟mac阵列的经加权激活比特的模拟信号的顺序累加。一些实施例可以包括用于模拟mac阵列的可变位宽累加的灵活模拟加法器。一些实施例可以包括以不同组合使用电容性电荷共享以从单比特mac操作结果的输入实现多比特mac操作的模拟加法器。
38.术语“乘加器”和“mac”在本文中可互换地使用，以指代被配置成实现或模拟任何数量和组合的比特的乘法和累加的功能的计算设备的组件。例如，单比特mac可以实现或模拟单比特乘法和累加的功能。作为另一示例，多比特mac可以实现或模拟多比特乘法和累加的功能。如本文所使用的，mac可以至少部分地在模拟电压域中实现或模拟乘法和累加的功能。
39.术语“存储”、“充电”和“载入”在本文中可互换地使用，以指代由电容器接收并且在其中保持的电压，因为可以通过将电容器连接到输入电压从而对电容器进行充电来“存储”模拟值。参考经由将电容器放电(通过将其连接到输出线)而由电容器提供的电压，在本文中可互换地使用术语“输出”、“共享”和“放电”。参考存储在电容器或电容器阵列中的电压，在本文中可互换地使用术语“累加”、“相加”和“求和”。
40.除非另有说明，否则术语“处理器”、“处理器核”、“控制器”和“控制设备”在本文中可互换地使用，以指代经软件配置的处理器、经硬件配置的处理器、通用处理器、专用处理器、单核处理器、同构多核处理器、异构多核处理器、多核处理器的核、微处理器、中央处理
单元(cpu)、图形处理单元(gpu)、数字信号处理器(dsp)等、控制器、微控制器、现场可程序设计门数组(fpga)、特殊应用集成电路(asic)、其他可程序设计逻辑设备、个别门逻辑、晶体管逻辑等。处理器可以是集成电路，其可以被配置成使得集成电路的组件常驻在单片半导体材料(诸如硅)上。
41.术语“计算设备”和“移动计算设备”在本文可互换地使用以指代以下各项中的任一个或全部：蜂窝电话、智能电话、个人或移动多媒体播放器、个人数据助理(pda)、膝上型计算机、平板计算机、可转换膝上型/平板计算机(2合1计算机)、智能本、超级本、上网本、掌上计算机、无线电子邮件接收器、启用因特网的多媒体蜂窝电话、移动游戏控制台、无线游戏控制器、以及包括存储器和可编程处理器的类似的个人电子设备。术语“计算设备”可进一步指代驻定的计算设备，包括个人计算机、台式计算机、一体化计算机、工作站、超级计算机、大型计算机、嵌入式计算机、服务器、家庭影院计算机和游戏控制面板。
42.存储器内计算(cim)和近存储器计算(nmc)系统被部署在计算设备中以用于快速处理用于神经网络的数据。cim或nmc系统使用被修改以实现某些操作(诸如矩阵乘法)的存储器设备，诸如静态随机访问存储器(sram)。这些矩阵可以是用于神经网络的激活矩阵和权重矩阵。一些cim和nmc系统可以包括存储器单元，每个存储器单元可以被配置成存储单比特值并且将输入单比特值乘以所存储的单比特值。一些cim和nmc系统可以包括存储器单元，每个存储器单元可以被配置成存储多比特值并且将输入单比特值乘以所存储的多比特值。与基于处理器的乘法相比，通过避免针对每个操作都将值的运算载入到存储器中，矩阵的cim和nmc乘法可以节省能量和时间。乘法的结果可以被输出到模数转换器并且由其累加。cim或nmc系统与模拟数字转换器的组合可以充当模拟mac。
43.模拟mac在使用单位宽激活和权重值的二进制神经网络中已经表现出了有前景的性能。然而，模拟mac已经被证明对于多位宽激活和/或权重值而言是低效的，因为在执行模拟计算时的计算性能瓶颈以及缺乏针对使用不同位宽输入进行计算的灵活性。实现模拟mac阵列的开关电容累加可导致针对深度神经网络的更高的灵活性和效率。
44.本文描述的实施例使用可以使用利用开关电容器的开关电容累加来实现的模拟加法器解决了模拟加法器的前述问题。在一些实施例中，模拟加法器可以使用任何数量和组合的开关电容器配置。开关电容器的各种配置可以包括作为使用基于热码的权重的积分器电容器的开关电容器、使用硬接线二进制权重的积分器电容器、二进制数模转换器(dac)和顺序二进制累加器。模拟加法器可以被配置成用于模拟mac阵列的输出的电压表示的开关电容累加。
45.模拟mac阵列可以通过将“m”个单比特mac的输出电连接到“p”个电容器来实现。这些单比特mac中的每一者可以将“n”个激活值比特乘以“m”个权重值比特之一，将乘法的结果累加，并且将乘法和累加的结果作为电压来输出。在一些实施例中，激活值和权重值中的至少一项可以是多位宽值。该乘法可被实现为使得激活值的每个比特乘以权重值的一比特。激活值可以从最低有效比特到最高有效比特逐比特顺序地输入到单比特mac，并且每个单比特mac可以将每个输入比特乘以权重值比特。单比特mac可以将乘法的结果累加。每个单比特mac可以输出每次乘法和累加的结果，其在本文中被称为单比特mac输出。本文中的各个实施例和示例是根据由每个单比特mac将多比特激活值的多个比特和多比特权重值的一比特相乘得到的单比特mac输出来描述的。然而，各个实施例和示例也可以使用由每个单
比特mac将多比特激活值的一比特和多比特权重值的多个比特相乘得到的单比特mac输出来实现。
46.多比特mac可以通过将单比特mac的模拟mac阵列电连接至任何数量和组合的模拟加法器来实现。单比特mac可以经由开关来选择性地电连接至电容器，电容器可以通过对单比特mac的电压输出求和来用作模拟加法器。开关可以包括任何类型的电子控制开关，诸如继电器和/或晶体管。开关可以控制单比特mac输出何时可以电连接至电容器。例如，开关可以按顺序方式将各个单比特mac电连接至电容器。一些开关可以在闭合时将单比特mac和电容器的特定组合电连接。一些开关可以在闭合时将模拟加法器结果(本文中被称为多比特mac输出)输出到adc。一些开关可以在闭合时重置电容器。控制器可以控制各种开关以完成乘法、求和以及输出。
47.在一些实施例中，模拟加法器可以使用作为使用基于热的权重的积分器电容器的开关电容器来实现。单比特mac可以各自经由单比特mac开关电连接至模拟加法器，该模拟加法器具有运算放大器和电连接在运算放大器的回馈路径上的电容器。可以控制单比特mac开关以使得单比特mac输出可以被顺序地输出到运算放大器和电容器并且由其接收。对于多比特激活值，可以控制单比特mac开关以使得每个单比特mac输出可以被输出到运算放大器并且被运算放大器接收2q次，其中“q”可以是从最低有效比特(q＝0)到最高有效比特(q＝n-1)的激活值比特的位置。类似地，对于多比特权重值，可以控制单比特mac开关以使得每个单比特mac输出可以被输出到运算放大器并且被运算放大器接收2r次，其中“r”可以是从最低有效比特(r＝0)到最高有效比特(r＝m-1)的权重值比特的位置。电容器可以被充电，并且运算放大器的增益和输出电压可以增加。运算放大器的电压输出可以是通过电容器的阻抗随时间加权的到运算放大器的电压输入的积分，这可以用作用于单比特mac输出的加法运算。
48.在一些实施例中，模拟加法器可以使用作为使用硬接线二进制权重的积分器电容器的开关电容器来实现。除了上述用于使用基于热的权重的积分器电容器的电路之外，使用硬接线二进制权重的积分器电容器还可以包括电连接在单比特mac和运算放大器之间的电容器，其中电容器电连接在回馈路径上。单比特mac可以与额定为不同电容的用于对单比特mac输出进行加权的指定电容器配对。
49.在一些实施例中，模拟加法器可以使用作为二进制dac的开关电容器来实现。单比特mac可以经由至模拟加法器的单比特mac开关电连接至“m”个电容器。模拟加法器可以包括可任选缓冲器和累加器开关，其可以将用于接收单比特mac输出的电容器电连接。可以控制单比特mac开关和累加器开关以使得一个单比特mac的输出可以被输出到指定电容器并且由其接收。每个电容器可以针对不同的电容进行额定以用于对单比特mac输出进行加权以生成所有电容器的平均输出。
50.在一些实施例中，模拟加法器可以使用开关电容器来配置，以用作顺序二进制累加器。单比特mac可以经由被配置成将一个单比特mac连接到成对的电容器的单比特mac开关来并联电连接至该成对的电容器。可任选地，缓冲器可以电连接在单比特mac开关和该成对的电容器之间。成对的电容器可以包括额定为相同电容的采样器电容器和累加器电容器。可以将采样器重置开关闭合，以将采样器电容器电连接至接地以对采样器电容器进行放电或重置。可以闭合单比特mac开关以将单比特mac电连接至采样器电容器，从而利用单
比特mac输出对采样器电容器充电或载入。可以闭合累加器开关以通过共享采样器电容器的电荷或负载来对累加器电容器充电或载入。该开关控制过程可被重复，直到激活值比特和权重值比特的所有乘法和累加都被顺序地输出到模拟加法器。
51.在一些实施例中，累加器电容器可以包括多个电容器，这些电容器累加地被额定为与采样器电容器相同的电容。每个单比特mac可以电连接至成对的采样器电容器和累加器电容器。用于每个累加器电容器的数个mac阵列开关可以被配置成将累加器电容器并联地电连接至mac输出。可以控制用于每个累加器电容器的mac阵列开关以将累加器电容器的电荷或负载并行地放电或输出到mac输出。在这种配置中，累加器电容器的组合输出可以是具有适当权重的mac阵列输出的平均值。
52.图1解说了包括适于与各个实施例联用的计算设备100的系统。计算设备100可以包括soc 102，该soc 102具有处理器104、存储器106、通信接口108、存储器接口110、接口设备接口120以及mac控制器124。计算设备100可进一步包括通信组件112(诸如有线或无线调制解调器)、存储器114、用于建立无线通信链路的天线116、和/或外围设备122。处理器104可包括各种处理设备(例如，数个处理器核)中的任何一者。
53.术语“片上系统”或即“soc”在本文中用于指代一组互连的电子电路，通常但非排他性地包括处理设备、存储器和通信接口。处理器104可以包括各种不同类型的处理器和/或处理器核，诸如通用处理器、中央处理单元(cpu)、数字信号处理器(dsp)、图形处理单元(gpu)、加速处理单元(apu)、安全处理单元(spu)、知识产权单元(ipu)、计算设备的特定组件的子系统处理器(诸如用于相机子系统的图像处理器或用于显示器的显示处理器)、协处理器、接口设备处理器、单核处理器、多核处理器、控制器和/或微控制器。处理设备可进一步实施其他硬件和硬件组合，诸如现场可编程门阵列(fpga)、专用集成电路(asic)、其他可编程逻辑器件、分立的门逻辑、晶体管逻辑、性能监视硬件、看门狗硬件、和/或时间参考。集成电路可被配置成使得该集成电路的组件驻留在单片半导体材料(诸如硅)上。
54.soc 102可包括一个或多个处理器104。计算设备100可包括不止一个soc102，由此增加处理器104和处理器核的数目。计算设备100还可包括不与soc102相关联的处理器104。个体处理器104可以是多核处理器。处理器104可以各自被配置用于可与计算设备100的其他处理器104相同或不同的特定目的。相同或不同配置的处理器104和处理器核中的一者或多者可被编群在一起。一群处理器104或处理器核可被称为多处理器群集。
55.soc 102的存储器106可以是被配置成用于存储供处理器104或soc 102的其他组件访问的数据和处理器可执行代码的易失性或非易失性存储器。计算设备100和/或soc 102可包括被配置用于各种目的的一个或多个存储器106、114。一个或多个存储器106可包括易失性存储器，诸如随机访问存储器(ram)或主存储器、或者高速缓存存储器。这些存储器106可以被配置成临时地持有从数据传感器或子系统接收的有限量的数据、从非易失性存储器请求的、基于各种因素从非易失性存储器加载到存储器106以期望将来访问的数据和/或处理器可执行代码指令、和/或由处理器104产生的以及临时地存储用于将来快速访问而不被存储在非易失性存储器中的中间处理数据和/或处理器可执行代码指令。在一些实施例中，任何数目和组合的存储器106可包括一次性可编程或只读存储器。
56.存储器106可以被配置成至少临时地存储从另一个存储器设备(诸如另一个存储器106或存储器114)加载到存储器106中的数据和处理器可执行代码，用于由处理器104或
soc 102的其他组件中的一者或多者来访问。可响应于由处理器104或由soc 102的其他组件执行功能而加载被加载至存储器106的数据或处理器可执行代码。响应于功能的执行而将数据或处理器可执行代码加载到存储器106可源自对存储器106不成功的存储器访问请求(或“未命中”)，因为所请求的数据或处理器可执行代码并不位于存储器106中。响应于未命中，可作出对另一存储器106或存储器114的存储器访问请求以将所请求的数据或处理器可执行代码从该另一存储器106或存储器114加载到存储器106。响应于功能的执行而将数据或处理器可执行代码加载到存储器106可源自对另一存储器106或存储器114的存储器访问请求，并且数据或处理器可执行代码可被加载到存储器106以供稍后访问。
57.存储器接口110和存储器114可一同工作以允许计算设备100在易失性和/或非易失性存储介质上存储数据和处理器可执行代码并且从该易失性和/或非易失性存储介质检索数据和处理器可执行代码。存储器114可与存储器106的实施例非常相似地配置，其中存储器114可存储数据或处理器可执行代码以供由一个或多个处理器104或由soc 102的其他组件访问。在一些实施例中，非易失性的存储器114可在计算设备100已经断电之后保留信息。当重新上电并且计算设备100重引导时，存储在存储器114上的信息可用于计算设备100。在一些实施例中，易失性的存储器114可在计算设备100已经断电之后不保留信息。存储器接口110可控制对存储器114的访问并且允许处理器104或soc 12的其他组件从存储器114读取数据和向存储器114写入数据。
58.mac控制器124可以被配置成控制任何数量和组合的单比特mac 126和模拟加法器128，这些单比特mac 126和模拟加法器128可以被配置为多比特mac 130，并且可以组合单比特mac 126的输出，如本文进一步描述的。在一些实施例中，mac控制器124可以被配置成控制任何数量和组合的开关，以经由控制模拟加法器128的任何数量和组合的开关来将单比特mac 126选择性地电连接到任何数量和组合的模拟加法器128的组件，如本文进一步描述的。在一些实施例中，mac控制器124可以是处理器104和/或可以是处理器104的整体组件。在一些实施例中，单比特mac 126和/或模拟加法器128可以是存储器106的整体组件。
59.计算设备100和/或soc 102的一些或全部组件可以被不同地布置和/或组合而仍然提供各个实施例的功能。计算设备100可以不限于每个组件中的一个，并且每个组件的多个实例可被包括在计算设备100的各种配置中。
60.图2解说适于实现各个实施例的示例存储器设备(例如，图1中的存储器106)，该存储器设备被配置成使用存储器内计算(cim)和/或近存储器计算(nmc)阵列来实现多比特mac。多比特mac 200(例如，图1中的多比特mac 130)可以包括任何数量的单比特mac 206(例如，图1中的单比特mac 126)、顺序积分器208(例如，图1中的模拟加法器128)、多比特权重处理单元210和模数转换器(adc)212。单比特mac 206可以用于将信号从数字域转换到模拟域。顺序积分器208和多比特权重处理单元210可以起在模拟域中使用和生成信号的作用。adc 212可以用于将信号从模拟域转换到数字域。因此，多比特mac 200可以至少部分地在模拟域中运作。
61.多比特mac 200可以被配置为存储器设备的cim和/或nmc单元网格，其具有用于将“n”比特激活值204a、204b、204c的各比特和“m”比特权重值的各比特并行地相乘的组件。“n”比特激活值204a、204b、204c和“m”比特权重值的比特可以由到cim和/或nmc单元的数字电压信号表示。cim和/或nmc单元中的每一者可以将“n”比特激活值204a、204b、204c的比特
和“m”比特权重值的比特相乘。多比特mac 200可以接收“m”比特权重值，并且cim和/或nmc单元中的每一者可以存储“m”比特权重值。例如，cim和/或nmc单元网格的每一行可以存储多个“m”比特权重值，并且每一行可以存储相同的多个“m”比特权重值。多比特mac 200可以接收“n”比特激活值204a、204b、204c的顺序输入202。例如，激活值204a、204b、204c可以被输入到cim和/或nmc单元网格中的一行。“n”比特激活值204a、204b、204c的比特可以被顺序地输入到cim和/或nmc单元中的每一者。例如，“n”比特激活值204a、204b、204c可以从最低有效比特到最高有效比特被顺序地输入到cim和/或nmc单元网格中的一行的每个cim和/或nmc单元。被输入到cim和/或nmc单元的“n”比特激活值204a、204b、204c的任何比特可以被并行地输入到cim和/或nmc单元中的每一者。例如，“n”比特激活值204a、204b、204c的最低有效比特可以被并行地输入到cim和/或nmc单元网格中的相应行的cim和/或nmc单元。在一些实施例中，“n”比特激活值204a、204b、204c可以从输入接口(未示出)被流送到cim和/或nmc单元。在一些实施例中，“n”比特激活值204a、204b、204c和/或“m”比特权重值可以从存储器(未示出)(诸如缓存器、缓冲器、高速缓存、随机存取存储器(ram)等)提供给cim和/或nmc单元。cim和/或nmc单元可以将“n”比特激活值204a、204b、204c的顺序接收的比特中的每一比特和所存储的“m”比特权重值相乘。由cim和/或nmc网格的单元进行的乘法的输出可以是模拟电压。cim和/或nmc网格的每个单元可以电连接至任何数量和组合的电压累加器(未显示)(诸如电容器)，其被配置成将由cim和/或nmc网格的单元进行的乘法的输出累加。
62.cim和/或nmc网格的单元与电连接的电压累加器的组合在本文中可以被称为单比特mac 206。由单比特mac 206执行乘法和累加得到的单比特mac输出可以由单比特mac 206输出到顺序积分器208。单比特mac输出可以由到顺序积分器208的模拟电压信号表示。
63.顺序积分器208可以接收单比特mac 206的单比特mac输出，并且可以经由加法或累加来组合单比特mac输出。各个实施例包括可以被用于实现顺序积分器208的模拟加法器。在一些实施例中，每个顺序积分器208可以将来自单个单比特mac 206的单比特mac输出相加。顺序积分器208对单比特mac输出的相加可以按如本文进一步描述(例如，参考图3-10)的各种方式来实现。顺序积分器208对单比特mac输出的相加可以利用与每个比特的重要性相对应的适当权重，将表示逐比特乘法和累加结果的单比特mac输出转换为累加的单比特mac输出作为模拟电压信号。由顺序积分器208对单比特mac输出的相加得到的累加的单比特mac输出可以由顺序积分器208输出到多比特权重处理单元210。
64.多比特权重处理单元210可以从顺序积分器208接收累加的单比特mac输出，并且可以执行对累加的单比特mac输出的加权加法，以产生累加的单比特mac输出的二进制加权平均电压(本文中也被称为多比特mac输出)。二进制加权平均电压可以是表示“n”比特激活值204a、204b、204c和“m”比特权重值的乘积的电压。二进制加权平均电压也可以是模拟信号。二进制加权平均电压可以由多比特加权处理单元210输出到adc 212，adc 212可以将二进制加权平均电压转换为数字信号。
65.图3-7、9和10解说适于实现各个实施例的多比特mac的示例参考图3以及参考图1和2，多比特mac300、400、500、600、700、900、1000(例如，图1中的多比特mac 130、图2中的多比特mac 200)可以是具有任何数量的单比特mac 206a、206b、206c、206d(例如，图1中的单比特mac 126、图2中的单比特mac 206)、单比特mac开关304a、304b、304c、304d、电传输总线306、316、和/或adc 212(例如，图2中的adc 212)的电路。
66.单比特mac 206a、206b、206c、206d中的每一者可以存储“m”比特权重值(wl，w2，w3，
…
，wm)的一比特。每个单比特mac 206a、206b、206c、206d可以接收“n”比特激活值(al，a2，
…
，an)(例如，图2中的“n”位激活值204a、204b、204c)的顺序输入(例如，图2中的顺序输入202)。“n”比特激活值的每个比特可以被顺序地输入到单比特mac 206a、206b、206c、206d中的每一者。例如，“n”比特激活值可以从最低有效比特到最高有效比特被顺序地输入到单比特mac 206a、206b、206c、206d中的每一者。“n”比特激活值的任何比特可以被并行地输入到单比特mac 206a、206b、206c、206d中的每一者。“n”比特激活值和“m”比特权重值的比特可以由到单比特mac 206a、206b、206c、206d的数字电压信号来表示。在一些实施例中，“n”比特激活值可以从输入接口(未示出)被流送到单比特mac 206a、206b、206c、206d。在一些实施例中，“n”比特激活值和/或“m”比特权重值可以从存储器(未示出)(诸如缓存器、缓冲器、高速缓存、ram等)提供给单比特mac 206a、206b、206c、206d。单比特mac 206a、206b、206c、206d可以将“n”比特激活值的顺序接收的比特中的每一比特和“m”比特权重值的所接收和/或存储的比特相乘(a1,a2,
…
,anx w1；a1,a2,
…
,an x w2；a1,a2,
…
,an x w3；
…
a1,a2,
…
,an x wm)，并且将乘法的结果累加。由单比特mac 206a、206b、206c、206d执行的乘法和累加得到的单比特mac输出可以由单比特mac 206a、206b、206c、206d输出到本文进一步描述的多比特mac 300、400、500、600、700、900、1000的模拟加法器(例如，图1和2中的模拟加法器128、顺序积分器208、多比特权重处理单元210)。单比特mac输出可以由到多比特mac 300、400、500、600、700、900、1000的模拟加法器的模拟电压信号来表示。
67.单比特mac 206a、206b、206c、206d可以经由电传输总线306电连接至模拟加法器。mac控制器(例如，图1中的处理器104、mac控制器124)可以控制任何数量的单比特mac开关304a、304b、304c、304d，以经由电传输总线306将单比特mac 206a、206b、206c、206d选择性地电连接至模拟加法器。例如，每个单比特mac 206a、206b、206c、206d可以经由指定的单比特mac开关304a、304b、304c、304d来选择性地电连接至模拟加法器。通过控制指定的单比特mac开关304a、304b、304c、304d以闭合将单比特mac 206a、206b、206c、206d和模拟加法器电连接的电路，将单比特mac 206a、206b、206c、206d选择性地电连接至模拟加法器可以向模拟加法器输出由单比特mac 206a、206b、206c、206d生成的单比特mac输出。
68.可以控制单比特mac开关304a、304b、304c、304d以使得单比特mac输出可以由单比特mac 206a、206b、206c、206d顺序地输出到模拟加法器并且由模拟加法器接收。例如，可以控制单比特mac开关304a、304b、304c、304d以在将“n”比特激活值的最低有效比特(a1)与“m”比特权重值的各比特(w1,w2,w3,
…
,wm)相乘并且将乘法结果累加之后电连接单比特mac 206a、206b、206c、206d。可以进一步控制单比特mac开关304a、304b、304c、304d以在将“n”比特激活值的下一较高有效比特(a2)和“m”比特权重值的各比特(w1,w2,w3,
…
,wm)相乘和累加之后相继地电连接单比特mac206a、206b、206c、206d。单比特mac开关304a、304b、304c、304d的这种顺序控制可以针对“n”比特激活值的相继较高有效比特直至“n”比特激活值的最高有效比特(an)的乘法和累加继续进行。可以进一步控制单比特mac开关304a、304b、304c、304d以在“n”比特激活值的一比特和“m”比特权重值的各比特的乘法和累加之后、在“n”比特激活值的较高有效比特和“m”比特权重值的各比特的相继乘法和累加之前，重复地电连接单比特mac 206a、206b、206c，206d，如本文进一步描述的。
69.图3-7解说多比特mac 300、400、500、600、700的示例实施例，每个多比特mac具有
单个模拟加法器。单个模拟加法器的示例是为了简化附图和描述，而不是旨在进行限制。各权利要求不限于单个模拟加法器，并且多比特mac 300、400、500、600、700的其他实施例可以各自使用多个模拟加法器。在此类实施例中，多比特mac 300、400、500、600、700的多个模拟加法器的输出可以被组合。类似地，图9和10解说各自具有单个模拟加法器的多比特mac 900和1000的示例实施例。在一些实施例中，在图9和10中的示例中解说的多比特mac 900、1000的单个模拟加法器可以各自包括多个模拟加法器。
70.图3解说适于实现各个实施例的使用基于积分器的热权重的示例多比特mac。参考图1-3，多比特mac 300可以包括任何数量的模拟加法器。在一些实施例中，模拟加法器可以包括任何数量的运算放大器312和积分器电容器314(也被称为加法器电容器)。在一些实施例中，模拟加法器可进一步包括任何数量和组合的清除开关308和/或电接地310。模拟加法器的积分器电容器314可以电连接在运算放大器312的回馈路径上。积分器电容器314和运算放大器312的输入端可以经由电传输总线306和指定的单比特mac开关304a、304b、304c、304d选择性地电连接至单比特mac 206a、206b、206c、206d。积分器电容器314和运算放大器312的输入端可以经由清除开关308选择性地电连接至电接地310。积分器电容器314和运算放大器312的输出端可以经由电传输总线316电连接至adc 212。
71.模拟加法器可以在运算放大器312的输入端以及在积分器电容器314处接收来自单比特mac 206a、206b、206c、206d的单比特mac输出。积分器电容器314可以存储单比特mac输出，并且在接收到进一步的单比特mac输出时存储单比特mac输出的总和。对于多比特“n”比特激活值，可以控制单比特mac开关304a、304b、304c、304d以使得每个单比特mac输出可以被输出到运算放大器312和积分器电容器314并且被其接收2q次，其中“q”可以是从最低有效比特(q＝0)到最高有效比特(q＝n-1)的激活值比特的位置。类似地，对于多比特“m”比特权重值，可以控制单比特mac开关304a、304b、304c、304d以使得每个单比特mac输出可以被输出到运算放大器312和积分器电容器314并且被其接收2r次，其中“r”可以是从最低有效比特(r＝0)到最高有效比特(r＝m-1)的权重值比特的位置。在一些实施例中，可以花费2qx 2r个循环来输出和接收所有单比特mac输出。积分器电容器314可以被充电，并且运算放大器312的增益和输出电压可以增加。运算放大器312的模拟电压输出(在本文中还被称为多比特mac输出)可以是通过积分器电容器314的阻抗随时间加权的到运算放大器312的电压输入的积分，这可以用作用于单比特mac输出的加权加法运算。由运算放大器312输出的模拟电压可以经由电传输总线316被输出到adc 212并且被adc 212接收，并且由adc 212转换为数字信号。
72.在完成“n”比特激活值和“m”比特权重值的所有比特的乘法和加法之后，多比特mac 300可以被重置或清除。可以由mac控制器(例如，图1中的处理器104、mac控制器124)控制清除开关308以将模拟加法器(包括运算放大器312的输入端和积分器电容器314)选择性地电连接至电接地310。将多比特mac 300的组件电连接至电接地310可以将多比特mac 300中的任何残余电压放电，以使得多比特mac 300可以实现“n”比特激活值和/或“m”比特权重值的不同组合的下一次相乘和相加。
73.使用基于积分器的热权重的多比特mac 300可花费2
n x 2m个循环来完成“n”比特激活值和“m”比特权重值的所有比特的乘法和加法。多比特mac 300可以适于其中“n”比特激活值和“m”比特权重值中的至少一项具有低动态范围的场景。多比特mac 300对于与二进
制权重多比特激活联用可以特别有用。
74.图4解说适于实现各个实施例的使用基于积分器的硬接线二进制权重的示例多比特mac。参考图1-4，多比特mac 400可以包括任何数量的模拟加法器。在一些实施例中，模拟加法器可以包括任何数量的运算放大器312、积分器电容器314(也被称为加法器电容器)和指定电容器402a、402b、402c、402d。在一些实施例中，模拟加法器可进一步包括任何数量和组合的清除开关308和/或电接地310。模拟加法器的指定电容器402a、402b、402c、402d可以经由相关联的单比特mac开关304a、304b、304c、304d选择性地电连接至单比特mac 206a、206b、206c、206d。模拟加法器的积分器电容器314可以电连接在运算放大器312的回馈路径上。积分器电容器314和运算放大器312的输入端可以经由电传输总线306电连接至指定电容器402a、402b、402c、402d。指定电容器402a、402b、402c、402d、积分器电容器314和运算放大器312的输入端可以经由清除开关308选择性地电连接至电接地310。积分器电容器314和运算放大器312的输出端可以经由电传输总线316电连接至adc 212。
75.模拟加法器可以在指定电容器402a、402b、402c、402d处接收来自单比特mac 206a、206b、206c、206d的单比特mac输出。每个指定电容器402a、402b、402c、402d可以与特定单比特mac 206a、206b、206c、206d相关联并选择性地电连接至特定单比特mac 206a、206b、206c、206d。基于指定电容器402a、402b、402c、402d的电容额定值(“c”)与由特定单比特mac 206a、206b、206c、206d相乘的“n”比特激活值和/或“m”比特激活值在从最低有效比特到最高有效比特的范围内的比特的位置之间的关系，指定电容器402a、402b、402c、402d可以与特定单比特mac 206a、206b、206c、206d相关联。对于多比特“n”比特激活值，电容器402a、402b、402c、402d可以额定有2qc的电容额定值，其中“q”可以是从最低有效比特(q＝0)到最高有效比特(q＝n-1)的激活值比特的位置。类似地，对于多比特“m”比特权重值，电容器402a、402b、402c、402d可以额定有2rc的电容额定值，其中“r”可以是从最低有效比特(r＝0)到最高有效比特(r＝m-1)的权重值比特的位置。在一些实施例中，每个指定电容器402a、402b、402c、402d可以是单个电容器，其具有针对相关联的特定单比特mac 206a、206b、206c、206d的恰适电容额定值。在一些实施例中，每个指定电容器402a、402b、402c、402d可以是串联和/或并联地电连接的多个电容器，其累加地具有针对相关联的特定单比特mac 206a、206b、206c、206d的恰适电容额定值。指定电容器402a、402b、402c、402d的电容额定值可以用作用于由指定电容器402a、402b、402c、402d从相关联的特定单比特mac 206a、206b、206c、206d接收的单比特mac输出的硬接线二进制权重。
76.当经由相关联的单比特mac开关304a、304b、304c、304d选择性地电连接到相关联的单比特mac 206a、206b、206c、206d时，指定电容器402a、402b、402c、402d可以接收和存储来自相关联的单比特mac 206a、206b、206c、206d的单比特mac输出。指定电容器402a、402b、402c、402d可以通过在选择性地电连接至相关联的单比特mac 206a、206b、206c、206d时接收单比特mac输出来充电。指定电容器402a、402b、402c、402d可以在选择性地与相关联的单比特mac 206a、206b、206c、206d电断开时，对与指定电容器402a、402b、402c、402d的电容额定值相关地加权的单比特mac输出进行输出或放电。
77.可以在运算放大器312的输入端以及在积分器电容器314处接收经加权的单比特mac输出。积分器电容器314可以例如以经加权单比特mac输出的形式存储单比特mac输出，并且在接收到进一步的单比特mac输出时存储单比特mac输出的总和(例如，在接收到进一
步的经加权单比特mac输出时以经加权单比特mac输出的总和的形式进行存储)。积分器电容器314可以被充电，并且运算放大器312的增益和输出电压可以增加。运算放大器312的模拟电压输出(在本文中还被称为多比特mac输出)可以是通过积分器电容器314的阻抗随时间加权的到运算放大器312的电压输入的积分，这可以用作用于单比特mac输出的加权加法运算。由运算放大器312输出的模拟电压可以经由电传输总线316被输出到adc 212并且被adc 212接收，并且由adc 212转换为数字信号。
78.在完成“n”比特激活值和“m”比特权重值的所有比特的乘法和加法之后，多比特mac 400可以被重置或清除。可以控制清除开关308以将模拟加法器(包括指定的电容器402a、402b、402c、402d、运算放大器312的输入端和积分器电容器314)选择性地电连接到电接地310。将多比特mac 400的组件电连接至电接地310可以将多比特mac 400中的任何残余电压放电，以使得多比特mac 400可以实现“n”比特激活值和/或“m”比特权重值的不同组合的下一次相乘和相加。
79.使用基于积分器的硬接线二进制权重的多比特mac 400可以类似地被配置为使用基于积分器的热权重函数的多比特mac(例如，图3中的多比特mac 300)，两者皆包括具有运算放大器312的加法器，其中积分器电容器314电连接在运算放大器312的回馈路径上。然而，使用基于积分器的热权重函数的多比特mac依赖于运算放大器312和积分器电容器314来对所接收的单比特mac输出进行加权。替换地，多比特mac 400使用硬接线的指定电容器402a、402b、402c、402d的电容额定值，以在运算放大器312和积分器电容314接收经加权单比特mac输出之前对单比特mac输出进行加权。如此，与使用基于积分器的热权重函数的多比特mac相比，多比特mac 400可以更快地执行对单比特mac输出的累加。例如，多比特mac 400可以并行地对指定电容器402a、402b、402c、402d进行充电并且向运算放大器312和积分器电容器314输出经加权的单比特mac输出，而不是必须等待积分器电容器314从顺序接收的单比特mac输出充电。
80.图5解说适于实现各个实施例的使用二进制dac作为负载的示例多比特mac。参考图1-5，多比特mac 500可以包括任何数量的模拟加法器。在一些实施例中，模拟加法器可以包括任何数量的加法器开关504a、504b、504c和加法器电容器506a、506b、506c。在一些实施例中，模拟加法器可进一步包括任何数量的可任选缓冲器502在一些实施例中，模拟加法器可进一步包括任何数量和组合的清除开关308、电接地310和/或指定电接地508。模拟加法器的加法器电容器506a、506b、506c可以经由相关联的单比特mac开关304a、304b、304c、304d、相关联的加法器开关504a、504b、504c和电传输总线306选择性地电连接至单比特mac 206a、206b、206c、206d。加法器电容器506a、506b、506c可以电连接在相关联的加法器开关504a、504b、504c和电接地508之间。加法器电容器506a、506b、506c可以经由加法器开关504a、504b、504c和清除开关308选择性地电连接至电接地310。加法器电容器506a、506b、506c可以经由电传输总线316电连接至adc 212。可以由mac控制器(例如，图1中的处理器104、mac控制器124)控制加法器开关504a、504b、504c以将加法器电容器506a、506b、506c选择性地电连接至电传输总线306、316。
81.模拟加法器可以在加法器电容器506a、506b、506c处接收来自单比特mac 206a、206b、206c、206d的单比特mac输出。每个加法器电容器506a、506b、506c可以选择性地并且顺序地电连接至单比特mac 206a、206b、206c、206d。加法器电容器506a、506b、506c可以具
有不同的顺序电容额定值(“c”)，其可以对应于“n”比特激活值及/或“m”位比特重值的比特数。对于多比特“n”比特激活值，加法器电容器506a、506b、506c可以额定有2qc的电容额定值，其中“q”可以是从0到n-1的值。类似地，对于多比特“m”比特权重值，加法器电容器506a、506b、506c可以额定有2rc的电容额定值，其中“r”可以是从0到m-1的值。在一些实施例中，每个加法器电容器506a、506b、506c可以是单个电容器，其具有电容额定值序列中针对加法器电容器506a、506b、506c的位置的恰适电容额定值。在一些实施例中，每个加法器电容器506a、506b、506c可以是串联和/或并联地电连接的多个电容器，其累加地具有电容额定值序列中针对加法器电容器506a、506b、506c的位置的恰适电容额定值。加法器电容器506a、506b、506c的电容额定值可以用作用于由加法器电容器506a、506b、506c从单比特mac 206a、206b、206c、206d接收的单比特mac输出的硬接线二进制权重。
82.当经由相关联的单比特mac开关304a、304b、304c、304d和相关联的加法器开关504a、504b、504c选择性地电连接至单比特mac 206a、206b、206c、206d时，加法器电容器506a、506b、506c可以接收和存储来自单比特mac 206a、206b、206c、206d的单比特mac输出。可以控制单比特mac开关304a、304b、304c、304d和加法器开关504a、504b、504c以从单比特mac 206a、206b、206c、206d输出单比特mac输出，使得每个加法器电容器506a、506b、506c接收到单比特mac输出。例如，可以控制单比特mac开关304a、304b、304c、304d以闭合将单比特mac 206a、206b、206c、206d和模拟加法器电连接的电路，以向模拟加法器输出单比特mac输出。可以控制与每个加法器电容器506a、506b、506c相关联的加法器开关504a、504b、504c，以通过闭合将单比特mac 206a、206b、206c、206d和相关联的加法器电容器506a、506b、506c电连接的电路来将单比特mac输出顺序地加载到加法器电容器506a、506b、506c中的每一者。换言之，每个加法器电容器506a、506b、506c可以从单比特mac 206a、206b、206c、206d中的每一者接收单比特mac输出。在一些实施例中，可以按如下方式控制加法器开关504a、504b、504c：单比特mac输出按基于加法器电容器506a、506b、506c的电容额定值的次序被加载到加法器电容器506a、506b、506c。加法器电容器506a、506b、506c可以通过在选择性地电连接至单比特mac 206a、206b、206c、206d时接收单比特mac输出来充电。
83.当通过单比特mac开关304a、304b、304c、304d与单比特mac 206a、206b、206c、206d选择性地电断开以及通过加法器开关504a、504b、504c选择性地电连接至adc 212时，加法器电容器506a、506b、506c可以对与加法器电容器506a、506b、506c的电容额定值相关地加权的单比特mac输出进行输出或放电。当通过单比特mac开关304a、304b、304c、304d与所有相关联的单比特mac 206a、206b、206c、206d选择性地电断开以及通过所有加法器开关504a、504b、504c选择性地电连接至adc 212时，加法器电容器506a、506b、506c可以对经加权的单比特mac输出进行输出或放电。
84.经加权的单比特mac输出可以作为模拟电压被输出到电传输总线316和adc 212。经加权的单比特mac输出可以通过将电传输总线316上的模拟电压相加从而产生模拟电压的加权平均值(本文中也被称为多比特mac输出)来组合，并且由adc 212转换为数字信号。
85.在完成“n”比特激活值和“m”比特权重值的所有比特的乘法和加法之后，多比特mac 500可以被重置或清除。可以控制清除开关308以将模拟加法器(包括加法器电容器506a、506b、506c)选择性地电连接至电接地310。还可控制加法器开关504a、504b、504c以经由清除开关308将加法器电容器506a、506b、506c电连接至电接地310。将多比特mac 500的
206a、206b、206c、206d输出单比特mac输出，使得采样器电容器606a以特定次序接收单比特mac输出。在一些实施例中，该次序可以是从“n”比特激活值和“m”比特权重值的最低有效比特的乘法和累加开始到“n”比特激活值和“m”比特权重值的最高有效比特的顺序。例如，可以控制单比特mac开关304a、304b、304c、304d以顺序地闭合将单比特mac 206a、206b、206c、206d和模拟加法器电连接的电路，以向模拟加法器输出单比特mac输出。可以控制与采样器电容器606a相关联的采样器开关604a以通过闭合将单比特mac 206a、206b、206c、206d和采样器电容器606a电连接的电路来将单比特mac输出顺序地加载到采样器电容器606a。换言之，采样器电容器606a可以从单比特mac 206a、206b、206c、206d中的每一者接收单比特mac输出。在一些实施例中，可以按如下方式控制采样器开关604a：单比特mac输出按基于“n”比特激活值和“m”比特权重值的相乘以产生该单比特mac输出的比特的重要性的次序被加载到采样器电容器606a。当选择性地电连接至单位单比特mac 206a、206b、206c、206d时，采样器电容器606a可以经由接收单比特mac输出来充电。采样器电容器606a可以存储单比特mac输出的样本，其可以包括经由与累加器电容器606b共享单比特mac输出的样本而修改的所接收单比特mac输出的组合。单比特mac输出的样本在本文中被称为单比特mac输出样本。采样器电容器606a可以响应于接收到每个单比特mac输出来存储和输出单比特mac输出样本。
90.当经由加法器开关604a、604b(即，采样器开关604a和累加器开关604b)选择性地电连接至取样器电容器606a时，累加器电容器606b可以接收并存储来自取样器电容器606a的单比特mac输出取样。当采样器电容器606a与单比特mac 206a、206b、206c、206d选择性地电断开并且通过加法器开关604a、604b选择性地连接到累加器电容器606b时，采样器电容器606a可以共享单比特mac输出样本或将其输出到累加器电容器606b。累加器电容器606b可以接收并存储单比特mac输出样本。例如，可以控制单比特mac开关304a、304b、304c、304d以将采样器电容器606a与单比特mac 206a、206b、206c、206d选择性地电断开。可以控制采样器开关604a以将采样器电容器606a电连接至电传输总线316，并且可以控制累加器开关604b以将累加器电容器606b电连接至电传输总线316采样器电容器606a可以将单比特mac输出样本输出到累加器电容器606b。在接收到单比特mac输出之后，单比特mac输出样本可以由采样器电容器606a和累加器电容器606b共享(如本文参考图8进一步描述的)。由采样器电容器606a接收每个单比特mac输出、以及由采样器电容器606a输出单比特mac输出样本并由累加器电容器606b接收单比特mac输出样本的过程可以针对“n”比特激活值和“m”比特权重值的所有比特的每次乘法和加法继续进行。
91.在完成“n”比特激活值和“m”比特权重值的一比特的乘法和加法之后，采样器电容器606a可以被重置或清除。可以控制清除开关308以将采样器电容器606a选择性地电连接至电接地310。可以控制采样器开关604a以将采样器电容器606a选择性地电连接至电接地310。可以控制累加器开关604b以将累加器电容器606b与电接地310选择性地电断开。将多比特mac 600的组件电连接至电接地310可以对组件中的任何残余电压进行放电，使得多比特mac 600可以实现“n”比特激活值和/或“m”比特权重值的不同组合的下一次相乘和相加。
92.当通过单比特mac开关304a、304b、304c、304d与单比特mac 206a、206b、206c、206d选择性地电断开，通过采样器开关604a与采样器电容器606a选择性地电断开，以及通过累加器开关604b选择性地电连接至adc 212时，累加器电容器606b可以对单比特mac输出样本进行输出或放电。累加器电容器606b的输出在本文中还被称为多比特mac输出。单比特mac
输出样本可以作为模拟电压被输出到电传输总线316和adc 212。电传输总线316上的模拟电压可以由adc 212转换为数字信号。
93.在完成“n”比特激活值和“m”比特权重值的所有比特的乘法和加法之后，多比特mac 600可以被重置或清除。可以控制清除开关308以将模拟加法器(包括加法器电容器606a、606b)选择性地电连接至电接地310。还可控制加法器开关604a、604b以经由清除开关308将加法器电容器606a、606b电连接至电接地310。将多比特mac 600的组件电连接至电接地310可以将多比特mac 600中的任何残余电压放电，使得多比特mac 600可以实现“n”比特激活值和/或“m”比特权重值的不同组合的下一次相乘和相加。
94.在一些实施例中，缓冲器502可以电连接在单比特mac 206a、206b、206c、206d和加法器电容器606a、606b之间。缓冲器502可以是模拟缓冲器，其被配置成减小加法器电容器606a、606b对单比特mac 206a、206b、206c、206d的电压和/或电流负载效应。在一些实施例中，与在没有缓冲器502的情况下的负载效应相比，缓冲器502可以减小负载效应。例如，缓冲器502可以减小由加法器电容器606a、606b和单比特mac 206a、206b、206c、206d的相对阻抗失配所引起的电压降。缓冲器502还可被配置成改善从单比特mac 206a、206b、206c、206d到加法器电容器606a、606b的单比特mac输出的线性度。在一些实施例中，与在没有缓冲器502的情况下的线性度相比，缓冲器502可以改善线性度。例如，当在单比特mac 206a、206b、206c、206d和加法器电容器606a、606b之间的单比特mac输出的传输中发生损失时，缓冲器502可以通过线性地放大单比特mac输出来改善单比特mac输出的线性度。对于大的“n”比特激活值和/或“m”位权重值的实现(其中“n”比特激活值和/或“m”比特权重值的单比特mac输出较大)，可以省略缓冲器502，因为共享单比特mac输出可以不在单比特mac 206a、206b、206c、206d和采样器电容器606a之间引起太多损失。单比特mac 206a、206b、206c、206d和采样器电容器606a之间的损失可以是线性损失，并且可以不导致非线性。
95.图7解说适于实现各个实施例的使用顺序二进制累加器作为负载的示例多比特mac。参考图1-7，多比特mac 700可以包括任何数量的模拟加法器。在一些实施例中，模拟加法器可以包括任何数量的加法器开关702和加法器电容器606a、606b。在一些实施例中，模拟加法器可进一步包括任何数量和组合的清除开关308a、308b、电接地310a、310b及/或指定电接地508。模拟加法器的加法器电容器606a、606b可以经由相关联的单比特mac开关304a、304b、304c、304d、相关联的加法器开关702和电传输总线306选择性地电连接至单比特mac 206a、206b、206c、206d。加法器电容器606a、606b可以经由加法器开关702和电传输总线316彼此选择性地电连接。加法器电容器606a、606b可以电连接在电传输总线316和电接地508之间。加法器电容器606a、606b可以经由清除开关308a、308b选择性地电连接至电接地310a、310b。加法器电容器606a、606b可以经由电传输总线316电连接至adc 212。可以由mac控制器(例如，图1中的处理器104、mac控制器124)控制加法器开关702以将加法器电容器606a、606b选择性地彼此电连接。
96.模拟加法器可以在加法器电容器606a、606b处接收来自单比特mac 206a、206b、206c、206d的单比特mac输出。加法器电容器606a、606b可以包括采样器电容器606a和累加器电容器606b。采样器电容器606a可以选择性地电连接至单比特mac 206a、206b、206c、206d。累加器电容器606b可以选择性地电连接至采样器电容器606a。加法器电容器606a、606b可以具有相同的电容额定值(“c”)。在一些实施例中，每个加法器电容器606a、606b可
以是具有电容额定值的单个电容器。在一些实施例中，每个加法器电容器606a、606b可以是串联和/或并联地电连接的多个电容器，其累加地具有电容额定值。加法器电容器606a、606b的电容额定值可以用作用于由加法器电容器606a、606b从单比特mac 206a、206b206c、206d接收的单比特mac输出的硬接线二进制权重。
97.当经由相关联的单比特mac开关304a、304b、304c、304d选择性地电连接到单比特mac 206a、206b、206c、206d时，采样器电容器606a可以接收和存储来自单比特mac 206a、206b、206c、206d的单比特mac输出。可以控制单比特mac开关304a、304b、304c、304d和采样器开关604a以从单比特mac 206a、206b、206c、206d输出单比特mac输出，使得采样器电容器606a以特定次序接收单比特mac输出。在一些实施例中，该次序可以是从“n”比特激活值和“m”比特权重值的最低有效比特的乘法和累加开始到“n”比特激活值和“m”比特权重值的最高有效比特的顺序。例如，可以控制单比特mac开关304a、304b、304c、304d以顺序地闭合将单比特mac 206a、206b、206c、206d和模拟加法器电连接的电路，以向模拟加法器输出单比特mac输出。可以通过闭合将单比特mac 206a、206b、206c、206d和采样器电容器606a电连接的电路来顺序地向采样器电容器606a加载单比特mac输出。换言之，采样器电容器606a可以从单比特mac 206a、206b、206c、206d中的每一者接收单比特mac输出。在一些实施例中，可以按以下方式控制单比特mac开关304a、304b、304c、304d：单比特mac输出按基于“n”比特激活值和“m”比特权重值的相乘并累加以产生单比特mac输出的比特的重要性的次序被加载到采样器电容器606a。当选择性地电连接至单比特mac 206a、206b、206c、206d时，采样器电容器606a通过经由接收单比特mac输出来充电。采样器电容器606a可以存储单比特mac输出的样本，其可以包括通过与累加器电容器606b共享单比特mac输出的样本而修改的所接收单比特mac输出的组合。单比特mac输出的样本在本文中被称为单比特mac输出样本。采样器电容器606a可以响应于接收到每个单比特mac输出来存储和输出单比特mac输出样本。
98.当经由加法器开关702选择性地电连接至采样器电容器606a时，累加器电容器606b可以接收并存储来自采样器电容器606a的单比特mac输出样本。当采样器电容器606a与单比特mac 206a、206b、206c、206d选择性地电断开并且通过加法器开关702选择性地连接到累加器电容器606b时，采样器电容器606a可以将单比特mac输出样本放电或输出到累加器电容器606b。累加器电容器606b可以接收并存储单比特mac输出样本。例如，可以控制单比特mac开关304a、304b、304c、304d以将采样器电容器606a与单比特mac 206a、206b、206c、206d选择性地电断开。可以控制加法器开关702以经由电传输总线316将采样器电容器606a电连接至累加器电容器606b。采样器电容器606a可以将单比特mac输出样本输出到累加器电容器606b。在接收到单比特mac输出之后，单比特mac输出样本可以由采样器电容器606a和累加器电容器606b共享，如本文参考图8进一步描述的。由采样器电容器606a接收每个单比特mac输出、以及由采样器电容器606a输出单比特mac输出样本并由累加器电容器606b接收单比特mac输出样本的过程可以针对“n”比特激活值和“m”比特权重值的所有比特的每次乘法和加法继续进行。
99.在完成“n”比特激活值和“m”比特权重值的一比特的乘法和加法之后，采样器电容器606a可以被重置或清除。可以控制清除开关308a以将采样器电容器606a选择性地电连接至电接地310a。可以控制清除开关308b和加法器开关702以将累加器电容器606b与电接地310a、310b选择性地电断开。将多比特mac 700的组件电连接至电接地310a可以对组件中的
任何残余电压进行放电，使得多比特mac 700可以实现“n”比特激活值和/或“m”比特权重值的不同组合的下一次相乘和相加。
100.当通过加法器开关702与单比特mac 206a、206b、206c、206d和采样器电容器606a选择性地电断开并且通过电传输总线316选择性地电连接到adc 212时，累加器电容器606b可以将单比特mac输出样本输出或放电。累加器电容器606b的输出在本文中还被称为多比特mac输出。单比特mac输出样本可以作为模拟电压被输出到电传输总线316和adc 212。电传输总线316上的模拟电压可以由adc 212转换为数字信号。
101.在完成“n”比特激活值和“m”比特权重值的所有比特的乘法和加法之后，多比特mac 700可以被重置或清除。可以控制清除开关308a、308b以将模拟加法器(包括加法器电容器606a、606b)选择性地电连接至电接地310a、310b。将多比特mac 700的组件电连接至电接地310a、310b可以将多比特mac 700中的任何残余电压放电，使得多比特mac 700可以实现“n”比特激活值和/或“m”比特权重值的不同组合的下一次相乘和相加。
102.图8解说适于实现各个实施例的使用顺序二进制累加器的示例多比特mac的示例信号流。参考图1-8，用于使用顺序二进制累加器的多比特mac(例如，图7中的多比特mac 700)的信号时序图800可以包括累加器清除开关控制信号(“累加器清除开关”)、采样器清除开关控制信号(“采样器清除开关”)和加法器开关控制信号(“加法器开关”)、多个单比特mac输出信号(例如，“单比特mac 1”,“单比特mac 2”,
…“
单比特mac b”)、以及采样器电容器电压测量(“采样器电容器电压”)和累加器电容器电压测量(“累加器电容器电压”)。累加器清除开关控制信号、采样器清除开关控制信号和加法器开关控制信号可以是由控制设备(未示出)发出的用于控制累加器清除开关(例如，图7中的清除开关308b)、采样器清除开关(例如，图7中的清除开关308a)和加法器开关(例如，图7中的加法器开关702)的控制信号。单比特mac输出信号可以是由单比特mac(例如，图7中的单比特mac 206a、206b、206c、206d)输出的单比特mac输出。采样器电容器电压测量可以是采样器电容器(例如，图7中的采样器电容器606a)的电压，而累加器电容器电压测量可以是累加器电容器(例如，图7中的累加器电容器606b)的电压。在图8中所解说的示例可以与本文参考图7描述的多比特mac 700相关。然而，在图8中所解说的示例并不意味着限制权利要求或说明书的范畴，因为很明显，可以针对本文参考图2-6描述的各种多比特mac 200、300、400、500、600来实现类似的控制信号、单比特mac输出和电容器电压测量。
103.在信号时序图800中，在时间t0处，控制设备可以断言累加器清除开关控制信号和采样器清除开关控制信号。可以断言累加器清除开关控制信号和采样器清除开关控制信号以经由清除开关(诸如采样器清除开关和累加器清除开关)将采样器电容器和累加器电容器选择性地电连接至电接地(例如，图7中的电接地310a、310b)。由于采样器电容器和累加器电容器到电接地可以是电连接至电接地，因此采样器电容器电压测量和累加器电容器电压测量可以表现出几乎没有或没有电压。如本文所描述的，可以控制单比特mac开关(例如，图7中的单比特mac开关304a、304b、304c、304d)以将单比特mac与采样器电容器和累加器电容器选择性地电断开。因此，在时间t0处，单比特mac输出信号可以不具有任何值。加法器开关控制信号可以由控制设备在时间t0处解除断言。
104.在时间t1处，控制设备可以将累加器清除开关控制信号和采样器清除开关控制信号解除断言，这可以经由清除开关将采样器电容器和累加器电容器与电接地选择性地电断
开。第一单比特mac可以将“n”比特激活值与“m”比特权重值的最低有效比特相乘，将乘法的结果累加，并且输出第一单比特mac输出(例如，单比特mac 1)。第一单比特mac可以经由第一单比特mac开关电连接至采样器电容器，并且向采样器电容器输出单比特mac输出。采样器电容器可以接收第一单比特mac输出，并且表现出第一采样器电容器电压测量(vmultl)。加法器开关控制信号可以由控制设备在时间t0处解除断言，并且在采样器电容器和累加器电容器之间可以不共享电压。因此，累加器电容器电压测量可以从时间t0开始保持在先前的电压。
105.在时间t2处，控制设备可以断言加法器开关控制信号。作为响应，加法器开关可以将采样器电容器和累加器电容器选择性地电连接。第一采样器电容器电压测量可以在采样器电容器和累加器电容器之间共享。每次采样器电容器和累加器电容器共享采样器电容器电压测量时，采样器电容器电压测量的电压可以在采样器电容器处分成两半，并且一半的电压可以被提供给累加器电容器。因此，第一取样器电容器电压测量可以变为(vmultl)/2，并且第一累加器电容器电压测量(例如，第一单比特mac输出取样)可以变为(vmultl)/2。
106.在时间t3处，控制设备可以将加法器开关控制信号解除断言，并且可以断言采样器清除开关控制信号。将加法器开关控制信号解除断言可以触发加法器开关将采样器电容器和累加器电容器选择性地电断开。断言采样器清除开关控制信号可以触发清除开关将采样器电容器选择性地电连接至电接地，这可以将第一采样器电容器电压测量降低至零伏或接近零伏。第一累加器电容器电压测量可以保持在(vmultl)/2。
107.在时间t4处，控制设备可以对采样器清除开关控制信号解除断言，并且第二单比特mac可以将“n”比特激活值与“m”比特权重值的下一最高有效比特相乘，将相乘的结果累加，并且输出第二单比特mac输出(例如，单比特mac 2)。对采样器清除开关控制信号解除断言可以触发清除开关将采样器电容器与电接地选择性地电断开。采样器电容器可以接收第二单比特mac输出，并且表现出第二采样器电容器电压测量(vmult2)。
108.在时间t5处，控制设备可以断言加法器开关控制信号。作为响应，加法器开关可以将采样器电容器和累加器电容器选择性地电连接。第二采样器电容器电压测量和第一累加器电容器电压测量可以在采样器电容器和累加器电容器之间共享。每次采样器电容器和累加器电容器共享累加器电容器电压测量时，累加器电容器电压测量的电压可以在累加器电容器处分成两半，并且一半的电压可以被提供给采样器电容器。因此，第二采样器电容器电压测量可以变为(vmultl)/4+(vmult2)/2，并且第二累加器电容器电压测量(例如，第二单比特mac输出样本)可以变为(vmultl)/4+(vmult2)/2。
109.在时间t6处，控制设备可以将加法器开关控制信号解除断言，并且可以断言采样器清除开关控制信号。将加法器开关控制信号解除断言可以触发加法器开关将采样器电容器和累加器电容器选择性地电断开。断言采样器清除开关控制信号可以触发清除开关将采样器电容器选择性地电连接至电接地，这可以将第二采样器电容器电压测量降低至零伏或接近零伏。第二累加器电容器电压测量可以保持在(vmult1)/4+(vmult2)/2。
110.在各个周期内，加法器开关控制信号和采样器清除开关控制信号可以重复在时间t1-t6处表现的模式，并且各个单比特mac可以重复地将“n”比特激活值与“m”比特权重值的下一最高有效比特相乘，将乘法的结果累加，并且输出附加单比特mac输出。采样器电容器电压测量和累加器电容器电压测量可以相应地波动。
111.在时间ts-2处，控制设备可以将加法器开关控制信号解除断言，并且可以断言采样器清除开关控制信号。将加法器开关控制信号解除断言可以触发加法器开关将采样器电容器和累加器电容器选择性地电断开。断言采样器清除开关控制信号可以触发清除开关将采样器电容器选择性地电连接至电接地，这可以将第(b-1)个采样器电容器电压测量降低至零伏或接近零伏。第二累加器电容器电压测量可以保持在(vmult1)/2
b-1
+(vmult2)/2
b-2
+
…
+(vmultb-1)/2。
112.在时间ts-1处，控制设备可以对采样器清除开关控制信号解除断言，并且第b单比特mac可以将“n”比特激活值与“m”比特权重值的最高有效比特相乘，将乘法的结果累加，并且输出第b单比特mac输出(例如，单比特mac b)。对采样器清除开关控制信号解除断言可以触发清除开关将采样器电容器从电接地选择性地电断开。采样器电容器可以接收第二单比特mac输出，并且表现出第二采样器电容器电压测量(vmultb)。
113.在时间ts处，控制设备可以断言加法器开关控制信号。作为响应，加法器开关可以将采样器电容器和累加器电容器选择性地电连接。第b采样器电容器电压测量和第(b-1)累加器电容器电压测量可以在采样器电容器和累加器电容器之间共享。第b采样器电容器电压测量可以变成(vmultl)/2b+(vmult2)/2
b-1
+...+(vmultb-l)/4+(vmultb)/2，第b累加器电容器电压测量(例如，第二单比特mac输出取样)可以变成(vmultl)/2b+(vmult2)/2
b-1
+...+(vmultb-l)/4+(vmultb)/2。
114.图9是解说适于实现各个实施例的用于多比特激活值和多比特权重的单比特mac输出加法器的示例。参考图1-9，多比特mac 900可以包括任何数量的模拟加法器。在一些实施例中，模拟加法器可以包括任何数量的加法器开关908a、908b、908c、908d、910a、910b、910c、910d、912a、912b、912c、912d以及加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、906g、906h。在一些实施例中，模拟加法器可进一步以包括任何数量的指定电接地508。模拟加法器的加法器电容器904a、904b、904c、904d(在本文中被称为采样器电容器)可以经由相关联的单比特mac开关304a、304b、304c、304d选择性地电连接到单比特mac 206、206a、206b、206c、206d。加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、906g、906h可以经由加法器开关908a、908b、908c、908d、910a、910b、910c、910d彼此选择性地电连接加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、906g、906h可以电连接在电传输总线316和电接地508之间。加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、906g、906h可以经由电传输总线316和加法器开关912a、912b、912c、912d电连接至adc 212。mac控制器(例如，图1中的处理器104、mac控制器124)可以控制加法器开关908a、908b、908c、908d、910a、910b、910c、910d、912a、912b、912c、912d以将加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、906g、906h彼此选择性地电连接以及电连接至adc 212。此外，多比特mac 900的一些实施例可以包括如在图10中所示和参考图10所描述的任何数量和组合的清除开关和电接地。
115.模拟加法器可以在采样器电容器904a、904b、904c、904d处接收来自单比特mac 206、206a、206b、206c、206d的单比特mac输出。采样器电容器904a、904b、904c、904d可以选择性地电连接至单比特mac 206、206a、206b、206c、206d。加法器电容器906a、906c、906e、906g(本文中被称为第一累加器电容器)可以选择性地电连接至采样器电容器904a、904b、
904c、904d。加法器电容器906b、906d、906f、906h(本文中被称为第二累加器电容器)可以选择性地电连接至第一累加器电容器906a、906c、906e、906g。采样器电容器904a、904b、904c、904d以及成对的第一和第二累加器电容器906a、906b、906c、906d、906e、906f、906g、906h可以累加地具有相同的电容额定值(“c”)第二累加器电容器906b、906d、906f、906h的电容额定值可以与同“m”比特权重值的各比特相乘的“n”比特激活值或者同“n”比特激活值的各比特相乘的“m”比特权重值的比特的重要性成比例。例如，第二累加器电容器906b、906d、906f、906h的电容额定值对于最低有效比特而言可以是最低的，而对于最高有效比特而言可以是最高的。作为另一示例，第一累加器电容器906a、906c、906e、906g的电容额定值对于最低有效比特而言可以是最高的，而对于最高有效比特而言可以是最低的。成对的第一累加器电容器906a、906c、906e、906g和第二累加器电容器906b、906d、906f、906h的累加电容可以等于采样器电容器904a、904b、904c、904d的电容。在一些实施例中，每个加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、906g、906h可以是单个电容器。在一些实施例中，每个加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、906g、906h可以是串联和/或并联地电连接的多个电容器。加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、906g、906h的电容额定值可以用作用于由模拟加法器从单比特mac 206、206a、206b、206c、206d接收的单比特mac输出的硬接线二进制权重。
116.当经由相关联的单比特mac开关304a、304b、304c、304d选择性地电连接到单比特mac 206、206a、206b、206c、206d时，采样器电容器904a、904b、904c、904d可以接收和存储来自单比特mac 206、206a、206b、206c、206d的单比特mac输出。可以控制单比特mac开关304a、304b、304c、304d以从单比特mac 206、206a、206b、206c、206d输出单比特mac输出，使得采样器电容器904a、904b、904c、904d以特定次序接收单比特mac输出。在一些实施例中，该次序可以是从“n”比特激活值和“m”比特权重值的最低有效比特的乘法开始到“n”比特激活值和“m”比特权重值的最高有效比特的顺序。例如，可以控制单比特mac开关304a、304b、304c、304d以顺序地闭合将单比特mac 206、206a、206b、206c、206d和模拟加法器电连接的电路，以向模拟加法器输出单比特mac输出。可以经由闭合将单比特mac 206、206a、206b、206c、206d和采样器电容器904a、904b、904c、904d电连接的电路来向采样器电容器904a、904b、904c、904d顺序地加载单比特mac输出。换言之，采样器电容器904a、904b、904c、904d可以针对来自单比特mac 206、206a、206b、206c、206d的“n”比特激活值和“m”比特权重值的比特的每次乘法和累加接收单比特mac输出。在一些实施例中，可以按如下方式来控制单比特mac开关304a、304b、304c、304d：单比特mac输出按基于“n”比特激活值和“m”比特权重值的相乘以产生单比特mac输出的比特的重要性的次序被加载到采样器电容器904a、904b、904c、904d。采样器电容器904a、904b、904c、904d可以通过在选择性地电连接至单比特mac 206、206a、206b、206c、206d时接收单比特mac输出来充电。取样器电容器904a、904b、904c、904d可以存储单比特mac输出的样本，其可以包括通过与累加器电容器906a、906b、906c、906d、906e、906f、906g、906h共享单比特mac输出的样本而修改的所接收单比特mac输出的组合。单比特mac输出的样本在本文中被称为单比特mac输出样本。采样器电容器904a、904b、904c、904d可以响应于接收到每个单比特mac输出来存储和输出单比特mac输出样本。
117.当经由加法器开关908a、908b、908c、908d和/或加法器开关910a、910b、910c、910d
选择性地电连接至采样器电容器904a、904b、904c、904d时，累加器电容器906a、906b、906c、906d、906e、906f、906g、906h可以接收和存储来自采样器电容器904a、904b、904c、904d的单比特mac输出样本。当采样器电容器904a、904b、904c、904d与单比特mac 206、206a、206b、206c、206d选择性地电断开并且通过加法器开关908a、908b、908c、908d和/或加法器开关910a、910b、910c、910d选择性地连接到累加器电容器906a、906b、906c、906d、906e、906f、906g、906h时，采样器电容器904a、904b、904c、904d可以将单比特mac输出样本放电或输出到累加器电容器906a、906b、906c、906d、906e、906f、906g、906h。累加器电容器906a、906b、906c、906d、906e、906f、906g、906h可以接收和存储单比特mac输出样本。例如，可以控制单比特mac开关304a、304b、304c、304d以将采样器电容器904a、904b、904c、904d与单比特mac 206、206a、206b、206c、206d选择性地电断开。可以控制加法器开关908a、908b、908c、908d以经由电传输总线316将采样器电容器904a、904b、904c、904d电连接至累加器电容器906a、906b、906c、906d、906e、906f、906g、906h。还可控制加法器开关910a、910b、910c、910d以经由电传输总线316将采样器电容器904a、904b、904c、904d电连接至第二累加器电容器906b、906d、906f、906h。采样器电容器904a、904b、904c、904d可以将单比特mac输出样本输出到累加器电容器906a、906b、906c、906d、906e、906f、906g、906h。在接收到单比特mac输出样本之后，单比特mac输出样本可以由采样器电容器904a、904b、904c、904d和累加器电容器906a、906b、906c、906d、906e、906f、906g、906h共享，如本文参考图8进一步描述的，其中各对累加器电容器906a和906b、906c和906d、906e和906f、906g和906h可以被表示为单个累加器电容器。由采样器电容器904a、904b、904c、904d接收每个单比特mac输出、以及由采样器电容器904a、904b、904c、904d输出单比特mac输出样本并由累加器电容器906a、906b、906c、906d、906e、906f、906g、906h接收单比特mac输出样本的过程可以针对“n”比特激活值和“m”比特权重值的所有比特的每次乘法和加法继续进行。
118.当通过加法器开关910a、910b、910c、910d与单比特mac 206、206a、206b、206c、206d、采样器电容器904a、904b、904c、904d和第一累加器电容器906a、906c、906e、906g选择性地电断开并且通过加法器开关912a、912b、912c、912d选择性地电连接至adc 212时，第二累加器电容器906b、906d、906f、906h可以将单比特mac输出样本输出或放电。可以控制加法器开关910a、910b、910c、910d以将第二累加器电容器906b、906d、906f、906h与单比特mac 206、206a、206b、206c、206d、采样器电容器904a、904b、904c、904d和第一累加器电容器906a、906c、906e、906g选择性地电断开。可以控制加法器开关912a、912b、912c、912d以经由电传输管道316将第二累加器电容器906b、906d、906f、906h选择性地电连接至adc 212。单比特mac输出样本可以作为加权模拟电压被输出到电传输总线316和adc 212。每个模拟电压的权重可以基于输出模拟电压的第二累加器电容器906b、906d、906f、906h的电容额定值。传输总线316上的加权模拟电压的组合(在本文中也被称为多比特mac输出)可以是加权模拟电压的加法，从而得到加权模拟电压的加权平均模拟电压。由于累加器电容器906b、906d、906f、906h并联电连接至电传输总线316，该组合可以产生加权平均模拟电压。电传输总线316上的加权平均模拟电压可以由adc 212转换为数字信号。
119.图10是解说适于实现各个实施例的用于多比特激活值和多比特权重的单比特mac输出加法器的示例。参考图1-10，多比特mac 1000可以包括任何数量的模拟加法器。在一些实施例中，模拟加法器可以包括任何数量的加法器开关1004a、1004b、1004c、1004d、1006a、
1006b、1006c、1006d、以及加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d。在一些实施例中，模拟加法器可进一步包括输出开关1008。在一些实施例中，模拟加法器可进一步以包括任何数量的指定电接地508。在一些实施例中，模拟加法器可进一步包括任何数量和组合的清除开关1010a、1010b、1010c、1010d、1014a、1014b、1014c、1014d、1016a、1016b、1016c、1016d和电接地1012。模拟加法器的加法器电容器904a、904b、904c、904d(在本文中被称为采样器电容器)可以经由相关联的单比特mac开关304a、304b、304c、304d选择性地电连接到单比特mac 206、206a、206b、206c、206d。加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d可以经由加法器开关1004a、1004b、1004c、1004d、1006a、1006b、1006c、1006d彼此选择性地电连接。加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d可以电连接在电传输总线316和电接地508之间。加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d可以经由清除开关1014a、1014b、1014c、1014d、1016a、1016b、1016c、1016d选择性地电连接至电接地508。例如，成对的加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d和清除开关1014a、1014b、1014c、1014d、1016a、1016b、1016c、1016d可以并联地电连接至电接地508。加法器电容器904d、1002d可以经由电传输总线316和输出开关1008电连接至adc 212。单比特mac 206a、206b、206c、206d可以经由清除开关1010a、1010b、1010c、1010d选择性地电连接至电接地1012。可以控制加法器开关1004a、1004b、1004c、1004d、1006a、1006b、1006c、1006d，以将加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d彼此选择性地电连接，并且可以由mac控制器(例如，图1中的处理器104、mac控制器124)控制输出开关1008，以将加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d选择性地电连接至adc 212。清除开关1010a、1010b、1010c、1010d、1014a、1014b、1014c、1014d、1016a、1016b、1016c、1016d也可以由mac控制器来控制。
120.模拟加法器可以在取样器电容器904a、904b、904c、904d处接收来自单比特mac 206、206a、206b、206c、206d的单比特mac输出。取样器电容器904a、904b、904c、904d可以选择性地电连接至单比特mac 206、206a、206b、206c、206d。加法器电容器1002a、1002b、1002c、1002d(本文中被称为累加器电容器)可以选择性地电连接至取样器电容器904a、904b、904c、904d。取样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d可以具有相同的电容额定值(“c”)。在一些实施例中，每个加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d可以是单个电容器。在一些实施例中，每个加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d可以是串联和/或并联地电连接的多个电容器。加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d的电容额定值可以用作用于由模拟加法器从单比特mac 206、206a、206b、206c、206d接收的单比特mac输出的硬接线二进制权重。
121.当经由相关联的单比特mac开关304a、304b、304c、304d选择性地电连接到单比特mac 206、206a、206b、206c、206d时，采样器电容器904a、904b、904c、904d可以接收和存储来自单比特mac 206、206a、206b、206c、206d的单比特mac输出。可以控制单比特mac开关304a、304b、304c、304d以从单比特mac 206、206a、206b、206c、206d输出单比特mac输出，使得采样器电容器904a、904b、904c、904d以特定次序接收单比特mac输出。在一些实施例中，该次序可以是从“n”比特激活值和“m”比特权重值的最低有效比特的乘法开始到“n”比特激活值和“m”比特权重值的最高有效比特的顺序。例如，可以控制单比特mac开关304a、304b、304c、304d以顺序地闭合将单比特mac 206、206a、206b、206c、206d和模拟加法器电连接的电路，以向模拟加法器输出单比特mac输出。可以经由闭合将单比特mac 206、206a、206b、206c、206d和采样器电容器904a、904b、904c、904d电连接的电路来向采样器电容器904a、904b、904c、904d顺序地加载单比特mac输出。换言之，采样器电容器904a、904b、904c、904d可以针对来自单比特mac 206、206a、206b、206c、206d的“n”比特激活值和“m”比特权重值的比特的每次乘法和累加接收单比特mac输出。在一些实施例中，可以按如下方式控制单比特mac开关304a、304b、304c、304d：单比特mac输出按基于“n”比特激活值和“m”比特权重值的相乘以产生单比特mac输出的比特的重要性的次序被加载到采样器电容器904a、904b、904c、904d。采样器电容器904a、904b、904c、904d可以通过在选择性地电连接至单比特mac 206、206a、206b、206c、206d时接收单比特mac输出来充电。采样器电容器904a、904b、904c、904d可以存储单比特mac输出的取本，其可以包括通过与累加器电容器1002a、1002b、1002c、1002d共享单比特mac输出的样本而修改的所接收单比特mac输出的组合。单比特mac输出的样本在本文中被称为单比特mac输出样本。采样器电容器904a、904b、904c、904d可以响应于接收到每个单比特mac输出来存储和输出单比特mac输出样本。
122.当经由加法器开关1004a、1004b、1004c、1004d选择性地电连接到采样器电容器904a、904b、904c、904d时，累加器电容器1002a、1002b、1002c、1002d可以接收和存储来自采样器电容器904a、904b、904c、904d的单比特mac输出样本。当采样器电容器904a、904b、904c、904d与单比特mac 206、206a、206b、206c、206d选择性地电断开并且通过加法器开关1004a、1004b、1004c、1004d选择性地连接到累加器电容器1002a、1002b、1002c、1002d时，采样器电容器904a、904b、904c、904d可以将单比特mac输出样本放电或输出到累加器电容器1002a、1002b、1002c、1002d。累加器电容器1002a、1002b、1002c、1002d可以接收和存储单比特mac输出样本。例如，可以控制单比特mac开关304a、304b、304c、304d以将采样器电容器904a、904b、904c、904d与单比特mac 206、206a、206b、206c、206d选择性地电断开。可以控制加法器开关1004a、1004b、1004c、1004d以经由电传输总线316将采样器电容器904a、904b、904c、904d电连接至累加器电容器1002a、1002b、1002c、1002d。采样器电容器904a、904b、904c、904d可以将单比特mac输出样本输出到累加器电容器1002a、1002b、1002c、1002d。在接收到单比特mac输出样本之后，单比特mac输出样本可以由采样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d共享，如本文参考图8进一步描述的。由采样器电容器904a、904b、904c、904d接收每个单比特mac输出、以及由采样器电容器904a、904b、904c、904d输出单比特mac输出样本并由累加器电容器1002a、1002b、1002c、1002d接收单比特mac输出样本的过程可以针对“n”比特激活值和“m”比特权重值的所有比特的每次乘法和加法继续进行。
123.在一些实施例中，当通过加法器开关1004a、1004b、1004c、1004d与单比特mac 206a、206b、206c、206d和采样器电容器904a、904b、904c、904d选择性地电断开、以及通过加法器开关1006a、1006b、1006c、1006d选择性地电连接到累加器电容器1002a、1002b、1002c、1002d并且通过输出开关1008电连接到adc 212时，累加器电容器1002a、1002b、1002c、1002d可以将单比特mac输出样本输出或放电。可以利用单比特mac输出样本对累加器电容器1002a、1002b、1002c、1002d进行充电，并且可以控制加法器开关1004a、1004b、1004c、
1004d以将累加器电容器1002a、1002b、1002c、1002d与采样器电容器904a、904b、904c、904d选择性地电断开。对于“m”比特权重值的最低有效比特(诸如单比特mac 206a的单比特mac输出)，模拟加法器可以将累加器电容器1002a的单比特mac输出样本的电荷分成两半。例如，在加法器开关1004a被控制以将累加器电容器1002a与采样器电容器904a选择性地电断开时，模拟加法器可以重置采样器电容器904a。可以控制加法器开关1004a以将累加器电容器1002a和经重置的采样器电容器904a选择性地电连接，从而利用采样器电容器904a将累加器电容器1002a的单比特mac输出样本拆分。可以控制加法器开关1004a以将累加器电容器1002a与采样器电容器904a选择性地电断开。
124.可以控制加法器开关1006a、1006b、1006c、1006d以将累加器电容器1002a、1002b、1002c、1002d从最低有效比特到最高有效比特顺序地电连接。例如，可以控制加法器开关1006a以将累加器电容器1002a、1002b选择性地电连接，同时可以控制加法器开关1006b以将累加器电容器1002a、1002b与累加器电容器1002c、1002d选择性地电断开。累加器电容器1002a、1002b可以共享其单比特mac输出样本，这可以包括共享累加器电容器1002a、1002b中的每一者的单比特mac输出样本的一半。例如，累加器电容器1002a、1002b可以共享累加器电容器1002a的原始单比特mac输出样本的四分之一(因为单比特mac输出样本先前在利用采样器电容器904a拆分时被减半)以及累加器电容器1002b的原始单比特mac输出取样的一半。所共享的单比特mac输出样本可以是累加器电容器1002b的新单比特mac输出样本。顺序地，可以控制加法器开关1006b以将累加器电容器1002b、1002c选择性地电连接，同时可以控制加法器开关1006a、1006c以将累加器电容器1002b、1002c与累加器电容器1002a、1002d选择性地电断开。累加器电容器1002b、1002c可以共享其单比特mac输出样本。例如，累加器电容器1002b、1002c可以共享累加器电容器1002b的新的单比特mac输出取样的一半，其可以是累加器电容器1002a的原始单比特mac输出取样的八分之一和累加器电容器1002b的原始单比特mac输出取样的四分之一以及累加器电容器1002c的原始单比特mac输出取样的一半。可以类似地顺序控制加法器开关1006a、1006b、1006c、1006d，以将累加器电容器1002a、1002b、1002c、1002d选择性地电连接和断开，直到所有累加器电容器1002a、1002b、1002c、1002d已经共享其单比特mac输出取样。
125.可以控制输出开关1008，以经由电传输管道316将累加器电容器1006d选择性地电连接至adc 212。累加器电容器1006d上的单比特mac输出取样可以是可以输出到电传输总线316和adc 212的所有累加器电容器1002a、1002b、1002c、1002d的共享单比特mac输出取样的组合的加权模拟电压。电传输总线316上的加权平均模拟电压可以由adc 212转换为数字信号。
126.在一些实施例中，当通过单比特mac开关304a、304b、304c、304d与单比特mac 206、206a、206b、206c、206d选择性地电断开、以及通过加法器开关1004a、1004b、1004c、1004d、1006a、1006b、1006c、1006d选择性地电连接至采样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d并且通过输出开关1008电连接至adc 212时，采样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d可以将单比特mac输出样本输出或放电。可以控制加法器开关1004a、1004b、1004c、1004d以将成对的采样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d选择性地电连接，使得这些对可以利用单比特mac输出样本来充电。可以控制单比特mac开关304a、304b、304c、
304d以将成对的采样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d与单比特mac 206、206a、206b、206c、206d选择性地电断开。对于“m”比特权重值的最低有效比特(诸如单比特mac 206a的单比特mac输出)，模拟加法器可以将成对的采样器电容器904a和累加器电容器1002a的单比特mac输出样本的电荷分成两半。例如，在加法器开关1004a被控制以将累加器电容器1002a与采样器电容器904a选择性地电断开时，模拟加法器可以重置采样器电容器904a。可以控制加法器开关1004a以将累加器电容器1002a和经重置的采样器电容器904a选择性地电连接，从而利用采样器电容器904a来拆分累加器电容器1002a的单比特mac输出样本。可以控制加法器开关1004a以维持成对的采样器电容器904a和累加器电容器1002a的选择性电连接。
127.可以控制加法器开关1006a、1006b、1006c、1006d以将成对的采样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d从最低有效比特到最高有效比特顺序地电连接。例如，可以控制加法器开关1006a以将成对的采样器电容器904a和累加器电容器1002a以及成对的采样器电容器904b和累加器电容器1002b选择性地电连接。当加法器开关1006a被控制用于选择性电连接时，可以控制加法器开关1006b以将成对的采样器电容器904a、904b和累加器电容器1002a、1002b与成对的采样器电容器904c、904d和累加器电容器1002c、1002d选择性地电断开。成对的采样器电容器904a、904b和累加器电容器1002a、1002b可以共享它们的单比特mac输出样本，这可以包括共享成对的采样器电容器904a、904b和累加器电容器1002a、1002b中的每一者的单比特mac输出样本的一半。例如，成对的采样器电容器904a、904b和累加器电容器1002a、1002b可以共享成对的采样器电容器904a和累加器电容器1002a的原始单比特mac输出样本的四分之一(因为单比特mac输出样本先前在累加器电容器1002a和采样器电容器904a之间拆分时被减半)以及成对的采样器电容器904b和累加器电容器1002b的原始单比特mac输出样本的一半。所共享的单比特mac输出样本可以是成对的采样器电容器904b和累加器电容器1002b的新单比特mac输出样本。顺序地，可以控制加法器开关1006b以将成对的采样器电容器904b、904c和累加器电容器1002b、1002c选择性地电连接。当加法器开关1006b被控制用于选择性电连接时，可以控制加法器开关1006a、1006c以将成对的采样器电容器904b、904c和累加器电容器1002b、1002c与成对的采样器电容器904a、904d和累加器电容器1002a、1002d选择性地电断开。成对的采样器电容器904b、904c和累加器电容器1002b、1002c可以共享它们的单比特mac输出样本。例如，成对的采样器电容器904b、904c和累加器电容器1002b、1002c可以共享成对的采样器电容器904b和累加器电容器1002b的新单比特mac输出样本的一半，其可以是成对的采样器电容器904a和累加器电容器1002a的原始单比特mac输出样本的八分之一以及成对的采样器电容器904b和累加器电容器1002b的原始单比特mac输出样本的四分之一以及成对的采样器电容器904c和累加器电容器1002c的原始单比特mac输出样本的一半。类似地，可以顺序地控制加法器开关1006a、1006b、1006c、1006d以将成对的采样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d选择性地电连接和电断开，直到所有成对的采样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d都已经共享它们的单比特mac输出样本。
128.可以控制输出开关1008以经由电传输管道316将成对的采样器电容器904d和累加器电容器1002d选择性地电连接至adc 212。成对的采样器电容器904d和累加器电容器
1002d上的单比特mac输出样本可以是所有成对的采样器电容器904a、904b、904c、904d和累加器电容器1002a、1002b、1002c、1002d的所共享的单比特mac输出样本的组合的加权模拟电压，其可以被输出到电传输总线316和adc 212。电传输总线316上的加权平均模拟电压可以由adc212转换为数字信号。
129.在完成“n”比特激活值和“m”比特权重值的所有比特的乘法和加法之后，多比特mac 1000可以被重置或清除。可以由mac控制器控制清除开关1014a、1014b、1014c、1014d、1016a、1016b、1016c、1016d以将模拟加法器(包括加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d)选择性地电连接至电接地508。可以由mac控制器控制清除开关1010a、1010b、1010c、1010d以将单比特mac 206a、206b、206c、206d选择性地电连接至电接地1012。将多比特mac 1000的组件电连接至电接地508、1012可以将多比特mac 1000中的任何残余电压放电，使得多比特mac 1000可以实现“n”比特激活值和/或“m”比特权重值的不同组合的下一次相乘和相加。
130.图11解说了根据实施例的用于控制多比特mac的方法1100。参考图1-11，方法1100可以在计算设备(例如，图1中的移动计算设备100)中、在处理器(例如，图1中的处理器104、mac控制器124)中执行的软件中、在通用硬件中、在专用硬件(例如，图1-7、图9和图10中的多比特mac 130、200、300、400、500、600、700、900、1000)中，或者在软件配置的处理器和专用硬件的组合(诸如在包括其他单独组件(例如，图1中所解说的存储器106、114)的多比特mac控制系统内执行软件的处理器和各种存储器/高速缓存控制器)中实现。为了涵盖在各个实施例中实现的替换配置，实现方法1100的硬件在本文中被称为“mac设备”。
131.在框1102中，mac设备可以接收激活值的比特的顺序输入。激活值的比特的顺序输入可以包括“n”比特激活值的从最低有效比特到最高有效比特的逐比特输入。
132.在框1104中，mac设备可以对顺序输入的每个比特和权重值的一比特执行乘法和累加运算。mac设备可以将“n”比特激活值的每个比特乘以“m”比特权重值的一比特。mac设备可以按从“n”比特激活值的最低有效比特到最高有效比特的顺序，将“n”比特激活值的每个比特顺序地乘以“m”比特权重值的一比特。在一些实施例中，mac设备可以顺序地将“n”比特激活值的每个比特乘以“m”比特权重值的所有比特。例如，mac设备可以在从最低有效比特到最高有效比特地将“n”比特激活值的每个比特乘以“m”比特权重值的另一比特之前从最低有效比特到最高有效比特地将“n”比特激活值的每个比特乘以“m”比特权重值的一比特。在一些实施例中，mac设备可以并行地将“n”比特激活值的每个比特乘以“m”比特权重值的所有比特。例如，mac设备可以与从最低有效比特到最高有效比特地将“n”比特激活值的每个比特乘以“m”比特权重值的另一比特并发地从最低有效比特到最高有效比特地将“n”比特激活值的每个比特乘以“m”比特权重值的一比特。mac设备可以将每次乘法的结果累加。
133.在框1106中，mac设备可以控制开关(例如，图3-7、9和10中的单比特mac开关304a、304b、304c、304d)以输出乘法和累加结果，其在本文中被称为单比特mac输出。在一些实施例中，单比特mac输出可以个体地包括“n”比特激活值的每个比特与“m”比特权重值的一比特的乘法和累加的结果。在一些实施例中，单比特mac输出可以累加地包括“n”比特激活值的每个比特与“m”比特权重值的一比特的乘法和累加的结果。单比特mac输出可以被格式化为模拟电压信号。mac设备可以控制开关以按各种模式输出单比特mac输出。例如，在一些实
施例中，mac设备可以控制开关以顺序地输出每个单比特mac输出，诸如按在乘法中使用的“n”比特激活值并且随后“m”比特权重值的比特的重要性增加的次序。例如，在一些实施例中，mac设备可以控制开关以将每个单比特mac输出输出一次。作为另一示例，在一些实施例中，mac设备可以控制开关以将每个单比特mac输出输出2q次，其中“q”可以是从最低有效比特(q＝0)到最高有效比特(q＝n-1)的激活值比特的位置。类似地，对于多比特“m”比特权重值，mac设备可以控制开关以将每个单比特mac输出输出2r次，其中“r”可以是从最低有效比特(r＝0)到最高有效比特(r＝m-1)的权重值比特的位置。在一些实施例中，可以花费2
q x 2r个循环来输出所有单比特mac输出。
134.在框1108中，mac设备可以对单比特mac输出进行加权、相加和/或存储。在一些实施例中，mac设备可以按不同次序对单比特mac输出进行加权、相加和/或存储。例如，在一些实施例中，mac设备可以在对单比特mac输出进行相加和存储之前对单比特mac输出进行加权。作为另一示例，在一些实施例中，mac设备可以在对单比特mac输出进行加权之前对单比特mac输出进行相加和存储。作为另一示例，在一些实施例中，mac设备可并发地对单比特mac输出进行加权、相加和存储。作为另一示例，在一些实施例中，mac设备可以按各种组合和次序来重复对单比特mac输出进行加权、相加和/或存储。作为另一示例，在一些实施例中，mac设备可以按不同次序中的任何次序重复地对单比特mac输出进行加权、相加和存储。在一些实施例中，如本文参考图3-7、9和10描述的，mac设备的模拟加法器(例如，图1中的加法器128)可以实现在框1108中对单比特mac输出进行加权、相加和/或存储。在一些实施例中，mac设备可以控制各种开关(例如，图5中的加法器开关504a、504b、504c、图6和图7中的加法器开关604a、604b、图7中的加法器开关702、图9中的加法器开关908a、908b、908c、908d、910a、910b、910c、910d、912a、912b、912c、912d、图10中的加法器开关1004a、1004b、1004c、1004d、1006a、1006b、1006c、1006d)来实现在框1108中对单比特mac输出进行加权、相加和/或存储。在一些实施例中，mac设备的电容器(例如，图3和4中的积分器电容器314、图4中的指定电容器402a、402b、402c、402d、图5中的加法器电容器506a、506b、506c、图6和7中的加法器电容器606a、606b、图9中的加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、906g、906h、图10中的加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d)可以用于实现在框1108中对单比特mac输出进行加权、相加和/或存储。
135.在框1110中，mac设备可以对单比特mac输出取平均。在一些实施例中，对单比特mac输出取平均可以是在框1108中对单比特mac输出进行加权和相加的一部分。在一些实施例中，对单比特mac输出取平均可以包括将多个单比特mac输出组合在至adc(例如，图2-7、9和10中的adc 212)的输出中。在一些实施例中，如本文参考图3-7、9和10描述的，mac设备的模拟加法器可以在框1110中对单比特mac输出取平均。mac设备可以控制各种开关(例如，图9中的加法器开关912a、912b、912c、912d、图10中的加法器开关1004a、1004b、1004c、1004d、1006a、1006b、1006c、1006d)以将多个单比特mac输出组合在至adc的输出中。
136.在框1112中，mac设备可以输出经平均的单比特mac输出，其在本文中也被称为多比特mac输出。mac设备可以向adc输出经平均的单比特mac输出。在一些实施例中，如本文参考图3-7、9和10描述的，mac设备的模拟加法器可以在框1112中输出经平均的单比特mac输出。在一些实施例中，mac设备可以控制各种开关(例如，图5中的加法器开关504a、504b、
504c、图6和7中的加法器开关604a、604b、图7中的加法器开关702、图9中的加法器开关908a、908b、908c、910a、910b、910c、910d、912a、912b、912c、912d、图10中的输出开关1008)以向adc输出经平均的单比特mac输出。
137.在框1114中，mac设备可以清除mac设备的存储。在一些实施例中，如本文参考图3-7、9和10描述的，mac设备的模拟加法器可以在框1114中清除mac设备的存储。在一些实施例中，mac设备可以控制各种开关(例如，图3-7中的清除开关308、308a、308b、图5中的加法器开关504a、504b、504c、图6和7中的加法器开关604a、604b、图7中的加法器开关702、图9中的加法器开关908a、908b、908c、908d、910a、910b、910c、910d、912a、912b、912c、912d、图10中的加法器开关1004a、1004b、1004c、1004d、1006a、1006b、1006c、1006d)以将mac设备的存储(例如，图3和4中的积分器电容器314、图4中的指定电容器402a、402b、402c、402d、图5中的加法器电容器506a、506b、506c、图6和7中的加法器电容器606a、606b、图9中的加法器电容器904a、904b、904c、904d、906a、906b、906c、906d、906e、906f、图10中的加法器电容器904a、904b、904c、904d、1002a、1002b、1002c、1002d)电连接至电接地(例如，图3-7中的电接地310、310a、310b)。将mac设备的存储电连接至电接地可以将存储的电压降低到零伏或接近零伏。
138.各个实施例(包括但不限于上文参照图1-11描述的实施例)可以在包括移动计算设备的各种各样的计算系统中实现，在图12中解说适于与各个实施例一起使用的移动计算设备的示例。移动计算设备1200可包括处理器1202，该处理器1202耦合到触摸屏控制器1204和内部存储器606。处理器1202可以是被指定用于一般或特定处理任务的一个或多个多核集成电路。内部存储器1206可以是易失性或非易失性存储器，并且还可以是安全和/或加密的存储器、或者不安全和/或未加密存储器，或其任何组合。可被利用的存储器类型的示例包括但不限于ddr、lpddr、gddr、wideio、ram、sram、dram、p-ram、r-ram、m-ram、stt-ram以及嵌入式dram。触摸屏控制器1204和处理器1202还可被耦合到触摸屏面板1212，诸如电阻式传感触摸屏、电容式传感触摸屏、红外传感触摸屏等。附加地，移动计算设备1200的显示器无需具有触摸屏能力。
139.移动计算设备1200可具有彼此耦合和/或耦合至处理器1202的一个或多个无线电信号收发机1208(例如，peanut、蓝牙、zigbee、wi-fi、rf无线电)以及天线1210以用于发送和接收通信。收发机1208和天线1210可与以上提及的电路系统一起使用以实现各种无线传输协议栈和接口。移动计算设备1200可包括蜂窝网络无线调制解调器芯片1216，该芯片实现经由蜂窝网络的通信并且耦合到处理器。
140.移动计算设备1200可包括耦合到处理器1202的外围设备连接接口1218。外围设备连接接口1218可被单独地配置成接纳一种类型的连接，或者可被配置成接纳共用的或专有的各种类型的物理和通信连接，诸如通用串行总线(usb)、火线(firewire)、雷电(thunderbolt)或pcie。外围设备连接接口1218还可耦合到类似地配置的外围设备连接端口(未示出)。
141.移动计算设备1200还可包括用于提供音频输出的扬声器1214。移动计算设备1200还可包括用于容纳本文所描述的组件中的全部或一些组件的外壳1220，该外壳由塑料、金属或各材料的组合来构造。移动计算设备1200可包括耦合到处理器1202的电源1222，诸如一次性或可再充电电池。可再充电电池还可耦合到外围设备连接端口以从移动计算设备
1200外部的源接收充电电流。移动计算设备1200还可包括用于接收用户输入的物理按钮1224。移动计算设备1200还可包括用于开启和关闭移动计算设备1200的电源按钮1226。
142.各个实施例(包括但不限于以上参照图1-11描述的实施例)可以被实现在各种各样的计算系统中，包括膝上型计算机1300，其示例在图13中解说。许多膝上型计算机包括触摸板触摸表面1317，其用作计算机的定点设备，并且因此可以接收与在配备有触摸屏显示器并且如上所描述的计算设备上实现的那些手势类似的拖动、滚动和轻击手势。膝上型计算机1300将通常包括耦合到易失性存储器1312和大容量非易失性存储器(诸如闪存的硬盘驱动器1313)的处理器1311。另外，计算机1300可具有用于发送和接收电磁辐射、可连接到无线数据链路的一个或多个天线1308和/或耦合到处理器1311的蜂窝电话收发机1316。计算机1300还可包括耦合到处理器1311的软盘驱动器1314和压缩碟(cd)驱动器1315。在笔记本配置中，计算机外壳包括均耦合到处理器1311的触摸板1317、键盘1318、和显示器1319。计算设备的其他配置可包括如众所周知地耦合到处理器(例如，经由usb输入)的计算机鼠标或轨迹球，这也可结合各个实施例来使用。
143.各个实施例(包括但不限于上文参照图1-11描述的各实施例)也可以在固定的计算系统(诸如各种商业上可得的服务器中的任何一种服务器)中实现。图14中解说了示例服务器1400。此类服务器1400通常包括耦合到易失性存储器1402和大容量非易失性存储器(诸如磁盘驱动器1404)的一个或多个多核处理器组装件1401。如图14中所解说的，多核处理器组装件1401可通过将它们插入到组装件的机架中而添加到服务器1400。服务器1400还可包括耦合到处理器1406的软盘驱动器、压缩碟(cd)或数字多用碟(dvd)碟驱动器1401。服务器1400还可以包括耦合到多核处理器组装件1401的网络接入端口1403以用于建立与网络1405的网络接口连接，诸如耦合到其他广播系统计算机和服务器的局域网络、因特网、公共交换电话网和/或蜂窝数据网络(例如，cdma、tdma、gsm、pcs、3g、4g、lte或任何其他类型的蜂窝数据网络)。
144.下文中描述了进一步实施例以促进对本发明的理解。
145.示例1：一种多比特乘加器(mac)，所述乘加器包括具有第一加法器电容器的模拟加法器，其中所述第一加法器电容器被配置成通过以下操作将多个单比特mac输出相加：从多个单比特mac接收所述多个单比特mac输出；以及存储所述多个单比特mac输出；并且其中所述模拟加法器被配置成基于所存储的多个单比特mac输出的相加来输出多比特mac输出。
146.示例2：如示例1的多比特mac，其中所述多个单比特mac各自被配置成：将第一多比特值的各比特与第二多比特值的不同单个比特顺序地相乘，其中所述第一多比特值和所述第二多比特值由数字电压表示；以及将这些乘法的结果累加以生成所述多个单比特mac输出，其中所述多个单比特mac输出是模拟电压。
147.示例3：如示例1或2中任一项的多比特mac，进一步包括多个单比特mac开关，其中所述多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接；其中：所述第一加法器电容器被配置成使得从多个单比特mac接收所述多个单比特mac输出包括响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；并且所述模拟加法器进一步包括具有输入端和输出端的运算放大器，其中所述第一加法器电容器电
连接在所述输入端和所述输出端之间，并且所述运算放大器被配置成：在所述输入端接收所述多个单比特mac输出；将所述多个单比特mac输出相加从而产生所述多个单比特mac输出的加权平均值，其中所述模拟加法器被配置成使得：将多个单比特mac输出相加包括将所述多个单比特mac输出相加从而产生所述多个单比特mac输出的所述加权平均值；以及存储所述多个单比特mac输出包括存储所述多个单比特mac输出的所述加权平均值；以及将所述多个单比特mac输出的所述加权平均值作为模拟电压输出到模数转换器，其中所述模拟加法器被配置成使得输出多比特mac输出包括输出所述多个单比特mac输出的所述加权平均值。
148.示例4：如示例1、2或3中任一项的多比特mac，其中所述模拟加法器进一步包括：多个指定电容器，其中所述多个指定电容器中的第一指定电容器电连接在所述第一单比特mac开关和所述第一加法器电容器之间，并且所述第一指定电容器具有2r的电容器额定值，其中r是在产生所述第一单比特mac输出时使用的乘以激活值的各比特的比特在权重值中的位置并且所述第一指定电容器被配置成：接收所述第一单比特mac输出；对所述第一单比特mac输出进行加权；以及输出经加权的第一单比特mac输出，其中所述运算放大器被进一步配置成使得：接收所述多个单比特mac输出包括接收所述经加权的第一单比特mac输出；以及将所述多个单比特mac输出相加包括将所述经加权的第一单比特mac输出相加。
149.示例5：如示例1或2中任一项的多比特mac，进一步包括多个单比特mac开关，其中所述多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接；并且其中所述模拟加法器进一步包括：包括与所述第一单比特mac相关联的所述第一加法器电容器在内的多个加法器电容器，其中所述第一加法器电容器具有2r的电容器额定值，其中r是在由所述第一单比特mac产生所述第一单比特mac输出时使用的乘以激活值的各比特的比特在权重值中的位置，其中所述第一加法器电容器被配置成使得从多个单比特mac接收所述多个单比特mac输出包括响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；并且所述第一加法器电容器被进一步配置成：对所述第一单比特mac输出进行加权，其中所述模拟加法器被配置成使得存储所述多个单比特mac输出包括存储经加权的第一单比特mac输出；以及输出所述经加权的第一单比特mac输出；以及多个加法器开关，所述多个加法器开关包括与所述第一加法器电容器相关联的第一加法器开关，并且其中所述第一加法器开关被配置成：在所述控制设备的控制下经由所述第一单比特mac开关将所述第一加法器电容器选择性地电连接至所述第一单比特mac；以及在所述控制设备的控制下与所述多个加法器开关中的第二加法器开关将所述多个加法器电容器中的第二加法器电容器选择性地电连接至电传输总线并发地将所述第一加法器电容器选择性地电连接至所述电传输总线，从而从所述第一加法器电容器输出所述经加权的第一单比特mac输出，并且产生包括所述经加权的第一单比特mac输出在内的多个经加权单比特mac输出的加权平均值；并且其中所述模拟加法器被配置成使得输出多比特mac输出包括输出所述多个经加权单比特mac输出的所述加权平均值。
150.示例6：如示例5的多比特mac，进一步包括电连接在所述多个单比特mac开关和所述多个加法器开关之间的缓冲器。
151.示例7：如示例1或2中任一者的多比特mac，进一步包括：多个单比特mac开关，其中所述多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接；并且其中所述第一加法器电容器被配置成使得从多个单比特mac接收所述多个单比特mac输出包括响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出，所述模拟加法器进一步包括：多个加法器开关，其包括所述多个加法器开关中与所述第一加法器电容器相关联的第一加法器开关；以及第二加法器电容器，其中所述第二加法器电容器与所述多个加法器开关中的第二加法器开关相关联，所述第一加法器电容器和所述第二加法器电容器具有相同的电容额定值，并且其中：所述第一加法器开关被配置成：在所述控制设备的控制下经由所述多个单比特mac开关将所述第一加法器电容器选择性地电连接至所述多个单比特mac；以及在所述控制设备的控制下将所述第一加法器电容器选择性地电连接至电传输总线；所述第二加法器开关被配置成：在所述控制设备的控制下与所述第一加法器电容器并发地将所述第二加法器电容器选择性地电连接至所述电传输总线从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述多个单比特mac输出；以及将所述第二加法器电容器选择性地电连接至模数转换器从而输出所共享的多个单比特mac输出；并且所述模拟加法器被配置成使得输出多比特mac输出包括输出所共享的多个单比特mac输出。
152.示例8：如示例7的多比特mac，其中所述模拟加法器进一步包括电连接在所述多个单比特mac开关和所述多个加法器开关之间的缓冲器。
153.示例9：如示例1或2中任一者的多比特mac，进一步包括：多个单比特mac开关，其中所述多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接；并且其中所述第一加法器电容器被配置成使得从多个单比特mac接收所述多个单比特mac输出包括响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；所述模拟加法器进一步包括：第二加法器电容器，其中所述第一加法器电容器和所述第二加法器电容器具有相同的电容额定值；以及加法器开关，其被配置成在所述控制设备的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述多个单比特mac输出，其中所述第二加法器电容器被配置成向模数转换器输出所共享的多个单比特mac输出，其中所述模拟加法器被配置成使得输出多比特mac输出包括输出所共享的多个单比特mac输出。
154.进一步的示例包括执行在示例1、2、3、4、5、6、7、8或9中概述的设备功能的操作的方法。进一步的示例包括一种多比特mac，其具有用于执行在示例1、2、3、4、5、6、7、8或9中概述的设备功能中的任何设备功能的功能的单元。
155.示例10：一种多比特乘加器(mac)，所述多比特乘加器包括模拟加法器，其具有：多个加法器电容器，所述多个加法器电容器包括第一加法器电容器；以及多个单比特mac开关，所述多个单比特mac开关包括第一单比特mac开关，所述第一单比特mac开关被配置成在控制设备的控制下将多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性
地电连接；其中所述第一加法器电容器被配置成通过以下操作将第一多个单比特mac输出相加：响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述第一多个单比特mac输出；以及存储所述第一多个单比特mac输出；并且其中所述模拟加法器被配置成基于所存储的第一多个单比特mac输出的相加来输出多比特mac输出。
156.示例11：如示例10的多比特mac，其中：所述多个加法器电容器进一步包括第二加法器电容器和第三加法器电容器，其中成对的所述第二加法器电容器和所述第三加法器电容器的累积电容额定值与所述第一加法器电容器的电容额定值相同；并且所述模拟加法器进一步包括多个加法器开关，所述多个加法器开关包括：第一加法器开关，其被配置成在所述控制设备的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出，第二加法器开关，其被配置成在所述控制设备的控制下将所述第二加法器电容器和所述第三加法器电容器选择性地电连接，从而在所述第二加法器电容器和所述第三加法器电容器之间共享所共享的第一多个单比特mac输出，其中所述第三加法器电容器被配置成对所共享的第一多个单比特mac输出进行加权；以及第三加法器开关，其被配置成在所述控制设备的控制下经由电传输总线将所述第三加法器电容器选择性地电连接至模数转换器从而与所述多个加法器电容器中的另一第三加法器电容器经由所述电传输总线向所述模数转换器输出经加权的所共享的第二多个单比特mac输出并发地向所述模数转换器输出经加权的所共享的第一多个单比特mac输出，从而将所述经加权的所共享的第一多个单比特mac输出和所述经加权的所共享的第二多个单比特mac输出组合成所共享的多个单比特mac输出的加权平均值；并且所述模拟加法器被配置成使得输出多比特mac输出包括输出所共享的多个单比特mac输出的所述加权平均值。
157.示例12：如示例10的多比特mac，其中：所述多个加法器电容器进一步包括第二加法器电容器；并且所述模拟加法器进一步包括多个加法器开关，所述多个加法器开关包括：第一加法器开关，其被配置成在所述控制设备的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出；以及第二加法器开关，其被配置成在所述控制设备的控制下经由电传输总线将所述第二加法器电容器选择性地电连接至另一第二加法器电容器。
158.示例13：如示例12的多比特mac，其中：所述第一加法器开关被配置成使得在所述控制设备的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出包括将所述第一多个单比特mac输出针对所述第一加法器电容器和所述第二加法器电容器中的每一者分为两半；所述模拟加法器被进一步配置成将所述第一加法器电容器的所述第一多个单比特mac输出的一半清除掉；并且所述第一加法器开关被进一步配置成在所述控制设备的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接以在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出的所述一半，从而将所述第一多个单比特mac输出的所述一半针对所述第一加法器电容器和所述第二加法器电容器中的每一者分为两半以产生所述第一多个单比特mac的多个四分
之一。
159.示例14.如示例12或13中任一项的多比特mac，其中所述多个加法器开关进一步包括另一第一加法器开关，其中所述另一第一加法器开关被配置成在所述第二加法器开关将所述第二加法器电容器和所述另一第二加法器电容器选择性地电连接时，在所述控制设备的控制下将另一第一加法器电容器和所述另一第二加法器电容器选择性地电连接。
160.示例15.如示例12或13中任一项的多比特mac，其中所述多个加法器开关进一步包括另一第一加法器开关，其中所述另一第一加法器开关被配置成在所述第二加法器开关将所述第二加法器电容器和所述另一第二加法器电容器选择性地电连接时，在所述控制设备的控制下将另一第一加法器电容器和所述另一第二加法器电容器选择性地电断开。
161.进一步的示例包括执行在示例10、11、12、13、14或15中概述的设备功能的操作的方法。进一步的示例包括多比特mac，其具有用于执行任何示例中概括的任何设备功能的功能的装置。
162.用于在可编程处理器上执行以执行各个实施例的操作的计算机程序代码或“程序代码”可用高级编程语言(诸如c、c++、c#、smalltalk、java、javascript、visual basic)、结构化查询语言(例如transact-sql)、perl、或以各种其他编程语言来编写。如本技术中所使用的存储在计算机可读存储介质上的程序代码或程序可指其格式能被处理器理解的机器语言码(诸如，对象码)。
163.前述方法描述和过程流程图仅作为解说性示例而提供，且并非旨在要求或暗示各个实施例的操作必须按所给出的次序来执行。如本领域技术人员将领会的，前述各实施例中的操作次序可按任何次序来执行。诸如“其后”、“然后”、“接着”等的措辞并非旨在限定操作的次序；这些措辞仅是简单地用以指引读者遍历方法的描述。此外，对单数形式的权利要求元素的任何引述(例如使用冠词“一”、“某”或“该”的引述)不应解释为将该元素限定为单数。
164.结合各个实施例来描述的各种解说性逻辑框、模块、电路、和算法操作可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路和操作在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离权利要求的范围。
165.用于实现结合本文所公开的实施例描述的各种解说性逻辑、逻辑框、模块、以及电路的硬件可用设计成执行本文所描述的功能的通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如，dsp与微处理器的组合、多个微处理器、与dsp核心协同的一个或多个微处理器、或任何其他此类配置。替换地，一些操作或方法可由专用于给定功能的电路系统来执行。
166.在一个或多个实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则各功能可作为一条或多条指令或代码存储在非瞬态计算机可读
介质或非瞬态处理器可读介质上。本文所公开的方法或算法的操作可在处理器可执行软件模块中实施，该处理器可执行软件模块可驻留在非瞬态计算机可读或处理器可读存储介质上。非瞬态计算机可读或处理器可读存储介质可以是能被计算机或处理器访问的任何存储介质。作为示例而非限定，此类非瞬态计算机可读或处理器可读介质可包括ram、rom、eeprom、闪存、cd-rom或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其他介质。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(cd)、激光碟、光碟、数字多用碟(dvd)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据而碟(disc)用激光以光学方式再现数据。以上的组合也被包括在非瞬态计算机可读和处理器可读介质的范围内。附加地，方法或算法的操作可作为一条代码和/或指令或者任何代码和/或指令组合或集合而驻留在可被纳入计算机程序产品中的非瞬态处理器可读介质和/或计算机可读介质上。
167.提供所公开的实施例的先前描述是为了使本领域任何技术人员皆能制作或使用本权利要求。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文所定义的普适原理可被应用于其他实施例和实现而不会脱离各权利要求的范围。由此，本公开并非旨在被限定于本文中所描述的实施例和实现，而是应被授予与所附权利要求以及本文所公开的原理和新颖特征一致的最广义的范围。

技术特征：
1.一种多比特乘加器(mac)，包括具有第一加法器电容器的模拟加法器，其中所述第一加法器电容器被配置成通过以下操作将多个单比特mac输出相加：从多个单比特mac接收所述多个单比特mac输出；以及存储所述多个单比特mac输出；并且其中所述模拟加法器被配置成基于所存储的多个单比特mac输出的相加来输出多比特mac输出。2.如权利要求1所述的多比特mac，其中所述多个单比特mac各自被配置成：顺序地将第一多比特值的各个比特与第二多比特值的不同单个比特相乘，其中所述第一多比特值和所述第二多比特值由数字电压表示；以及将所述相乘的结果累加以生成所述多个单比特mac输出，其中所述多个单比特mac输出是模拟电压。3.如权利要求1所述的多比特mac，进一步包括多个单比特mac开关，其中所述多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接；并且其中：所述第一加法器电容器被配置成使得从多个单比特mac接收所述多个单比特mac输出包括响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；并且所述模拟加法器进一步包括具有输入端和输出端的运算放大器，其中所述第一加法器电容器电连接在所述输入端和所述输出端之间，并且所述运算放大器被配置成：在所述输入端接收所述多个单比特mac输出；将所述多个单比特mac输出相加从而产生所述多个单比特mac输出的加权平均值，其中所述模拟加法器被配置成使得：将多个单比特mac输出相加包括将所述多个单比特mac输出相加从而产生所述多个单比特mac输出的所述加权平均值，并且存储所述多个单比特mac输出包括存储所述多个单比特mac输出的所述加权平均值；以及将所述多个单比特mac输出的所述加权平均值作为模拟电压输出到模数转换器，其中所述模拟加法器被配置成使得输出多比特mac输出包括输出所述多个单比特mac输出的所述加权平均值。4.如权利要求3所述的多比特mac，其中所述模拟加法器进一步包括：多个指定电容器，其中所述多个指定电容器中的第一指定电容器电连接在所述第一单比特mac开关和所述第一加法器电容器之间，并且所述第一指定电容器具有2
r
的电容器额定值，其中r是在产生所述第一单比特mac输出时使用的乘以激活值的各比特的比特在权重值中的位置，并且所述第一指定电容器被配置成：接收所述第一单比特mac输出；对所述第一单比特mac输出进行加权；以及输出经加权的第一单比特mac输出，其中所述运算放大器被进一步配置成使得：
接收所述多个单比特mac输出包括接收所述经加权的第一单比特mac输出；以及将所述多个单比特mac输出相加包括将所述经加权的第一单比特mac输出相加。5.如权利要求1所述的多比特mac，进一步包括多个单比特mac开关，其中所述多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接；并且其中所述模拟加法器进一步包括：包括与所述第一单比特mac相关联的所述第一加法器电容器在内的多个加法器电容器，其中所述第一加法器电容器具有2
r
的电容器额定值，其中r是在由所述第一单比特mac产生所述第一单比特mac输出时使用的乘以激活值的各比特的比特在权重值中的位置，其中所述第一加法器电容器被配置成使得从多个单比特mac接收所述多个单比特mac输出包括响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；并且所述第一加法器电容器被进一步配置成：对所述第一单比特mac输出进行加权，其中所述模拟加法器被配置成使得存储所述多个单比特mac输出包括存储经加权的第一单比特mac输出；以及输出所述经加权的第一单比特mac输出；以及多个加法器开关，所述多个加法器开关包括与所述第一加法器电容器相关联的第一加法器开关，并且其中所述第一加法器开关被配置成：在所述控制设备的控制下经由所述第一单比特mac开关将所述第一加法器电容器选择性地电连接至所述第一单比特mac；以及在所述控制设备的控制下与所述多个加法器开关中的第二加法器开关将所述多个加法器电容器中的第二加法器电容器选择性地电连接至电传输总线并发地将所述第一加法器电容器选择性地电连接至所述电传输总线，从而从所述第一加法器电容器输出所述经加权的第一单比特mac输出，并且产生包括所述经加权的第一单比特mac输出在内的多个经加权单比特mac输出的加权平均值；并且其中所述模拟加法器被配置成使得输出多比特mac输出包括输出所述多个经加权单比特mac输出的所述加权平均值。6.如权利要求5所述的多比特mac，进一步包括电连接在所述多个单比特mac开关和所述多个加法器开关之间的缓冲器。7.如权利要求1所述的多比特mac，进一步包括多个单比特mac开关，其中所述多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接；并且其中：所述第一加法器电容器被配置成使得从多个单比特mac接收所述多个单比特mac输出包括响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；所述模拟加法器进一步包括：
多个加法器开关，其包括所述多个加法器开关中与所述第一加法器电容器相关联的第一加法器开关；以及第二加法器电容器，其中所述第二加法器电容器与所述多个加法器开关中的第二加法器开关相关联，所述第一加法器电容器和所述第二加法器电容器具有相同的电容额定值，并且其中：所述第一加法器开关被配置成：在所述控制设备的控制下经由所述多个单比特mac开关将所述第一加法器电容器选择性地电连接至所述多个单比特mac；以及在所述控制设备的控制下将所述第一加法器电容器选择性地电连接至电传输总线；所述第二加法器开关被配置成：在所述控制设备的控制下与所述第一加法器电容器并发地将所述第二加法器电容器选择性地电连接至所述电传输总线从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述多个单比特mac输出；以及将所述第二加法器电容器选择性地电连接至模数转换器从而输出所共享的多个单比特mac输出；并且所述模拟加法器被配置成使得输出多比特mac输出包括输出所共享的多个单比特mac输出。8.如权利要求7所述的多比特mac，其中所述模拟加法器进一步包括电连接在所述多个单比特mac开关和所述多个加法器开关之间的缓冲器。9.如权利要求1所述的多比特mac，进一步包括多个单比特mac开关，其中所述多个单比特mac开关中的第一单比特mac开关被配置成在控制设备的控制下将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接；并且其中：所述第一加法器电容器被配置成使得从多个单比特mac接收所述多个单比特mac输出包括响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；所述模拟加法器进一步包括：第二加法器电容器，其中所述第一加法器电容器和所述第二加法器电容器具有相同的电容额定值；以及加法器开关，其被配置成在所述控制设备的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述多个单比特mac输出，其中所述第二加法器电容器被配置成向模数转换器输出所共享的多个单比特mac输出，其中所述模拟加法器被配置成使得输出多比特mac输出包括输出所共享的多个单比特mac输出。10.一种多比特乘法和累加的方法，包括：通过模拟加法器的第一加法器电容器经由以下操作来将多个单比特乘加器(mac)输出相加：
从多个单比特mac接收所述多个单比特mac输出；以及存储所述多个单比特mac输出；以及基于通过所述模拟加法器对所存储的多个单比特mac输出的相加来输出多比特mac输出。11.如权利要求10所述的方法，进一步包括：顺序地将第一多比特值的各个比特与第二多比特值的不同单个比特相乘，其中所述第一多比特值和所述第二多比特值由数字电压表示；以及将所述相乘的结果累加以生成所述多个单比特mac输出，其中所述多个单比特mac输出是模拟电压。12.如权利要求10所述的方法，进一步包括：通过第一单比特mac开关将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接，其中从多个单比特mac接收所述多个单比特mac输出包括响应于将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；在所述模拟加法器的运算放大器的输入端接收所述多个单比特mac输出；将所述多个单比特mac输出相加从而产生所述多个单比特mac输出的加权平均值，其中：将多个单比特mac输出相加包括将所述多个单比特mac输出相加从而产生所述多个单比特mac输出的所述加权平均值，以及存储所述多个单比特mac输出包括存储所述多个单比特mac输出的所述加权平均值；以及将所述多个单比特mac输出的所述加权平均值作为模拟电压输出到模数转换器，其中输出多比特mac输出包括输出所述多个单比特mac输出的所述加权平均值。13.如权利要求12所述的方法，进一步包括：通过所述模拟加法器的第一指定电容器接收所述第一单比特mac输出，其中所述第一指定电容器具有2
r
的电容器额定值，其中r是在产生所述第一单比特mac输出时使用的乘以激活值的各比特的比特在权重值中的位置；通过所述第一指定电容器对所述第一单比特mac输出进行加权；以及通过所述第一指定电容器输出经加权的第一单比特mac输出；其中：接收所述多个单比特mac输出包括接收所述经加权的第一单比特mac输出；以及将所述多个单比特mac输出相加包括将所述经加权的第一单比特mac输出相加。14.如权利要求10所述的方法，进一步包括：通过第一单比特mac开关将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接，其中从多个单比特mac接收所述多个单比特mac输出包括响应于将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；
通过第一加法器开关经由所述第一单比特mac开关来将所述第一加法器电容器选择性地电连接至所述第一单比特mac；通过所述第一加法器电容器对所述第一单比特mac输出进行加权；其中所述第一加法器电容器具有2
r
的电容器额定值，其中r是在由所述第一单比特mac产生所述第一单比特mac输出时使用的乘以激活值的各比特的比特在权重值中的位置；以及存储所述多个单比特mac输出包括存储经加权的第一单比特mac输出；通过所述第一加法器电容器输出所述经加权的第一单比特mac输出；以及与第二加法器开关将第二加法器电容器选择性地电连接至电传输总线并发地将所述第一加法器电容器选择性地电连接至所述电传输总线，从而通过所述第一加法器电容器向所述电传输总线输出所述经加权的第一单比特mac输出，并且产生包括所述经加权的第一单比特mac输出在内的多个经加权单比特mac输出的加权平均值；其中输出多比特mac输出包括输出所述多个经加权单比特mac输出的所述加权平均值。15.如权利要求14所述的方法，进一步包括电连接在所述第一单比特mac开关和所述第一加法器开关之间的缓冲器。16.如权利要求10所述的方法，进一步包括：通过第一单比特mac开关将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接，其中从多个单比特mac接收所述多个单比特mac输出包括响应于将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；通过所述模拟加法器的第一加法器开关经由包括所述第一单比特mac开关在内的多个单比特mac开关来将所述第一加法器电容器选择性地电连接至所述多个单比特mac；通过所述第一加法器开关将所述第一加法器电容器选择性地电连接至电传输总线；与所述第一加法器电容器并发地通过第二加法器开关将第二加法器电容器选择性地电连接至所述电传输总线，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述多个单比特mac输出，其中所述第一加法器电容器和所述第二加法器电容器具有相同的电容额定值；以及将所述第二加法器电容器选择性地电连接至模数转换器从而输出所共享的多个单比特mac输出；其中输出多比特mac输出包括输出所共享的多个单比特mac输出。17.如权利要求16所述的方法，进一步包括电连接在所述多个单比特mac开关和所述第一加法器开关之间的缓冲器。18.如权利要求10所述的方法，进一步包括：通过第一单比特mac开关将所述多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接，其中从多个单比特mac接收所述多个单比特mac输出包括响应于将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述多个单比特mac输出中的第一单比特mac输出；通过加法器开关将所述第一加法器电容器和第二加法器电容器选择性地电连接，从而
在所述第一加法器电容器和所述第二加法器电容器之间共享所述多个单比特mac输出，其中所述第一加法器电容器和所述第二加法器电容器具有相同的电容额定值；以及从所述第二加法器电容器向模数转换器输出所共享的多个单比特mac输出；其中输出多比特mac输出包括输出所共享的多个单比特mac输出。19.一种多比特乘加器(mac)，包括具有以下各项的模拟加法器：多个加法器电容器，所述多个加法器电容器包括第一加法器电容器；以及多个单比特mac开关，所述多个单比特mac开关包括第一单比特mac开关，所述第一单比特mac开关被配置成在控制设备的控制下将多个单比特mac中的第一单比特mac和所述第一加法器电容器选择性地电连接；其中所述第一加法器电容器被配置成通过以下操作将第一多个单比特mac输出相加：响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述第一多个单比特mac输出；以及存储所述第一多个单比特mac输出；并且其中所述模拟加法器被配置成基于所存储的第一多个单比特mac输出的相加来输出多比特mac输出。20.如权利要求19所述的多比特mac，其中：所述多个加法器电容器进一步包括第二加法器电容器和第三加法器电容器，其中成对的所述第二加法器电容器和所述第三加法器电容器的累积电容额定值与所述第一加法器电容器的电容额定值相同；并且所述模拟加法器进一步包括多个加法器开关，所述多个加法器开关包括：第一加法器开关，其被配置成在所述控制设备的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出，第二加法器开关，其被配置成在所述控制设备的控制下将所述第二加法器电容器和所述第三加法器电容器选择性地电连接，从而在所述第二加法器电容器和所述第三加法器电容器之间共享所共享的第一多个单比特mac输出，其中所述第三加法器电容器被配置成对所共享的第一多个单比特mac输出进行加权；以及第三加法器开关，其被配置成在所述控制设备的控制下经由电传输总线将所述第三加法器电容器选择性地电连接至模数转换器，从而与所述多个加法器电容器中的另一第三加法器电容器经由所述电传输总线向所述模数转换器输出经加权的所共享的第二多个单比特mac输出并发地向所述模数转换器输出经加权的所共享的第一多个单比特mac输出，从而将所述经加权的所共享的第一多个单比特mac输出和所述经加权的所共享的第二多个单比特mac输出组合成所共享的多个单比特mac输出的加权平均值；并且所述模拟加法器被配置成使得输出多比特mac输出包括输出所共享的多个单比特mac输出的所述加权平均值。21.如权利要求19所述的多比特mac，其中：所述多个加法器电容器进一步包括第二加法器电容器；并且所述模拟加法器进一步包括多个加法器开关，所述多个加法器开关包括：第一加法器开关，其被配置成在所述控制设备的控制下将所述第一加法器电容器和所
述第二加法器电容器选择性地电连接，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出；以及第二加法器开关，其被配置成在所述控制设备的控制下经由电传输总线将所述第二加法器电容器选择性地电连接至另一第二加法器电容器。22.如权利要求21所述的多比特mac，其中：所述第一加法器开关被配置成使得在所述控制设备的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出包括：将所述第一多个单比特mac输出针对所述第一加法器电容器和所述第二加法器电容器中的每一者分为两半；所述模拟加法器被进一步配置成将所述第一加法器电容器的所述第一多个单比特mac输出的一半清除掉；并且所述第一加法器开关被进一步配置成在所述控制设备的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接以在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出的所述一半，从而将所述第一多个单比特mac输出的所述一半针对所述第一加法器电容器和所述第二加法器电容器中的每一者分为两半以产生所述第一多个单比特mac的多个四分之一。23.如权利要求21所述的多比特mac，其中所述多个加法器开关进一步包括另一第一加法器开关，其中所述另一第一加法器开关被配置成在所述第二加法器开关将所述第二加法器电容器和所述另一第二加法器电容器选择性地电连接时，在所述控制设备的控制下将另一第一加法器电容器和所述另一第二加法器电容器选择性地电连接。24.如权利要求21所述的多比特mac，其中所述多个加法器开关进一步包括另一第一加法器开关，其中所述另一第一加法器开关被配置成在所述第二加法器开关将所述第二加法器电容器和所述另一第二加法器电容器选择性地电连接时，在所述控制设备的控制下将另一第一加法器电容器和所述另一第二加法器电容器选择性地电断开。25.一种多比特乘法和累加的方法，包括：通过多个单比特乘加器(mac)开关中的第一单比特mac开关将多个单比特mac中的第一单比特mac和多个加法器电容器中的第一加法器电容器选择性地电连接；通过以下操作来将第一多个单比特mac输出相加：响应于所述第一单比特mac开关将所述第一单比特mac和所述第一加法器电容器选择性地电连接而从所述第一单比特mac接收所述第一多个单比特mac输出；以及存储所述第一多个单比特mac输出；以及基于所存储的第一多个单比特mac输出的相加来输出多比特mac输出。26.如权利要求25所述的方法，进一步包括：通过多个加法器开关中的第一加法器开关将所述第一加法器电容器和所述多个加法器电容器中的第二加法器电容器选择性地电连接，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出；通过所述多个加法器开关中的第二加法器开关将所述第二加法器电容器和所述多个加法器电容器中的第三加法器电容器选择性地电连接，从而在所述第二加法器电容器和所述第三加法器电容器之间共享所共享的第一多个单比特mac输出，其中成对的所述第二加
法器电容器和所述第三加法器电容器的累积电容额定值与所述第一加法器电容器的电容额定值相同；通过所述第三加法器电容器对所共享的第一多个单比特mac输出进行加权；以及通过所述多个加法器开关中的第三加法器开关经由电传输总线将所述第三加法器电容器选择性地电连接至模数转换器，从而与所述多个加法器电容器中的另一第三加法器电容器经由所述电传输总线向所述模数转换器输出经加权的所共享的第二多个单比特mac输出并发地向所述模数转换器输出经加权的所共享的第一多个单比特mac输出，从而将所述经加权的所共享的第一多个单比特mac输出和所述经加权的所共享的第二多个单比特mac输出组合成所共享的多个单比特mac输出的加权平均值，其中输出多比特mac输出包括输出所共享的多个单比特mac输出的所述加权平均值。27.如权利要求25所述的方法，进一步包括：通过多个加法器开关中的第一加法器开关将所述第一加法器电容器和所述多个加法器电容器中的第二加法器电容器选择性地电连接，从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出；以及通过所述多个加法器开关中的第二加法器开关经由电传输总线将所述第二加法器电容器选择性地电连接至所述多个加法器电容器中的另一第二加法器电容器。28.如权利要求27所述的方法，其中将所述第一加法器电容器和所述第二加法器电容器选择性地电连接从而在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出包括：将所述第一多个单比特mac输出针对所述第一加法器电容器和所述第二加法器电容器中的每一者分为两半，所述方法进一步包括：将所述第一加法器电容器的所述第一多个单比特mac输出的一半清除掉；以及在所述第一加法器开关的控制下将所述第一加法器电容器和所述第二加法器电容器选择性地电连接以在所述第一加法器电容器和所述第二加法器电容器之间共享所述第一多个单比特mac输出的所述一半，从而将所述第一多个单比特mac输出的所述一半针对所述第一加法器电容器和所述第二加法器电容器中的每一者分为两半以产生所述第一多个单比特mac的多个四分之一。29.如权利要求27所述的方法，进一步包括：在所述第二加法器开关将所述第二加法器电容器和所述另一第二加法器电容器选择性地电连接时，通过所述多个加法器开关中的另一第一加法器开关将所述多个加法器电容器中的另一第一加法器电容器和所述另一第二加法器电容器选择性地电连接。30.如权利要求27所述的方法，进一步包括：在所述第二加法器开关将所述第二加法器电容器和所述另一第二加法器电容器选择性地电连接时，通过所述多个加法器开关中的另一第一加法器开关将所述多个加法器电容器中的另一第一加法器电容器和所述另一第二加法器电容器选择性地电断开。

技术总结
各个实施例包括用于多比特乘加器(MAC)的设备和方法。一些实施例可以包括具有第一加法器电容器的模拟加法器。该第一加法器电容器可以经由以下操作来将多个单比特MAC输出相加：从多个单比特MAC接收该多个单比特MAC输出；以及存储该多个单比特MAC输出。在一些实施例中，该模拟加法器可基于所存储的多个单比特MAC输出的相加来输出多比特MAC输出。出的相加来输出多比特MAC输出。出的相加来输出多比特MAC输出。


技术研发人员：S
受保护的技术使用者：高通股份有限公司
技术研发日：2022.03.09
技术公布日：2023/10/20