一种垂直型半导体器件及其制备方法与流程

1.本发明涉及半导体技术领域，特别地涉及一种垂直型半导体器件及其制备方法。


背景技术：

2.ⅲ‑ⅴ
族化合物是重要的半导体材料，例如aln、gan、inn、alp、gaas及这些材料的化合物，如algan、ingan、alingan等。由于
ⅲ‑ⅴ
族化合物具有直接带隙、宽禁带、高击穿电场强度等优点，以gan为代表的
ⅲ‑ⅴ
族化合物半导体广泛应用在发光器件、电力电子、射频器件等领域。另一方面，在半导体器件制造领域，半导体器件通常制造成为横向型和垂直型，采用
ⅲ‑ⅴ
族化合物的半导体器件也同样分为横向型器件和垂直型器件。由于电流流动方向与晶圆衬底横截面垂直，因而绝大部分的垂直型器件的电极分别分布在器件的正面和背面。
3.对于垂直型
ⅲ‑ⅴ
族化合物器件（以下以垂直型gan器件为代表进行说明），由于gan材料昂贵，当采用gan材料作为支撑衬底时会导致器件成本高昂，从而间接地限制了垂直型gan器件的应用和发展。为了解决这一问题，目前业界常用的一种方案是在价格低且尺寸可以扩展的硅（si）衬底上异质外延gan作为支撑衬底。虽然该方案通过在硅衬底上外延gan层解决了器件成本高昂问题，但是由于需要在器件背面制作电极，因而需要在制作过程中去除异质衬底或者部分去除异质衬底以暴露出器件的功能层，再在功能层上制作电极，从而才能最终形成垂直型器件。从而可见，目前业界的垂直型器件的制作过程需要复杂的衬底处理工艺，制备工艺流程不但复杂，而且在处理衬底时容易造成内部功能层的损伤。


技术实现要素：

4.针对现有技术中存在的技术问题，本发明提出了一种垂直型半导体器件及其制备方法，避免对衬底刻蚀处理时对器件功能层的损伤。
5.根据本发明的一个方面，本发明提供了一种垂直型半导体器件，包括异质衬底、n型
ⅲ‑ⅴ
族化合物层、器件功能层、导电层、第一电极和第二电极，其中，所述异质衬底正面至少包括第一区域和第二区域；所述n型
ⅲ‑ⅴ
族化合物层提供在所述异质衬底正面的第二区域上方；所述器件功能层提供在所述n型
ⅲ‑ⅴ
族化合物层上方，所述器件功能层为
ⅲ‑ⅴ
族化合物层；所述导电层提供在所述异质衬底正面的第一区域上方，与所述异质衬底形成欧姆接触；且所述导电层自所述第一区域延伸到所述n型
ⅲ‑ⅴ
族化合物层，与所述n型
ⅲ‑ⅴ
族化合物层形成欧姆接触；所述第一电极提供在器件功能层上方，与所述器件功能层形成欧姆接触；所述第二电极提供在所述异质衬底背面，与所述异质衬底形成欧姆接触。
6.可选地，所述异质衬底为重掺杂的硅衬底。当所述异质衬底为重掺杂的硅衬底时，所述重掺杂的硅衬底中的掺杂浓度大于或等于1e18cm-3
，掺杂后材料的体电阻率小于或等于0.005ohm
·
cm。
7.可选地，所述n型
ⅲ‑ⅴ
族化合物层为n型氮化镓层，氮化镓中的掺杂元素为硅，掺杂浓度大于或等于5e18cm-3
。
8.可选地，在所述异质衬底和所述n型
ⅲ‑ⅴ
族化合物层之间还包括成核层；或者，在所述异质衬底和所述n型
ⅲ‑ⅴ
族化合物层之间还包括成核层和缓冲层。
9.可选地，所述导电层自所述第一区域延伸到所述n型
ⅲ‑ⅴ
族化合物层的侧面，与所述n型
ⅲ‑ⅴ
族化合物层的侧面形成欧姆接触。
10.可选地，所述第一区域环绕邻接在所述第二区域周围，所述导电层至少覆盖与所述第二区域邻接的第一区域，且向上延伸到所述第二区域上方的n型
ⅲ‑ⅴ
族化合物层。
11.可选地，所述n型
ⅲ‑ⅴ
族化合物层的正面包括第三区域和第四区域，所述器件功能层提供在所述n型
ⅲ‑ⅴ
族化合物层正面的第四区域上方；所述导电层延伸到正面的所述第三区域，与所述n型
ⅲ‑ⅴ
族化合物层的侧面及正面的第三区域形成欧姆接触。
12.可选地，所述器件功能层为二极管功能层，所述第一电极和所述第二电极分别为二极管的阳极和阴极。
13.可选地，所述器件功能层为三极晶体管功能层，还包括提供在功能层上方的第三电极，所述第一电极与所述第三电极分别为源极和栅极，所述第二电极为漏极。
14.可选地，所述导电层的材料为金属。
15.根据本发明的另一个方面，本发明还提供了一种垂直型半导体器件的制备方法，包括以下步骤：提供异质衬底，其正面至少包括第一区域和第二区域；在所述异质衬底正面的第二区域上方提供n型
ⅲ‑ⅴ
族化合物层；在所述n型
ⅲ‑ⅴ
族化合物层上方提供器件功能层，所述器件功能层为
ⅲ‑ⅴ
族化合物层；在所述异质衬底正面的第一区域上方提供导电层，所述导电层与所述异质衬底形成欧姆接触；将所述导电层自所述第一区域延伸到所述n型
ⅲ‑ⅴ
族化合物层，与所述n型
ⅲ‑ⅴ
族化合物层形成欧姆接触；在器件功能层上方提供第一电极，所述第一电极与所述器件功能层形成欧姆接触；以及在所述异质衬底背面提供第二电极，所述第二电极与所述异质衬底形成欧姆接触。
16.本发明实施例不需要去除当前的衬底，无需复杂的键合、衬底去除等薄膜转移工艺，因而既不存在材料浪费的问题，也不会因为刻蚀衬底而损伤到器件的功能层，从而避免了对器件性能的影响。
附图说明
17.下面，将结合附图对本发明的优选实施方式进行进一步详细的说明，其中：图1至图3是现有技术中垂直型gan-on-si pn结二极管制备过程中的三个结构示意图；图4是根据本发明实施例一的垂直型半导体器件结构的纵向截面示意图；图5是根据本发明实施例一的垂直型半导体器件的制备方法流程图；图6是根据本发明实施例二的垂直型半导体器件结构的纵向截面示意图；
图7是图6的a向示意图；图8是根据本发明实施例三的垂直型半导体器件结构的纵向截面示意图；图9是根据本发明实施例四的垂直型半导体器件结构的纵向截面示意图；图10是根据本发明实施例五的垂直型半导体器件结构的纵向截面示意图；图11是根据本发明应用实施例一的垂直型半导体器件结构的纵向截面示意图；以及图12是根据本发明应用实施例二的垂直型半导体器件结构的纵向截面示意图。
具体实施方式
18.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
19.在以下的详细描述中，可以参看作为本技术一部分用来说明本技术的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本技术的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本技术的技术方案。应当理解，还可以利用其它实施例或者对本技术的实施例进行结构、逻辑或者电性的改变。
20.为了简化对技术方案的描述，本发明在以下的各种实施例中以垂直型gan器件为代表进行说明，然而本领域的技术人员应知，其它的
ⅲ‑ⅴ
族化合物都适用于本发明所述的半导体器件。
21.图1至图3是现有技术中垂直型gan-on-si pn结二极管制备过程中的三个结构示意图。参考图1至图3，对现有技术中垂直型gan-on-si pn结二极管制备过程简要说明如下：首先在硅衬底100的（111）面上通过过渡层101外延掺杂了硅的支撑gan层102形成gan-on-si的衬底。
22.而后在支撑gan层102上依次得到n+_gan层103、n-_gan层104和p_ gan层105。
23.在p_ gan层105上蒸发金属，形成正面的p型欧姆接触的阳极106。此时得到的器件结构如图1所示。
24.将整体晶圆倒置，将阳极106与第二硅衬底108的（100）面（即处理晶圆，handling wafer）上的键合层（au-au bonding）107进行au-au键合，此时得到的器件结构如图2所示。
25.而后再去除当前顶层初始的由硅衬底100、过渡层101及支撑gan层102形成的gan-on-si衬底，从而暴露出背面的n+_gan层103。
26.最后在n+_gan层103上形成n型欧姆接触的阴极109。最终形成了上下垂直结构的gan-on-si 的pn结二极管。
27.从前述的二极管制备过程中的流程可见，现有的采用的gan-on-si衬底的半导体器件在制备过程需要对晶圆倒置，将当前制好的电极与另一个衬底键合，再去除gan-on-si衬底，这个制备过程不但浪费材料，而且在去除过程不可避免地会损伤到n+_gan层103，进而影响器件的性能。
28.本发明提供了一种垂直型半导体器件及其制造方法，避免对衬底的处理，不但能
够简化制备工艺流程，而且能够避免损伤器件的功能层。
29.实施例一
30.图4是根据本发明实施例一的垂直型半导体器件结构的纵向截面示意图，图5是根据本发明实施例一的垂直型半导体器件的制备方法流程图。结合图4和图5，对本发明提供的垂直型半导体器件说明如下：步骤s101，提供异质衬底1，其正面至少包括第一区域11和第二区域12。
31.步骤s102，在所述异质衬底1正面的第二区域12上方提供n型
ⅲ‑ⅴ
族化合物层2。
32.步骤s103，在所述n型
ⅲ‑ⅴ
族化合物层2上方提供器件功能层3。
33.步骤s104，在所述异质衬底1正面的第一区域11上方提供导电层4，所述导电层1与所述异质衬底1形成欧姆接触。
34.步骤s105，将所述导电层4自所述第一区域11延伸到所述n型
ⅲ‑ⅴ
族化合物层2，与所述n型
ⅲ‑ⅴ
族化合物层2形成欧姆接触。
35.步骤s106，在器件功能层3上方提供第一电极51，所述第一电极51与所述器件功能层3形成欧姆接触。
36.步骤s107，在所述异质衬底1背面提供第二电极52，所述第二电极52与所述异质衬底1形成欧姆接触。
37.本实施例采用异质衬底1及其上方的n型
ⅲ‑ⅴ
族化合物层2作为器件功能层的衬底，为了避免传统的衬底处理工艺，本实施例将异质衬底1分为两个区域，一个区域用于提供器件功能层的n型
ⅲ‑ⅴ
族化合物层2，由于器件功能层为
ⅲ‑ⅴ
族化合物层，因而器件功能层的半导体晶格能与作为衬底的n型
ⅲ‑ⅴ
族化合物层2晶格相匹配，从而提高了器件性能。另一个区域上方提供导电层4，导电层4分别与异质衬底1正面和n型
ⅲ‑ⅴ
族化合物层2侧面形成欧姆接触，避免了异质衬底1和n型
ⅲ‑ⅴ
族化合物层2直接接触形成的结势垒，在两个电极之间形成了电流通路。如图4所示，当第一电极51为二极管阳极、第二电极52为二极管阴极时，从二极管阳极到二极管阴极的电流通路示意如图中箭头所示。
38.在本实施例中，为了提高异质衬底1的导电能力，采用重掺杂的硅衬底作为异质衬底1，向硅衬底中掺杂五价元素，如磷或砷，掺杂浓度大于1e18cm-3
，掺杂后材料的体电阻率小于0.005ohm
·
cm。
39.本实施例中的导电层4例如为铝、铜等金属层，铝、铜等金属很容易与重掺杂的硅衬底和n型
ⅲ‑ⅴ
族化合物层2形成欧姆接触。为了进一步减少导电层4分别与n型
ⅲ‑ⅴ
族化合物层2和硅衬底的接触电阻，可采用快速退火工艺。例如，在向n型
ⅲ‑ⅴ
族化合物层2的侧表面沉积铝、铜等金属时，在氮气氛围内、400-600
°
c高温的条件下快速退火，退火时间范围可控制在5-20分钟，即可使导电层4与n型
ⅲ‑ⅴ
族化合物层2形成接触电阻率小于或等于1e-5ω
·
cm2的欧姆接触。同理，在向硅衬底上表面沉积铝、铜等金属时，在氮气氛围内、400-500
°
c高温快速退火，退火时间范围可控制0-5分钟，即可在导电层4与重掺杂的硅衬底形成接触电阻率小于或等于1e-5ω
·
cm2的欧姆接触。
40.当然，导电层4也可以同时与硅衬底和n型
ⅲ‑ⅴ
族化合物层2形成欧姆接触。在同时形成欧姆接触时，采用与n型
ⅲ‑ⅴ
族化合物层2形成欧姆接触的退火条件。
41.与图1至图3的二极管及其制备方法相比，本实施例不需要去除当前的衬底，无需复杂的键合、衬底去除等薄膜转移工艺，因而既不存在材料浪费的问题，也会因为刻蚀衬底
而损伤到器件的功能层，从而避免了对器件性能的影响。
42.实施例二
43.图6是根据本发明实施例二的垂直型半导体器件的结构纵向截面示意图。在本实施例中，图7是图6的a向示意图。参考图6和图7，本实施例中异质衬底1正面的第一区域11位于第二区域12的外围，环绕邻接在所述第二区域12周围。导电层4在异质衬底1第一区域11上方覆盖与所述第二区域12邻接的第一区域11，并与位于第二区域12的n型
ⅲ‑ⅴ
族化合物层2的全部侧面欧姆接触，因而进一步增加了导电层4与n型
ⅲ‑ⅴ
族化合物层2的接触面积，加大了器件垂直方向的电流导通面积及电流密度。
44.实施例三
45.图8是根据本发明实施例三的垂直型半导体器件结构的纵向截面示意图。在本实施例中，导电层4的纵向截面具有两个直角边，一个直角边与n型
ⅲ‑ⅴ
族化合物层2的侧面欧姆接触，另一个直角边与异质衬底1第一区域11欧姆接触，每个直角边的长度分别与接触的n型
ⅲ‑ⅴ
族化合物层2的侧面长度和异质衬底1第一区域11的横向宽度相适应，从而能够有效利用可接触的区域，增加欧姆接触的面积，从而加大器件垂直方向的电流导通面积。
46.本实施例中的导电层4也可以进一步如实施例二所示的结构，导电层4环绕n型
ⅲ‑ⅴ
族化合物层2的四周与其侧面欧姆接触，进一步加大器件垂直方向的电流导通面积。
47.实施例四
48.图9是根据本发明实施例四的垂直型半导体器件结构的纵向截面示意图。在本实施例中，在所述n型
ⅲ‑ⅴ
族化合物层2正面的上方区域包括第三区域21和第四区域22，在第四区域22上方提供器件功能层3，导电层4延伸到所述n型
ⅲ‑ⅴ
族化合物层2正面的所述第三区域21，并覆盖所述第三区域21，导电层4与所述n型
ⅲ‑ⅴ
族化合物层2的侧面及正面的第三区域21形成欧姆接触。在本实施例中，可减少n型
ⅲ‑ⅴ
族化合物层2的厚度，在n型
ⅲ‑ⅴ
族化合物层2的厚度减少时，与导电层4欧姆接触的侧面面积减少，为了提供足够的电流导通面积，可将n型
ⅲ‑ⅴ
族化合物层2上方的部分区域也作为与导电层4欧姆接触的区域，从而在减少了n型
ⅲ‑ⅴ
族化合物层2厚度的同时，也能提供足够的电流导通电面积。
49.在一个可选的实施例中，所述n型
ⅲ‑ⅴ
族化合物层2正面的所述第三区域21可环绕邻接在第四区域22的四周，与异质衬底1正面环绕邻接在第二区域12周围的所述第一区域11相配合，能够进一步增加电流导通面积。
50.实施例五
51.图10是根据本发明实施例五的垂直型半导体器件结构的纵向截面示意图。在本实施例中，在所述异质衬底1和所述n型
ⅲ‑ⅴ
族化合物层2之间还包括成核层6，或者，在成核层6上方还包括缓冲层（图中未示出）。成核层6可以与缓冲层和/或所述n型
ⅲ‑ⅴ
族化合物层2是同一种材料或晶格相近的材料。例如氮化镓铝（algan）、氮化铟铝（alinn）、氮化镓铟（ingan）、氮化铝（aln）、氮化镓铟铝（alingan ）等等。在本实施例中，通过在异质衬底1上沉积的成核层形成n型
ⅲ‑ⅴ
族化合物层2的原子沉积的点位，并采用缓冲层解决晶格失配和热膨胀系数失配的问题，因而能够有效地提高器件性能。
52.应用实施例一
53.图11是根据本发明应用实施例一的垂直型半导体器件结构的纵向截面示意图。在本应用实施例一中的器件功能层为二极管功能层。在本实施例中，垂直型半导体器件包括
硅衬底100，在硅衬底100 上方依次沉积有aln层102作为成核层和非故意掺杂的gan层作为过渡层101（或称为缓冲层），过渡层101上方沉积n+_gan层103，n-_gan层104和p_ gan层105作为器件功能层3，n-_gan层104和p_ gan层105构成了pn结。p_ gan层105的上方沉积金属构成阳极106，在硅衬底100下方沉积金属构成阴极109，在硅衬底100 上方沉积有导电层4，其分别与硅衬底100 上方区域和n+_gan层103侧面形成欧姆接触。其中，器件内的电流方向如图中箭头所示。
54.应用实施例二
55.图12是根据本发明应用实施例二的垂直型半导体器件结构的纵向截面示意图。在本实施例中，所述垂直型半导体器件为trench mosfet,衬底结构与应用实施例一相同，包括硅衬底100，在硅衬底100 上方依次沉积有aln层102作为成核层和非故意掺杂的gan层作为过渡层101，gan层上方沉积n+_gan层103。器件功能层3包括在n+_gan层103上方的n-_gan层104及形成源区的p_gan层105、n_gan层110，在n-_gan层104上方形成栅极511，在源区形成源极512。在硅衬底100下方形成漏极521，在硅衬底100 正面的上方沉积有导电层4，其分别与硅衬底100 上方区域和n+_gan层103侧面形成欧姆接触。器件内的部分电流方向如图中箭头所示。
56.本发明采用导电层4分别与异质衬底1和n型
ⅲ‑ⅴ
族化合物层2形成欧姆接触，使得衬底材料和n型
ⅲ‑ⅴ
族化合物材料处于同一电势上，这样，就可以直接使用衬底材料作为垂直半导体器件的一端的电极，从而避免了复杂的衬底处理工艺，简化了异质衬底上
ⅲ‑ⅴ
族化合物垂直器件的制备工艺流程。
57.上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本发明公开的范畴。

技术特征：
1.一种垂直型半导体器件，其特征在于，包括：异质衬底，其正面至少包括第一区域和第二区域；n型
ⅲ‑ⅴ
族化合物层，其提供在所述异质衬底正面的所述第二区域上方；器件功能层，其提供在所述n型
ⅲ‑ⅴ
族化合物层上方，所述器件功能层为
ⅲ‑ⅴ
族化合物层；导电层，其提供在所述异质衬底正面的所述第一区域上方，与所述异质衬底形成欧姆接触，且所述导电层自所述第一区域延伸到所述n型
ⅲ‑ⅴ
族化合物层，与所述n型
ⅲ‑ⅴ
族化合物层形成欧姆接触；第一电极，其提供在所述器件功能层上方，与所述器件功能层形成欧姆接触；以及第二电极，其提供在所述异质衬底背面，与所述异质衬底形成欧姆接触。2.根据权利要求1所述的垂直型半导体器件，其特征在于，所述异质衬底为重掺杂的硅衬底。3.根据权利要求2所述的垂直型半导体器件，其特征在于，所述重掺杂的硅衬底中的掺杂浓度大于或等于1e18cm-3
，掺杂后材料的体电阻率小于或等于0.005ohm
·
cm。4.根据权利要求1所述的垂直型半导体器件，其特征在于，所述n型
ⅲ‑ⅴ
族化合物层为n型氮化镓层，氮化镓中的掺杂元素为硅，掺杂浓度大于或等于5e18cm-3
。5.根据权利要求1所述的垂直型半导体器件，其特征在于，在所述异质衬底和所述n型
ⅲ‑ⅴ
族化合物层之间还包括成核层；或者，在所述异质衬底和所述n型
ⅲ‑ⅴ
族化合物层之间还包括成核层和缓冲层。6.根据权利要求1所述的垂直型半导体器件，其特征在于，所述导电层自所述第一区域延伸到所述n型
ⅲ‑ⅴ
族化合物层的侧面，与所述n型
ⅲ‑ⅴ
族化合物层的侧面形成欧姆接触。7.根据权利要求1所述的垂直型半导体器件，其特征在于，所述第一区域环绕邻接在所述第二区域周围，所述导电层至少覆盖与所述第二区域邻接的所述第一区域，且向上延伸到所述第二区域上方的所述n型
ⅲ‑ⅴ
族化合物层。8.根据权利要求1所述的垂直型半导体器件，其特征在于，所述n型
ⅲ‑ⅴ
族化合物层的正面包括第三区域和第四区域，所述器件功能层提供在所述n型
ⅲ‑ⅴ
族化合物层正面的所述第四区域上方；所述导电层延伸到所述第三区域，与所述n型
ⅲ‑ⅴ
族化合物层的侧面及正面的第三区域形成欧姆接触。9.根据权利要求1所述的垂直型半导体器件，其特征在于，所述器件功能层为二极管功能层，所述第一电极和所述第二电极分别为二极管的阳极和阴极。10.根据权利要求1所述的垂直型半导体器件，其特征在于，所述器件功能层为三极晶体管功能层，还包括提供在功能层上方的第三电极，所述第一电极与所述第三电极分别为源极和栅极，所述第二电极为漏极。11.根据权利要求1所述的垂直型半导体器件，其特征在于，所述导电层的材料为金属。12.一种垂直型半导体器件的制备方法，其特征在于，包括：提供异质衬底，其正面至少包括第一区域和第二区域；在所述异质衬底正面的所述第二区域上方提供n型
ⅲ‑ⅴ
族化合物层；在所述n型
ⅲ‑ⅴ
族化合物层上方提供器件功能层，所述器件功能层为
ⅲ‑ⅴ
族化合物
层；在所述异质衬底正面的所述第一区域上方提供导电层，所述导电层与所述异质衬底形成欧姆接触；将所述导电层自所述第一区域延伸到所述n型
ⅲ‑ⅴ
族化合物层，与所述n型
ⅲ‑ⅴ
族化合物层形成欧姆接触；在器件功能层上方提供第一电极，所述第一电极与所述器件功能层形成欧姆接触；以及在所述异质衬底背面提供第二电极，所述第二电极与所述异质衬底形成欧姆接触。

技术总结
本发明涉及一种垂直型半导体器件及其制备方法，属于半导体技术领域，用于解决对衬底刻蚀处理时损伤器件功能层的技术问题。所述垂直型半导体器件包括异质衬底、N型


技术研发人员：陈龙 闫韶华 黎子兰
受保护的技术使用者：广东致能科技有限公司
技术研发日：2023.09.14
技术公布日：2023/10/20