半导体器件的制备方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种半导体器件的制备方法。


背景技术：

2.半导体集成电路的技术随着时间不断地进步成长，每个新世代制造工艺下的产品都较前一个世代具有更小且更复杂的电路设计。在各晶片区域上的功能元件因产品革新需求而必须使其数量与密度不断地提高，当然也就使得各元件几何尺寸需越来越小。
3.由于传统的平面式(planar)金属氧化物半导体(metal-oxide-semiconductor，mos)晶体管制造工艺难以持续微缩，发展已达瓶颈，因此，如何改进传统的平面式晶体管元件，从而缩小晶体管元件的几何尺寸或提高晶体管元件的操作表现，已成为目前亟待解决的技术问题。


技术实现要素：

4.本发明的目的在于提供一种半导体器件的制备方法，以解决现有的平面式金属氧化物半导体晶体管几何尺寸及操作表现无法进一步提升的问题。
5.为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
6.提供衬底；
7.形成源极结构于所述衬底上；
8.形成漏极结构于所述源极结构上；
9.形成贯穿所述漏极结构并延伸至所述源极结构内的通道孔；
10.形成通道层于所述通道孔的内壁上；以及，
11.形成栅极结构于所述通道层上，所述栅极结构还填充所述通道孔；
12.其中，所述源极结构、所述漏极结构及所述栅极结构彼此之间均通过介质材料隔离。
13.可选的，形成所述源极结构、所述漏极结构及所述通道孔的步骤包括：
14.形成第一金属导电层，刻蚀所述第一金属导电层以形成第一开口，剩余的所述第一金属导电层构成所述源极结构；
15.形成第一子介质层于剩余的所述第一金属导电层上，所述第一子介质层还填充所述第一开口；
16.形成第二金属导电层，刻蚀所述第二金属导电层以形成贯穿的第二开口，所述第二开口与相应的所述第一开口对准，剩余的所述第二金属导电层构成所述漏极结构；
17.形成第二子介质层于剩余的所述第二金属导电层上，所述第二子介质层还填充所述第二开口；以及，
18.刻蚀所述第二子介质层、所述第二金属导电层、所述第一子介质层及部分厚度的所述第一金属导电层，以形成所述通道孔。
19.可选的，形成所述栅极结构的步骤包括：
20.依次形成金属氧化物层及第三金属导电层于所述第二子介质层上，所述金属氧化物层顺形覆盖所述通道层，所述第三金属导电层填充所述通道孔；
21.刻蚀所述第三金属导电层、所述金属氧化物层及所述通道层以形成贯穿的第三开口，所述第三开口与相应的所述第一开口和所述第二开口对准，剩余的所述第三金属导电层及所述金属氧化物层构成所述栅极结构；以及，
22.形成第三子介质层于剩余的所述第三金属导电层上，所述第三子介质层还填充所述第三开口。
23.可选的，形成所述通道孔之后，形成所述通道层之前，所述制备方法还包括：
24.通入氧化性气体，以修复所述通道孔露出的所述介质材料的损伤。
25.可选的，所述氧化性气体包括氧气。
26.可选的，通入所述氧化性气体时，还通入保护气体，以保护所述通道孔露出的所述源极结构及所述漏极结构不被氧化。
27.可选的，所述保护气体包括氢气。
28.可选的，形成所述通道孔之后，形成所述通道结构之前，所述制备方法还包括：
29.通入含氮气体，以对所述通道孔的内壁进行表面处理。
30.可选的，所述含氮气体包括氮气和/或氨气。
31.可选的，通入所述氧化性气体之后再通入所述含氮气体。
32.可选的，形成所述源极结构之前，所述制备方法还包括：
33.形成第四子介质层于所述衬底上，刻蚀所述第四子介质层以形成贯穿的第四开口；
34.形成第一互连金属层于所述第四子介质层上，所述第一互连金属层还填充所述第四开口；
35.形成第五子介质层于所述第四子介质层上，刻蚀所述第五子介质层以形成贯穿的第五开口；
36.形成第二互连金属层于所述第五开口内，所述第二互连金属层填充所述第五开口；以及，
37.所述源极结构通过所述第二互连金属层及所述第一互连金属层与所述衬底互连。
38.可选的，形成所述金属氧化物层及所述第三金属导电层于所述第二子介质层上时，还形成第三互连金属层于所述第三金属导电层上，所述第三开口还贯穿所述第三互连金属层，形成所述第三子介质层之后，所述制备方法还包括：
39.刻蚀所述第三子介质层以形成贯穿的第六开口，所述第六开口与相应的所述栅极结构对准；
40.形成第四互连金属层于所述第六开口内，所述第四互连金属层填充所述第六开口；以及，
41.形成第五互连金属层于所述第三子介质层上，所述第五互连金属层还覆盖所述第四互连金属层，并通过所述第四互连金属层及所述第三互连金属层与所述栅极结构互连。
42.本发明提供了一种半导体器件的制备方法，包括在衬底上形成源极结构，在源极结构上形成漏极结构，再形成贯穿漏极结构并延伸至源极结构内的通道孔，在所述通道孔的内壁上形成通道层，然后在通道层上以及通道孔内形成栅极结构。本发明中，栅极结构可
作为闸极，并由柱状的通道层环绕在栅极结构的外侧壁上，通道层作为闸极通道，从而在缩小器件几何尺寸的基础上能够保证器件的性能。
附图说明
43.图1为本发明实施例提供的半导体器件的制备方法的流程图；
44.图2～图27为本发明实施例提供的半导体器件的制备方法的相应步骤对应的结构示意图；
45.其中，附图标记为：
46.100-衬底；201-第四子介质层；202-第五子介质层；203-第一子介质层；204-第二子介质层；205-第三子介质层；206-第六子介质层；301-第四开口；302-第五开口；303-第一开口；304-第二开口；305-第三开口；306-第六开口；307-第七开口；401-第一互连金属层；402-第二互连金属层；403-第四互连金属层；404-第五互连金属层；501-第一金属导电层；502-第二金属导电层；503-第三互连金属层；513-第三金属导电层；601-通道孔；701-通道层；702-金属氧化物层。
具体实施方式
47.下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
48.图1为本实施例提供的半导体器件的制备方法的流程图。如图1所示，所述半导体器件的制备方法包括：
49.步骤s100：提供衬底；
50.步骤s200：形成源极结构于所述衬底上：
51.步骤s300：形成漏极结构于所述源极结构上；
52.步骤s400：形成贯穿所述漏极结构并延伸至所述源极结构内的通道孔；
53.步骤s500：形成通道层于所述通道孔的内壁上；以及，
54.步骤s600：形成栅极结构于所述通道层上，所述栅极结构还填充所述通道孔；
55.其中，源极结构、漏极结构及栅极结构彼此之间均通过介质材料隔离。
56.图2～图27为本实施例提供的半导体器件的制备方法的相应步骤对应的结构示意图。接下来，将结合图2～图27对本实施例提供的半导体器件的制备方法进行详细说明。
57.如图2所示，执行步骤s100，提供衬底100。具体来说，衬底100可以是硅衬底、含硅衬底、外延硅衬底、绝缘上硅衬底或其他合适的材料所构成的衬底。本领域者应可轻易理解衬底100上或衬底100内还可依据实际器件需求而进一步形成各种所需的半导体组件，例如是导电型式相同或不同的晶体管如p型晶体管、n型晶体管，存储器或是互连结构等。
58.接着，在衬底100上依次整面形成第一氧化层、第一刻蚀阻挡层与第一硬掩膜层，第一氧化层覆盖衬底100，第一刻蚀阻挡层整面覆盖第一氧化层，第一硬掩膜层整面覆盖第一刻蚀阻挡层。第一氧化层、第一硬掩模层及第一刻蚀阻挡层共同构成第四子介质层201。
59.如图3所示，刻蚀第四子介质层201以形成贯穿的第四开口301，第四开口301露出衬底100的表面。
60.如图4所示，在第四子介质层201上形成第一互连金属层401，第一互连金属层401覆盖第四子介质层201并填充第四开口301，第一互连金属层401的底部与衬底100接触并互连。本实施例中，在第四子介质层201上形成第一互连金属层401之前，先在第四子介质层201上形成第一金属阻挡层，第一金属阻挡层覆盖第四子介质层201以及第四开口301的内壁，第一互连金属层401位于第一金属阻挡层上。
61.在一些实施例中，第一互连金属层401可以作为金属布线层，第一互连金属层401的材料例如为铝、钛、钽、钨、铌、钼、铜等金属或合金材料。
62.应理解，在一些实施例中，第一金属阻挡层可以被省略。
63.如图5所示，在第一互连金属层401上依次整面形成第二刻蚀阻挡层与第二硬掩膜层，第二刻蚀阻挡层整面覆盖第一互连金属层401，第二硬掩膜层整面覆盖第二刻蚀阻挡层，第二硬掩模层及第二刻蚀阻挡层共同构成第五子介质层202。
64.如图6所示，刻蚀第五子介质层202以形成贯穿的第五开口302，第五开口302露出第一互连金属层401的表面。
65.如图7所示，在第五子介质层202上形成第二互连金属层402，第二互连金属层402覆盖第五子介质层202并填充第五开口302，第二互连金属层402的底部与第一互连金属层401接触并互连。本实施例中，在第五子介质层202上形成第二互连金属层402之前，先在第五子介质层202上形成第二金属阻挡层，该第二金属阻挡层覆盖第五子介质层202以及第五开口302的内壁，第二互连金属层402位于第二金属阻挡层上，第二互连金属层402通过第二金属阻挡层与第一互连金属层401互连。
66.在一些实施例中，第二互连金属层402可以作为插塞等结构；第二互连金属层402的材料例如为铝、钛、钽、钨、铌、钼、铜等金属或合金材料。
67.如图8所示，执行平坦化工艺，直至去除第五子介质层202上的第二金属阻挡层和第二互连金属层402，仅保留第五开口302内的第二金属阻挡层和第二互连金属层402。
68.应理解，在一些实施例中，第二金属阻挡层可以被省略。
69.如图9所示，执行步骤s200，在第五子介质层202及第二互连金属层402上形成第一金属导电层501，第一金属导电层501整面覆盖第五子介质层202及第二互连金属层402，第一金属导电层501与第二互连金属层402直接接触并互连。本实施例中，在第五子介质层202及第二互连金属层402上形成第一金属导电层501之前，先在第五子介质层202及第二互连金属层402上形成第三金属阻挡层，该第三金属阻挡层覆盖第五子介质层202以及第二互连金属层402，第一金属导电层501位于第三金属阻挡层上，第一金属导电层501通过第三金属阻挡层与第二互连金属层402互连。
70.作为可选实施例，第一金属导电层501的材料例如为铝、钛、钽、钨、铌、钼、铜、钕、钪等金属或合金材料。
71.如图10所示，刻蚀第一金属导电层501及第三金属阻挡层以形成贯穿的第一开口303，第一开口303露出第五子介质层202的表面，剩余的第一金属导电层501及第三金属阻挡层位于第二互连金属层402上。剩余的第一金属导电层501通过第三金属阻挡层、第二互连金属层402、第二金属阻挡层、第一互连金属层401及第一金属阻挡层与衬底100互连。
72.应理解，在一些实施例中，第三金属阻挡层可以被省略。
73.如图11所示，在第五子介质层202、第一金属导电层501上依次形成第二氧化层及
第三硬掩膜层，第二氧化层顺形覆盖第五子介质层202及第一金属导电层501，并填充第一开口303，第三硬掩膜层位于第二氧化层上并填满第二氧化层上的台阶。
74.如图12所示，执行平坦化工艺，直至去除第一金属导电层501上的第二氧化层及第三硬掩膜层，然后在剩余的第三硬掩膜层上重新形成一层第四硬掩膜层，第四硬掩膜层整面覆盖第三硬掩膜层、第二氧化层及第一金属导电层501。此时，第二氧化层、第三硬掩膜层及第四硬掩膜层共同构成第一子介质层203。
75.如图13所示，执行步骤s300，在第一子介质层203上形成第二金属导电层502，第二金属导电层502整面覆盖第一子介质层203。本实施例中，在第一子介质层203上形成第二金属导电层502之前，先在第一子介质层203上形成第四金属阻挡层，第四金属阻挡层整面覆盖第一子介质层203，第二金属导电层502位于第四金属阻挡层上。
76.作为可选实施例，第二金属导电层502的材料例如为铝、钛、钽、钨、铌、钼、铜等金属或合金材料。
77.如图14所示，刻蚀第二金属导电层502及第四金属阻挡层以形成贯穿的第二开口304，第二开口304露出第一子介质层203的表面。第二开口304与第一开口303一一对应，且第二开口304在垂向上与相应的第一开口303对准，如此一来，剩余的第二金属导电层502及第四金属阻挡层位于第一金属导电层501上方。
78.应理解，在一些实施例中，第四金属阻挡层可以被省略。
79.如图15所示，在第一子介质层203、第二金属导电层502上依次形成第三氧化层及第五硬掩膜层，第三氧化层顺形覆盖第一子介质层203及第二金属导电层502，并填充第二开口304，第五硬掩膜层位于第三氧化层上并填满第三氧化层上的台阶。
80.如图16所示，执行平坦化工艺，直至去除第二金属导电层502上的第三氧化层及第五硬掩膜层，然后在剩余的第五硬掩膜层上重新形成一层第六硬掩膜层，第六硬掩膜层整面覆盖第五硬掩膜层、第三氧化层及第二金属导电层502。此时，第三氧化层、第五硬掩膜层及第六硬掩膜层共同构成第二子介质层204。
81.如图17所示，执行步骤s400，刻蚀第二子介质层204(具体是刻蚀第六硬掩膜层)、第二金属导电层502、第四金属阻挡层、第一子介质层203(具体是刻蚀第四硬掩膜层)及部分厚度的第一金属导电层501，以形成通道孔601。通道孔601从第二子介质层204的表面向下贯穿第二金属导电层502及第四金属阻挡层并延伸至第一金属导电层501内。刻蚀完成后，剩余的第一金属导电层501构成源极结构，剩余的第二金属导电层502构成漏极结构。
82.可以理解的是，理想情况下，在形成通道孔601时，希望能够垂直向下刻蚀，然而实际情况下，由于刻蚀工艺限制，通道孔601的内壁容易被横向钻刻，从而导致通道孔601内第四硬掩膜层和/或第六硬掩膜层被损伤，进而导致器件性能下降，可靠性降低。
83.接下来，本实施例中，通入氧化性气体和保护气体，氧化性气体可以修复通道孔601内露出的第四硬掩膜层和/或第六硬掩膜层的损伤，避免器件性能下降，可靠性降低；同时，保护气体可以保护通道孔601露出的第一金属导电层501和第二金属导电层502，避免第一金属导电层501和第二金属导电层502被氧化。
84.举例而言，第四硬掩膜层和/或第六硬掩膜层的材料例如可以是四乙氧基硅烷(tetraethyl orthosilicate，teos)，氧化性气体例如可以是氧气，通入氧气之后，氧气可以将四乙氧基硅烷(tetraethyl orthosilicate，teos)中的硅氧化后形成氧化硅，从而修
复第四硬掩膜层和/或第六硬掩膜层的损伤；第一金属导电层501和第二金属导电层502的材料例如可以是钨，保护气体例如可以是氢气，氢气可以保护第一金属导电层501和第二金属导电层502，防止第一金属导电层501和第二金属导电层502被氧化。
85.当然，本发明中的氧化性气体不限于是氧气，还可以是其他具有氧化能力的气体，保护气体也不限于是氢气，还可以是其他能够保护金属不被氧化的气体。
86.在一些实施例中，可以不通入保护气体仅单独通入氧化性气体。
87.在一些实施例中，通入氧化性气体的步骤也可以被省略。
88.进一步地，通入含氮气体，以对通道孔601的内壁进行表面处理。表面处理之后，通道孔601的内壁(以及第二子介质层204的表面)上均匀附着氮离子，界面态相似，后续形成的膜层在通道孔601的内壁(以及第二子介质层204的表面)上的生长速率接近，可以提高膜层的均匀性。
89.举例而言，含氮气体例如可以是氮气和/或氨气，本发明不做限制。在一些实施例中，通入含氮气体的步骤也可以被省略。
90.图19为图18中的画圈区域的放大图，如图18及图19所示，执行步骤s500及步骤s600，在第二子介质层204上依次形成通道层701、金属氧化物层702、第三金属导电层513及第三互连金属层503。通道层701及金属氧化物层702由内至外依次覆盖通道孔601的内壁，第三金属导电层513覆盖金属氧化物层702并填充通道孔601，第三互连金属层503覆盖第三金属导电层513。
91.第三金属导电层513可阻挡第三互连金属层503中的金属离子扩散，避免污染通道层701，改善因金属离子迁移所衍生晶体管起始电压下降等问题。
92.由于上述利用含氮气体对通道孔601的内壁进行表面处理，因此通道层701的厚度较为均匀，可以改善器件的性能。
93.作为可选实施例，通道层701的材料可以是氧化物半导体材料，例如可以使用四元金属氧化物材料，如：in-sn-ga-zn-o类材料；或者使用三元金属氧化物材料，如：in-ga-zn-o类材料、in-sn-zn-o类材料、in-al-zn-o类材料、sn-ga-zn-o类材料、al-ga-zn-o类材料、sn-al-zn-o类材料；或者使用二元金属氧化物材料，如in-zn-o类材料、sn-zn-o类材料、al-zn-o类材料、zn-mg-o类材料、sn-mg-o类材料、in-mg-o类材料、in-ga-o类材料；或者使用单元金属氧化物材料，如：in-o类材料、sn-o类材料、zn-o类材料等。另外，也可以使上述材料包含氧化硅，例如，in-ga-zn-o类材料是指具有铟(in)、镓(ga)、锌(zn)的氧化物膜，并对其组成比并没有限制。另外，也可以使in-ga-zn-o类材料包含in、ga、zn以外的元素。
94.另外，通道层701的材料也可以使用以化学式inmo3(zno)m(m》0)表示的材料的薄膜。在此，m表示选自ga、al、mn和co中的一种或多种金属元素。例如，作为m，有ga、ga及al、ga及mn或ga及co等。
95.此外，还可以使用氧化钛(tio2)、ingao3(zno)5、氧化镁锌(mg
x
zn
1-x
o)、氧化镉锌(cd
x
zn
1-x
o)、氧化镉(cdo)、以及in-ga-zn-o之类的非晶氧化物半导体(a-igzo)中的任何一种。
96.举例而言，通道层701可以使用如下状态的氧化锌，即非晶(非晶质的)状态、多晶状态、或非晶状态和多晶状态同时存在的微晶(也称作微晶体)状态，氧化锌中添加有元素周期表中第一族元素(例如，锂(li)、钠(na)、钾(k)、铷(rb)、铯(cs))、第十三族元素(例如，
硼(b)、镓(ga)、铟(in)、铊(tl))、第十四族元素(例如，碳(c)、硅(si)、锗(ge)、锡(sn)、铅(pb))、第十五族元素(例如，氮(n)、磷(p)、砷(as)、锑(sb)、铋(bi))或第十七族元素(例如，氟(f)、氯(cl)、溴(br)、碘(i))等杂质元素中的一种或多种，或者，还可以使用什么杂质元素都没添加有的氧化锌。
97.作为可选实施例，金属氧化物层702可以使用与通道层701的匹配性良好的氧化铝(al2o3)、氮化铝(aln)、氧化钛(tio2)、氧化锆(zro2)、氧化锂(li2o)、氧化钾(k2o)、氧化钠(na2o)、氧化铟(in2o3)、氧化钇(y2o3)、锆酸钙(cazro3)或至少含有上述材料中的两种的材料，也可以单独形成或者层叠两层或更多层来形成。但是，考虑到用作晶体管的栅极介电层，也可以使用氧化铪、氧化钽、氧化钇、硅酸铪(hfsi
x
oy(x》0、y》0))、添加有氮的硅酸铪(hfsi
x
oy(x》0、y》0))、添加有氮的铝酸铪(hfal
x
oy(x》0、y》0))等高介电常数材料。
98.作为可选实施例，第三互连金属层503的材料例如为铝、钛、钽、钨、铌、钼、铜等金属或合金材料；第三金属导电层513的材料例如可以为氮化钛、氮化钽或氮化钨等材料。
99.如图20所示，刻蚀第三互连金属层503、第三金属导电层513、金属氧化物层702及通道层701以形成贯穿的第三开口305，第三开口305露出第二子介质层204的表面。第三开口305与第一开口303和第二开口304一一对应，且第三开口305在垂向上与相应的第一开口303和第二开口304对准。刻蚀完成后，仅有通道孔601内以及通道孔601周围的一部分第三互连金属层503、第三金属导电层513、金属氧化物层702及通道层701被保留，此时，剩余的通道层701构成通道结构，剩余的金属氧化物层702及第三金属导电层513构成栅极结构。
100.从图20中可以看出，源极结构、漏极结构及栅极结构彼此之间均通过介质材料隔离。例如，源极结构与漏极结构之间是通过第一子介质层203隔离的，漏极结构与栅极结构之间是通过第二子介质层204隔离的。
101.在此设置下，由源极结构、漏极结构、通道结构、栅极结构共同形成一个晶体管结构，栅极结构可作为垂直的闸极，并由垂直柱状的通道层701环绕在栅极结构的外侧壁上，金属氧化物层702及通道层701分别作为闸极的电介质层与闸极通道。
102.如图21所示，在第二子介质层204上依次形成第四氧化层及第七硬掩膜层，第四氧化层顺形覆盖第二子介质层204及第三互连金属层503，并填充第三开口305，第七硬掩膜层位于第四氧化层上并填满第四氧化层上的台阶。
103.如图22所示，执行平坦化工艺，直至去除第三互连金属层503上的第四氧化层及第七硬掩膜层，然后在剩余的第七硬掩膜层上重新形成一层第八硬掩膜层，第八硬掩膜层整面覆盖第四氧化层、第七硬掩膜层及第三互连金属层503。此时，第四氧化层、第七硬掩膜层及第八硬掩膜层共同构成第三子介质层205。
104.如图23所示，刻蚀第三子介质层205以形成贯穿的第六开口306，第六开口306露出第三互连金属层503的表面。第六开口306与第三开口305、第一开口303及第二开口304一一对应，且第六开口306在垂向上与相应的第三开口305、第一开口303及第二开口304对准。
105.如图24所示，在第三子介质层205上形成第四互连金属层403，第四互连金属层403覆盖第三子介质层205并填充第六开口306，第四互连金属层403与第三互连金属层503接触并互连。本实施例中，在第三子介质层205上形成第四互连金属层403之前，先在第三子介质层205上形成第五金属阻挡层，该第五金属阻挡层覆盖第三子介质层205以及第六开口306的内壁，第四互连金属层403位于第五金属阻挡层上。接着，执行平坦化工艺，直至去除第三
子介质层205上的第四互连金属层403及第五金属阻挡层，仅保留第六开口306内的第四互连金属层403及第五金属阻挡层。
106.在一些实施例中，第五金属阻挡层可以被省略。
107.如图25所示，在第三子介质层205上依次整面形成第三刻蚀阻挡层与第九硬掩膜层，第三刻蚀阻挡层整面覆盖第四互连金属层403、第五金属阻挡层及第三子介质层205，第九硬掩膜层整面覆盖第三刻蚀阻挡层，第九硬掩模层及第三刻蚀阻挡层共同构成第六子介质层206。
108.如图26所示，刻蚀第六子介质层206以形成贯穿的第七开口307，第七开口307露出第四互连金属层403的表面。
109.如图27所示，在第六子介质层206上形成第五互连金属层404，第五互连金属层404覆盖第六子介质层206并填充第七开口307，第五互连金属层404与第四互连金属层403接触并互连。本实施例中，在第六子介质层206上形成第五互连金属层404之前，先在第六子介质层206上形成第六金属阻挡层，该第六金属阻挡层覆盖第六子介质层206以及第七开口307的内壁，第五互连金属层404位于第六金属阻挡层上。接着，执行平坦化工艺，直至去除第六子介质层206上的第五互连金属层404及第六金属阻挡层，仅保留第七开口307内的第五互连金属层404及第六金属阻挡层。
110.第一子介质层203、第二子介质层204、第三子介质层205、第四子介质层201、第五子介质层202和第六子介质层206共同构成介质层。
111.作为可选实施例，第四子介质层201、第五子介质层202、第一子介质层203、第二子介质层204及第三子介质层205可以是单层结构或多层结构，其材料可以是四乙氧基硅烷(tetraethyl orthosilicate，teos)、氮化硅、碳氮化硅、氮氧化硅、氧化硅等介电材料。
112.应理解，本文中的“顺形”形成是指沿着膜层表面的形状，如“顺形”覆盖是指一膜层沿着另一膜层表面的形状附着，两膜层的表面形状一致。综上，在本发明实施例提供的半导体器件的制备方法中，包括在衬底上形成源极结构，在源极结构上形成漏极结构，再形成贯穿漏极结构并延伸至源极结构内的通道孔，在所述通道孔的内壁上形成通道层，然后在通道层上以及通道孔内形成栅极结构。本发明中，栅极结构可作为闸极，并由柱状的通道层环绕在栅极结构的外侧壁上，通道层作为闸极通道从而在缩小器件几何尺寸的基础上能够保证器件的性能。
113.需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
114.还需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
115.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
116.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

技术特征：
1.一种半导体器件的制备方法，其中，包括：提供衬底；形成源极结构于所述衬底上；形成漏极结构于所述源极结构上；形成贯穿所述漏极结构并延伸至所述源极结构内的通道孔；形成通道层于所述通道孔的内壁上；以及，形成栅极结构于所述通道层上，所述栅极结构还填充所述通道孔；其中，所述源极结构、所述漏极结构及所述栅极结构彼此之间均通过介质材料隔离。2.如权利要求1所述的半导体器件的制备方法，其中，形成所述源极结构、所述漏极结构及所述通道孔的步骤包括：形成第一金属导电层，刻蚀所述第一金属导电层以形成第一开口，剩余的所述第一金属导电层构成所述源极结构；形成第一子介质层于剩余的所述第一金属导电层上，所述第一子介质层还填充所述第一开口；形成第二金属导电层，刻蚀所述第二金属导电层以形成贯穿的第二开口，所述第二开口与相应的所述第一开口对准，剩余的所述第二金属导电层构成所述漏极结构；形成第二子介质层于剩余的所述第二金属导电层上，所述第二子介质层还填充所述第二开口；以及，刻蚀所述第二子介质层、所述第二金属导电层、所述第一子介质层及部分厚度的所述第一金属导电层，以形成所述通道孔。3.如权利要求2所述的半导体器件的制备方法，其中，形成所述栅极结构的步骤包括：依次形成金属氧化物层及第三金属导电层于所述第二子介质层上，所述金属氧化物层顺形覆盖所述通道层，所述第三金属导电层填充所述通道孔；刻蚀所述第三金属导电层、所述金属氧化物层及所述通道层以形成贯穿的第三开口，所述第三开口与相应的所述第一开口和所述第二开口对准，剩余的所述第三金属导电层及所述金属氧化物层构成所述栅极结构；以及，形成第三子介质层于剩余的所述第三金属导电层上，所述第三子介质层还填充所述第三开口。4.如权利要求1所述的半导体器件的制备方法，其中，形成所述通道孔之后，形成所述通道层之前，所述制备方法还包括：通入氧化性气体，以修复所述通道孔露出的所述介质材料的损伤。5.如权利要求4所述的半导体器件的制备方法，其中，所述氧化性气体包括氧气。6.如权利要求4所述的半导体器件的制备方法，其中，通入所述氧化性气体时，还通入保护气体，以保护所述通道孔露出的所述源极结构及所述漏极结构不被氧化。7.如权利要求6所述的半导体器件的制备方法，其中，所述保护气体包括氢气。8.如权利要求4所述的半导体器件的制备方法，其中，形成所述通道孔之后，形成所述通道结构之前，所述制备方法还包括：通入含氮气体，以对所述通道孔的内壁进行表面处理。9.如权利要求8所述的半导体器件的制备方法，其中，所述含氮气体包括氮气和/或氨
气。10.如权利要求8所述的半导体器件的制备方法，其中，通入所述氧化性气体之后再通入所述含氮气体。11.如权利要求1所述的半导体器件的制备方法，其中，形成所述源极结构之前，所述制备方法还包括：形成第四子介质层于所述衬底上，刻蚀所述第四子介质层以形成贯穿的第四开口；形成第一互连金属层于所述第四子介质层上，所述第一互连金属层还填充所述第四开口；形成第五子介质层于所述第四子介质层上，刻蚀所述第五子介质层以形成贯穿的第五开口；形成第二互连金属层于所述第五开口内，所述第二互连金属层填充所述第五开口；以及，所述源极结构通过所述第二互连金属层及所述第一互连金属层与所述衬底互连。12.如权利要求3所述的半导体器件的制备方法，其中，形成所述金属氧化物层及所述第三金属导电层于所述第二子介质层上时，还形成第三互连金属层于所述第三金属导电层上，所述第三开口还贯穿所述第三互连金属层，形成所述第三子介质层之后，所述制备方法还包括：刻蚀所述第三子介质层以形成贯穿的第六开口，所述第六开口与相应的所述栅极结构对准；形成第四互连金属层于所述第六开口内，所述第四互连金属层填充所述第六开口；以及，形成第五互连金属层于所述第三子介质层上，所述第五互连金属层还覆盖所述第四互连金属层，并通过所述第四互连金属层及所述第三互连金属层与所述栅极结构互连。

技术总结
本发明提供了一种半导体器件的制备方法，包括在衬底上形成源极结构，在源极结构上形成漏极结构，再形成贯穿漏极结构并延伸至源极结构内的通道孔，在所述通道孔的内壁上形成通道层，然后在通道层上以及通道孔内形成栅极结构。本发明中，栅极结构可作为闸极，并由柱状的通道层环绕在栅极结构的外侧壁上，通道层作为闸极通道，从而在缩小器件几何尺寸的基础上能够保证器件的性能。够保证器件的性能。够保证器件的性能。


技术研发人员：黄鑫 吴家伟
受保护的技术使用者：福建省晋华集成电路有限公司
技术研发日：2023.08.17
技术公布日：2023/10/20