一种比特结构及其设计方法、量子芯片和量子计算机与流程

1.本技术属于量子信息领域，尤其是量子计算技术领域，特别地，本技术涉及一种比特结构及其设计方法、量子芯片和量子计算机。


背景技术：

2.实现大规模量子计算机的关键是在保证量子门的基础上尽可能扩展更多的量子位。由于各个量子位配置独立的控制线(如xy控制线、或z控制线)，因此，当量子位的数量不断增加时，则控制线的数量也会不断地膨胀。考虑到芯片尺寸是有限的，这意味着控制线的走线难度会增加，从而使得在量子位扩展的过程中，控制线的布局会引起不可忽视的噪声如串扰。


技术实现要素：

3.本技术的示例提供了一种比特结构及其设计方法、量子芯片和量子计算机。在该方案中，通过优化相互耦合的两个量子比特以及其耦合元件的结构实现了为控制量子比特的控制线预留空间，从而避免在布线操作时，控制线穿越量子比特配置的问题，从而可以减弱或消除控制线因为穿过量子比特所引起噪声，例如控制线对量子比特的串扰。
4.本技术示例的方案，通过如下内容实施。
5.在第一方面，本技术的示例提出了一种比特结构，其包括：
6.两个量子比特，每个量子比特具有两个电容极板、以及连接在所述两个电容极板之间的约瑟夫森结；
7.界定两个量子比特之间距离的耦合器，分别电容耦合至两个量子比特之间；
8.耦合器和量子比特的两个电容极板被选择，使得每个量子比特具有给定的比特电容，所述两个量子比特之间具有给定的耦合电容，所述距离允许量子比特的控制线避开量子比特、且跨过耦合器提供的布线区而被配置。
9.根据本技术的一些示例，所述耦合器为电容耦合器；
10.或者，耦合器是量子比特；
11.或者，所述耦合器包括单个电容极板和两个约瑟夫森结，所述两个约瑟夫森结各自的一端分别连接至所述单个电容极板、且各自的另一端接地。
12.根据本技术的一些示例，量子比特是频率可调的量子比特，且具有至少两个在环路中的约瑟夫森结；
13.和/或，所述两个电容极板具有不同的面积；
14.和/或，所述两个电容极板各自为环状，且其中一个电容极板套设于其中另一个电容极板内。
15.在第二方面，本技术的示例提出了一种比特结构。该比特结构包括：
16.耦合器，具有两个耦合端，所述两个耦合端之间被限定为布线区，所述布线区被配置为供操作量子比特的控制线走线；
17.第一量子比特，具有两个第一电容岛、以及并联在两个第一电容岛之间的两个第一约瑟夫森结；以及
18.第二量子比特，具有两个第二电容岛、以及并联在两个第二电容岛之间的两个第二约瑟夫森结；
19.耦合器通过所述两个耦合端分别与第一量子比特和第二量子比特电容耦合，使得通过耦合器界定彼此远离开的第一量子比特和第二量子比特耦合形成两比特门。
20.根据本技术的一些示例，第一量子比特、第二量子比特和耦合器中的任意一者或多个独立地为可调量子比特。
21.在第三方面，本技术的示例提出了一种设计比特结构的方法。该方法包括：
22.获得来自基础结构的基础参数，其中基础结构包括通过耦合器彼此耦合的两个超导量子比特，所述超导量子比特包括彼此连接的电容元件和约瑟夫森结，所述电容元件具有供操作超导量子比特的控制线穿过的区域，所述基础参数包括所述两个超导量子比特的耦合电容值、耦合距离，以及量子比特的比特电容值；
23.配置超导量子比特和耦合器，使得超导量子比特包含对应连接约瑟夫森结两端超导体的两个电容元件，并且使得耦合器被延长以增大两个超导量子比特之间的距离以获得大于基础参数中的耦合距离，其中供操作超导量子比特的控制线穿过的区域由被延长的耦合器提供；
24.选择两个电容元件和耦合器的构造，使得两个超导量子比特的耦合电容值和比特电容值各自独立地为预期值，所述预期值依赖于所述基础参数中相应的耦合电容值和比特电容值。
25.根据本技术的一些示例，所述两个电容元件为同心的两个圆环，约瑟夫森结的两个超导层对应连接所述两个圆环；
26.或者所述两个电容元件为两个独立的电容薄膜，且电容薄膜具有结连接部、以及通过结连接部向两侧延伸开的两个电容臂，约瑟夫森结的两个超导层对应连接两个电容元件的结连接部。
27.在第四方面，本技术的示例提出了一种量子芯片，包括：
28.二维阵列排布的多个量子比特的集合，所述多个量子比特的集合中的至少部分量子比特和相应的耦合器按照权利要求1至5中任意一项所述的比特结构形式构造、或者具有权利要求6或7所述的设计比特结构的方法所设计的结构；以及
29.多条控制线，至少一条控制线的部分穿过所述耦合器所提供的布线区配置，从而跨越一个或多个量子比特，所述多条控制线中的至少一条被配置为操作量子比特，以使对应的量子比特发生能级跃迁或频率改变。
30.根据本技术的一些示例，所述多条控制线中的至少一条控制线被配置为操作耦合器，以调节所述比特结构中两个量子比特之间的耦合强度。
31.在第五方面，本技术的示例提出了一种量子计算机，具有测控系统以及上述的量子芯片，测控系统与量子芯片中的控制线连接。
32.有益效果：
33.在量子芯片或量子处理器中，集成众多的量子比特(如超导量子比特)，可以提供更强大的量子计算性能。因此，随着对性能和实用的追求，量子芯片中会集成更多的量子比
特。而如超导量子比特的量子比特需要各种的控制线，并且随着比特数目的增加，控制线的数量也会随之增加。另一方面，芯片的衬底的尺寸是有限的，为了容纳更多的量子比特，就需要进行合理的空间布局，包括对量子比特结构和排列，以及相应比特的控制线的布局进行规划。目前而言，为了配置更多的量子比特，控制线会穿过量子比特，从而使得控制线会对量子比特形成噪声(如串扰)的不利影响。
34.本技术示例的方案，通过对比特结构的构造方式进行优化—耦合器的尺寸，使得比特结构中有更多空间预留给控制线，从而允许控制线在不穿过比特结构(而是穿过耦合器)的情况下实现相应的布线需求、并能够用于实现比特控制。同时，该方案还能够确保所设计和基于其所制造的比特结构满足预期的性能或相应的参数表现。
附图说明
35.为了更清楚地说明，以下将对描述中所需要使用的附图作简单地介绍。
36.图1为相关技术中具有双层结构的量子芯片的结构示意图；
37.图2为本技术示例中所公开的共面波导传输线的结构示意图；
38.图3为本技术示例中的超导量子比特的结构示意图；
39.图4示出了控制线穿过图3的超导量子比特的结构示意图；
40.图5为本技术示例中的比特结构的等效电路图；
41.图6为本技术示例中的另一种比特结构的等效电路图；
42.图7为本技术示例中的用于实现图6的等效电路图的一种两比特耦合的结构示意图；
43.图8为本技术示例中的用于实现图6的等效电路图的另一种两比特耦合的结构示意图；
44.图9公开了控制线穿过图7的两比特耦合结构中的耦合器的结构示意图；
45.图10记载了基于图7的比特耦合结构进行多比特扩展并且与控制线配合的结构示意图；
46.图11为图10中的a部的局部放大图；
47.图12记载了基于图8的比特耦合结构进行多比特扩展并且与控制线配合的结构示意图。
48.附图标记说明：101-上层芯片；102-下层芯片；103-铟柱；201-中心导体；202-地平面；301-比特电容；302-约瑟夫森结；400-地平面导体；401-第一内侧电容极板；402-第一外侧电容极板；401-电容薄膜；402a-电容薄膜；403a-耦合电容极板；403-耦合电容极板；404-第二内侧电容极板；405-第二外侧电容极板。
具体实施方式
49.在多比特体系中，控制线(如xy控制线或z控制线)的空间布局不合理问题，可能会使得控制线与芯片上的其它部分产生不必要的耦合这些耦合会使得相应的控制信号产生畸变或者耦合到非必要的量子比特，从而会影响量子比特的状态，并进而影响到量子比特的门操作。
50.为了解决上述的问题，尝试中给出了一些补偿的方法。例如先对该多比特体系进
行表征，以识别控制线传输的信号存在的问题，例如信号是否存在电学参数方面偏离等，然后再通过对信号的补偿，以期实现主动消除问题。
51.但是，从测控技术上通过测控仪器补偿测控信号的解决方案，比较耗费时间和精力；同时，该方案还需要对每个比特都进行串扰表征和修正。这样的方案在比特数量相对较少时，还能够具有一定的积极作用和价值。但是，当比特数量逐渐增加时，这种方法的工作量就会显得非常巨大，而且对测控仪器的物理资源占用也会变大，从而使得其他工作的正常开展变得更难。
52.因此，上述方案对控制线信号的串扰、畸变的解决是通过对已经有串扰和畸变的信号进行补充，使得控制信号“回归正轨”。其并未从实质上解决控制线信号的串扰、畸变的问题。
53.在本技术中，申请人通过分析和研究，准确地识别了串扰的本质—即其产生的根源，并藉由此从根本上减弱串扰。更有价值的是，通过该方案的提出和实施，能够以更低的资源占用成本将如串扰消除—使得不会产生串扰或产生更小的在可接受范围内的串扰。
54.实践中，申请人认识到，串扰或者信号畸变可能主要是因为控制线与比特之间的空间布局所导致。例如，在实际的芯片设计布局中，每个比特都需要控制线，当比特数量增加时，控制线数量也急剧增加。在有限的晶圆尺寸范围内，比特控制线穿过另一个比特不可避免，串扰问题也随之而来。
55.其中一个问题在于“控制线穿过另一个比特”。并且其在倒装芯片中表现为：控制线和比特分别处于不同的层，或者分布处于不同的芯片；或者也可以表达为控制线和比特异面分布。
56.控制线穿过比特，则表明该控制线并非被设计来操作该比特。但是，如果控制线穿过比特，且二者之间垂直距离是相对较短的，因此控制线与比特之间存在不可忽视的互容。因此，穿过比特控制线的信号可能会泄漏到该被其穿过的比特，从而使得控制线对该比特造成不希望的串扰。
57.因此，在上述认识的前提下，避免控制线穿过比特能够在较大程度上防止串扰产生，或使得串扰更小以至于其可以被容忍或忽视。那么，如何实现在确保比特能够被控制线正常操作，同时可以布局更多的比特实现比特扩展，就需要被慎重地考察。
58.在更详细地阐述本技术示例的方案前，先说明控制线穿过比特的情况。
59.一种量子芯片，包括上层芯片101(或者表达为flip芯片)和下层芯片102(或者表达为base芯片)；上层芯片101和下层芯片102通过超导连接和支撑结构互联，比如铟柱103，如图1所示。
60.在量子芯片中的各种元器件中，比特和耦合器位于上层芯片101，控制线、总线和谐振腔则位于下层芯片102；图1中未绘示。比特与控制线之间的间距(垂直距离)，通过量子芯片中的铟柱103的高度确定和限制。该高度以在量子芯片中的设计目标—比特以及其对应的控制线能够产生异面耦合的设计距离限定。
61.其中控制线例如被实现为共面波导(coplanar waveguide，简称cpw)形式的传输线，其具有中心导体201，以及在中心导体201两侧的地平面202，并且中心导体201和地平面202之间具有间隙；例如图2所示。
62.比特则包括比特电容301和约瑟夫森结302；图3中，表示的超导量子比特，具有比
特电容301(图中为十字型的十字电容，具有四个电容臂，标注了一个电容臂)和约瑟夫森结302(图中为具有两个约瑟夫森结302的超导量子干涉仪)。
63.因此，在上述控制线和比特的构造方式的前提下，控制线穿过另一个比特表明的是：控制线(如共面波导形式的实例中的中心导体201)在比特所在平面的投影轨迹是覆盖了十字电容的电容臂；如图4所示，虚线矩形框与十字电容的电容臂纵横交错/垂直相交。
64.该控制线并不属于该比特，而是属于与该比特相邻的另一个比特。比特和另一个比特可以彼此耦合(通过耦合器)形成一个两比特门。因此，上述的场境可以被理解为：一个倒装芯片形式构建的量子芯片，其中一个两比特门中一个比特(第一比特)的控制线穿过了另一个比特(第二比特)。由此，控制线被用于操作第一比特时，可能会影响到第二比特。而这在部分情况下是希望避免的，因为可能会使得两比特门的操作不能达到预期的效果。
65.在这样的情况下，如前述申请人选择对比特结构进行优化，整体上而言，选择“比特收缩、耦合器展开”。在满足比特门的特定耦合参数条件(例如耦合强度)的基础上，做到比特结构尽可能收缩，耦合器结构尽量展开，如此xy控制线、z控制线在下层芯片102上的配置，允许其在上层芯片101的投影绕过比特结构，并集中在耦合器结构范围内。这样除了保持控制线与对应比特的有效耦合，还能确保控制线与其它比特在空间上距离较远，并因此物理空间上的耦合减弱，从而减弱控制线对非对应比特的串扰影响。
66.进一步地，将其中的耦合器采用单岛接地方式配置。这样结构的耦合器对微波本征串扰(通过比特结构而非空间耦合产生串扰)有天然的抑制作用。
67.另外，如前述，可以采用“比特收缩、耦合器展开”的方式构建两比特门，即两个彼此耦合的比特。因此，可以理解，其中的该两比特之间的距离增大，那么在维持原有各比特结构的条件下，两比特之间的耦合电容因比特间距离增大而减小，则可能导致不满足比特门的特定耦合参数。
68.针对这样的情况，示例中可以选择增加比特结构的面积来提升比特间的耦合电容。在实现的方案中，如果比特也采用单岛结构(即单个电容元件)，则比特自电容也会因为面积的增加而增加，从而导致同样不满足比特的非谐设计。那么，在本技术示例中，可以选择将比特构造为双岛结构(具有两个电容元器件)。
69.本技术的一些示例中，公开了一种比特结构。该比特结构包括两个量子比特以及被配置为允许该两个量子比特耦合的耦合器。因此，这两个量子比特通过耦合器能够实现两比特门。
70.其中每个量子比特具有两个电容极板(如前述的双岛)、以及连接在两个电容极板之间的约瑟夫森结302。因此，这样的量子比特可以被称之为双岛比特。
71.在量子比特中，约瑟夫森结302采用超导体层以及在二者之间的势垒层。其中的超导体层例如是铝或铌等；势垒层则可以是氧化铝等。其中的耦合器则可以选择也以量子位/量子比特形式进行构建。特别地，为了能够实现对两个量子比特之间的耦合强度的调节，耦合器可以选择为频率可调节的量子位。一些示例中，耦合器包括单个电容极板，以及两个约瑟夫森结302；其中两个约瑟夫森结302各自的一端分别连接至单个电容极板、且各自的另一端接地。
72.类似地，在示例的比特结构中，两个量子比特可以被构造成具有固定频率的量子比特，或者，是具有可调频率的量子比特。其中对于可调频率的量子比特而言，则其可以在
两个电容极板之间配置两个约瑟夫森结302，或者还可以根据需要配置更多的约瑟夫森结302。
73.一些示例中，频率可调的量子比特的全部约瑟夫森结302的部分可以配置到环路中。例如，频率可调的量子比特的全部约瑟夫森结302中，至少两个是在环路中的。因此相比于具有单个约瑟夫森结302且频率固定的量子比特而言，频率可调的量子比特可以使用超导量子干涉仪来替代其中的单个约瑟夫森结302。由此，频率可调的量子比特中，等效的约瑟夫森结302能量(ej)可以通过外磁场进行调节，达到改变比特共振频率的效果。
74.在上述的两个量子比特和耦合器的组合结构中，通过耦合器界定了两个量子比特之间距离。也即耦合器展开，从而使得两个量子比特之间的具有希望的更大的间距。在示例中，耦合器展开可以通过将例如以量子位形式构建耦合器的电容极板延长来实现。例如，可以将在选定的耦合器的电容极板面积的基础上，通过将其设计的更加细长，或构造为窄条状，或者在主体部分延伸出长条型的端部。
75.类似地，对于比特收缩而言，在示例的比特结构中，则可以通过将具有量子比特的具有预设面积的电容极板由细长的结构，调整为环形或者将长度缩短，同时增加宽度等。
76.因此，大体上而言，在示例中，比特结构的平面结构，如前述满足“比特收缩、耦合器展开”。因此，比特之间的间距增大，据此增加比特结构的面积以提升比特间的耦合电容。
77.在一些初步设计中，两比特门包括两个彼此耦合的比特。其中，两个比特具有自身比特电容301，以及两个比特之间的耦合电容。那么依据本技术示例所提出的方案，在设计和制造比特结构时，基于比特收缩、耦合器展开的原则，部分示例中，可以对耦合器(如以量子位形式构建)和量子比特的两个电容极板被选择，从而使得每个量子比特具有给定的比特电容301，两个量子比特之间具有给定的耦合电容。
78.其中的选择例如可以通过将比特结构中的两个量子比特的电容构建为两个环状结构，同时，其中一个电容极板套设于其中另一个电容极板内。或者将比特结构中的两个量子比特的电容构建为两个折弯条状结构，从而使得其不至于占据太宽泛的区域。对于具有两个电容极板的各量子比特，其中两个电容极板可以具有相同的形状(或不同的面积)，但是以不同的尺寸配置；或者，两个电容极板具有相同的形状，或者相同的面积。
79.此外，比特结构中的两个量子比特的距离，允许量子比特的控制线避开量子比特、且跨过耦合器提供的布线区而被配置。因此，可以理解，在两比特门中，一个比特控制线的布线轨迹不经过另一个比特，例如不经过另一个比特的电容极板。
80.在本技术的另一些示例中，还公开了一种比特结构。该比特结构包括耦合器、第一量子比特和第二量子比特。其中，耦合器具有两个耦合端，因此，其中一个耦合端与第一量子比特耦合，其中另一个耦合端与第二量子比特耦合。
81.特别地，耦合器的两个耦合端之间被限定为布线区(例如是量子位形式的耦合器中的电容极板的两个端部之间的区域)。该布线区能够远离量子比特，从而使得该布线区被配置为供操作量子比特的控制线走线。因此，在控制线进行设计其走线方式时，能够避开量子比特，而经过耦合器。
82.在该比特结构中，两个量子比特具有相似或相同的结配置。例如，第一量子比特具有两个第一电容岛、以及并联在两个第一电容岛之间的两个第一约瑟夫森结302；与之类似地，第二量子比特具有两个第二电容岛、以及并联在两个第二电容岛之间的两个第二约瑟
夫森结302。在此结构的基础上，耦合器通过自身的两个耦合端分别与第一量子比特和第二量子比特电容301耦合，从而使得其中的耦合器能够界定彼此远离开的第一量子比特和第二量子比特耦合形成两比特门。
83.在第一量子比特、第二量子比特和耦合器的物理实现中，通过选择各自所具有的约瑟夫森结302的数量，而使得各自形成为频率可调的可调量子比特。其中第一量子比特、第二量子比特和耦合器独立地选择约瑟夫森结302的数量，以使得其中的任意一者或多个为可调量子比特。
84.为了使本领域技术人员更易于实施本技术示例的方案，示例中还公开了一种比特结构的等效电路图。
85.如图5所示，其中，c10、c20、c12、c13、c23、c30、c25、c53、c43、c14、c40、c45和c50分别表示各个等效电容。“x”表示约瑟夫森结302。其中比特1、比特2以及耦合器分别具有一个约瑟夫森结302。在该示例性的图例方案中，耦合器也以量子位的形式构建。鉴于比特1、比特2和耦合器分别具有一个约瑟夫森结302，因此，三者可以为频率固定的。
86.其他示例中，比特1、比特2以及耦合器也可选择被配置为频率可调的量子比特。调节频率可以通过使用z控制线实现；其提供通量调节功能。在频率可调的示例中，比特1、比特2以及耦合器各自的约瑟夫森结302的数量例如为多个(至少两个)，其中有至少两个在环路中。例如，在图6中，比特1、比特2以及耦合器各自具有两个并联在环路中的两个约瑟夫森结302。环路的两条并联的支路各自具有一个约瑟夫森结302。在其他一些示例中，约瑟夫森结302的数量和配置方式还可以有其他选择，不以图5和图6所示结构为限制。
87.在上述的等效电路图以及比特收缩和耦合器扩展的方案下，通过拉大比特1和比特2之间的间距(相应地，耦合器延长)的基础上，增加比特电容301的面积可以基本维持c14的大小。同时合理的布局设计c10、c20、c12的大小，同步可以控制比特自电容的大小。不考虑修正的条件下，比特自电容可以用cq＝c
12
+c
10c20
/(c
10
+c
20
)表示。分析可知，如果c14增大，则代表着c10会变大，如此可以通过设计c20和c12的布局大小来控制cq的大小，以满足设计需求。
88.进一步地，作为可替代的示例，本技术中还公开了上述等效电路图的一些示例性的物理结构实现。
89.请一并参阅图6和图7。比特结构中的比特以及耦合器在周围由地平面导体400包围。其中各结构与等效电路图中电容对应关系如下：
90.c20表示第一内侧电容极板401相对于地平面202导体的对地电容；c10表示第一外侧电容极板402相对于地平面202导体的对地电容；c12表示第一内侧电容极板401相对于第一外侧电容极板402的电容。
91.c50表示第二内侧电容极板404相对于地平面202导体的对地电容；c40表示第二外侧电容极板405相对于地平面202导体的对地电容；c45表示第二内侧电容极板404相对于第二外侧电容极板405的对地电容。
92.c23表示第一内侧电容极板相对于耦合电容极板403的电容；c13表示第一外侧电容极板相对于耦合电容极板403的电容。c53表示第二内侧电容极板相对于耦合电容极板403的电容；c43表示第二内外侧电容极板相对于耦合电容极板403的电容。
93.c30表示耦合电容极板403的对地电容。
94.c14表示第一外侧电容极板402相对于第二外侧电容极板405的电容；c25表示第一内侧电容极板401相对于第二内侧电容极板404的电容。
95.在图7中，第一外侧电容极板402和第一内侧电容极板401构成一个量子比特的两个电容极板(如描述为双岛)；相似地，第二外侧电容极板405和第二内侧电容极板404构成另一个量子比特的两个电容极板(如描述为双岛)。耦合器被构造为量子位，具有一个耦合电容极板403(如描述为单岛)。
96.此外，在图7中，两个比特的第一外侧电容极板402和第二外侧电容极板405具有较大的面积，可以满足比特之间的间距较大时c14在设计范围内。同时第一外侧电容极板402和第二外侧电容极板405的极板对地电容c10和c40会变大很多，远大于比特自电容cq，因此设计c20和c50远小于c10和c40且小于比特自电容cq，同时灵活调整比特极板第一外侧电容极板402和第二外侧电容极板405、第一内侧电容极板401和第二内侧电容极板404的间距以控制c12和c45的大小，整体考虑以控制cq的大小。
97.由于双岛结构的量子比特中，由于比特的电容极板高非对称性—第一外侧电容极板402和第一内侧电容极板401的面积不同；第二外侧电容极板405和第二内侧电容极板404的面积不同—对比特结构产生的微波寄生串扰有更进一步的抑制效果。
98.图8公开了另一种图6所示的等效电路图的物理实现方案(未绘示约瑟夫森结302)。
99.其与图7公开的方案的区别主要在于量子比特的双岛电容极板的结构。例如，图7中，量子比特的电容极板极包括两个同心圆环，彼此之间具有间隙；该间隙能够用于布置约瑟夫森结302，且约瑟夫森结302的两个超导体层连接至两个同心圆环。
100.图8中，量子比特的两个电容元件为两个独立的电容薄膜401a和电容薄膜402a。其中每个电容薄膜(图8中为大致的l型)具有结连接部、以及通过结连接部向两侧延伸开的两个电容臂。两个电容薄膜通过结连接部相对，且各自的电容臂向四周发散。在此基础上约瑟夫森结302的两个超导层对应连接两个电容元件的结连接部。耦合电容极板403a则通过其两端连接至两个电容薄膜的各自其中的一个电容臂。
101.在图7所示的比特结构实现的基础上，配置控制线从而使得其可以避开比特而通过耦合器布线。例如图9，控制线(如xy线)穿过/跨过耦合器的耦合电容极板403。需要指出的是，如所提及的：比特和控制线是异面分布的，因此，图9中xy线穿过/跨过耦合器的耦合电容极板403，表现的是xy线在比特层的投影迹线的空间走向分布，而非指明xy线与比特在同一层或共面分布。
102.基于前文的描述，示例中还提出了一种设计比特结构的方法，用于指导相关研究人员实现设计更高性能和质量的比特扩展方案。
103.示例中，设计比特结构的方法包括以下步骤：
104.步骤s101:获得来自基础结构的基础参数。
105.其中的基础结构包括通过耦合器彼此耦合的两个超导量子比特。每个超导量子比特包括彼此连接的电容元件和约瑟夫森结302。电容元件具有供操作超导量子比特的控制线穿过/跨过的区域，参阅图4。
106.其中的基础参数包括两个超导量子比特的耦合电容值、耦合距离，以及量子比特的比特电容301值。耦合电容值和比特电容301值可以作为预期设计的多比特结构中，两个
彼此耦合的彼此的目标特征属性。
107.在这个基础结构中，由于存在控制线穿过比特的情况，因此，通过下述的步骤进行调整。
108.步骤s102:设计改进的比特和耦合器的物理实现。
109.示例中，配置超导量子比特和耦合器，其构成方式例如可以是形状。通过这样的配置，使得其中的超导量子比特包含对应连接约瑟夫森结302两端超导体的两个电容元件，同时使得耦合器被延长，进而用以增大两个超导量子比特之间的距离(第一距离)以获得大于基础参数中的耦合距离；即第一距离是两个比特之间的耦合距离，且大于基础结构中的耦合距离，从而实现比特收缩，耦合器展开。
110.特别地，选择的耦合器实现，可以由该(被延长/展开的)耦合器提供用来供操作超导量子比特的控制线穿过的区域。
111.步骤s103：根据希望的比特结构的功能参数，确定比特和耦合器结构。
112.在前述步骤完成比特和耦合器的形状设计之后，可以根据设计的比特结构的目标性能参数，以其具体尺寸进行细化设计。因此，在该步骤中，选择两个电容元件和耦合器的构造，使得两个超导量子比特的耦合电容值和比特电容301值各自独立地为预期值，预期值依赖于基础参数中相应的耦合电容值和比特电容301值。
113.例如，在步骤s102中确定比特采用两个电容极板设计之后，可以在本步骤中确定两个电容极板的具体面积、彼此间隙、对地间隙等。类似地，对于耦合器而言，则也可确定其耦合电容极板403的长度、宽度以及对地间隙等尺寸参数。
114.通过上述对形状和尺寸的细节的具体确定，可以使得基于比特收缩和耦合器展开的思考所确定的比特结构的各个比特的比特电容301、耦合电容满足在基础结构中所确定的相应参数。当然，还可以对比特结构中的其他参数与基础结构中的目标参数一致性设计，以满足其他设计目标和需求。
115.因此，大体上，在示例中的该设计比特结构的方法主要通过：先确定既有的(控制线穿过比特的布局方式)比特结构方案，如比特数量。然后，确定该结构中对应的一些比特参数，例如比特自电容、比特间的耦合电容等。再然后，确定新的比特结构设计，通过该设计可以使得控制线不穿过比特，而是穿过耦合器。其后根据需要设计示例性的比特结构的可选具体尺寸，以便满足设计原来的参数。
116.在获得上述的比特结构设计方案以及将其予以实施之后，可以据此进一步地制造量子芯片。该量子芯片包括按照前述的比特结构予以设计，然后通过为其配置控制线等比特的“外围”结构。进一步地，配置多个比特之间的读取结构以及进行封装时使用的如焊盘结构。
117.例如，一种示例的量子芯片包括多个量子比特以及多条控制线。
118.其中，这些多个量子比特以二维阵列的方式排列，形成多个量子比特的集合。在这些多个量子比特的集合中，至少部分量子比特和相应的耦合器按照前述的比特结构形式构造、或者具有前述设计比特结构的方法所设计的结构。基于避免设计复杂化和实施难度增大等方面考虑，将量子芯片中的全部量子比特以相同的设计逻辑组织是有利的。因此，可以将量子芯片中的大部分或全部的比特按照图7或图8所示结构制造。
119.由于上述的比特结构中比特以及相应的耦合器予以了重新设计，从而满足比特收
缩、耦合器展开，并且因此，其中的耦合器提供了供布线或走线的布线区(也可以称为走线区)。那么，量子芯片中的控制线在进行走线时，可以避开比特，同时经过耦合器，从而能够降低控制线的布置难度，同时还有助于减少或避免因为控制线经过比特所产生的串扰。
120.因此，量子芯片中的多条控制线可以按照需要被配置其走线轨迹。例如，芯片中的至少一条控制线的部分穿过耦合器所提供的布线区配置，从而跨越一个或多个量子比特。如同前述芯片中的部分或全部比特可以按照本技术示例中的结构配置，芯片中的部分或全部控制线可以采取穿过耦合器的方式配置。
121.另外，根据所要实现的控制功能，在不同的示例中，多条控制线可以选择性地配置控制比特或者控制耦合器等。例如，控制线可以被设计为控制比特的能级跃迁，以调整其状态；或者，控制线还可以被设计为控制比特频率(比特频率可调的情况下)。由于芯片中比特众多，因此，控制线的数量也较大，从而可以根据不同的需求，将不同的控制线配置为不同的功能。
122.进一步地，在上述的量子芯片的基础上，还可以实现一种量子计算机，其具有测控系统以及量子芯片，并且测控系统与量子芯片中的控制线连接。其中的连接方式例如是通过低温线路如低温微波电路实现。
123.示例中，图10公开了一种基于图7所示的比特结构所构建多比特扩展方案。其包括36个比特，且示意性地绘示了10条控制线。其中，示意地绘示了四条控制线，其中包括两条作为频率控制线的z线、以及两条作为跃迁控制线的x线。图11是图10中的a部的局部放大图。图12则记载了以图8所示比特结构为基础，具有6个比特以及7条控制线的二维比特阵列结合。
124.为了简洁起见，在本文中可以详细描述或不详细描述与半导体和/或超导器件以及集成电路(integrated circuit，简称ic)制造相关的常规技术。此外，本文所述的各种任务和过程步骤可并入具有本文未详细描述的额外步骤或功能性的更综合程序或过程中。特别地，半导体和/或超导器件和基于半导体/超导体的ic的制造中的各个步骤是公知的，因此为了简洁起见，许多常规步骤将在此仅简要提及或将被完全省略而不提供公知的工艺细节。
125.上面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。
126.为使本技术实施例的目的、技术方案和优点更加清楚，前文参考附图描述一个或多个实施例。其中，贯穿全文相似的附图标记用于指代相似的组件。在上文的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。
127.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品
或设备固有的其它步骤或单元。
128.另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
129.以上依据图式所示的实施例详细说明了本技术的构造、特征及作用效果，以上所述仅为本技术的较佳实施例，但本技术不以图面所示限定实施范围，凡是依照本技术的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本技术的保护范围内。

技术特征：
1.一种比特结构，其特征在于，包括：两个量子比特，每个量子比特具有两个电容极板、以及连接在所述两个电容极板之间的约瑟夫森结；界定两个量子比特之间距离的耦合器，分别电容耦合至所述两个量子比特之间；耦合器和量子比特的两个电容极板被选择，使得每个量子比特具有给定的比特电容，所述两个量子比特之间具有给定的耦合电容，所述距离允许量子比特的控制线避开量子比特、且跨过耦合器提供的布线区而被配置。2.根据权利要求1所述的比特结构，其特征在于，所述耦合器为电容耦合器；或者，耦合器是量子比特；或者，所述耦合器包括单个电容极板和两个约瑟夫森结，所述两个约瑟夫森结各自的一端分别连接至所述单个电容极板、且各自的另一端接地。3.根据权利要求1所述的比特结构，其特征在于，量子比特是频率可调的量子比特，且具有至少两个在环路中的约瑟夫森结；和/或，所述两个电容极板具有不同的面积；和/或，所述两个电容极板各自为环状，且其中一个电容极板套设于其中另一个电容极板内。4.一种比特结构，其特征在于，包括：耦合器，具有两个耦合端，所述两个耦合端之间被限定为布线区，所述布线区被配置为供操作量子比特的控制线走线；第一量子比特，具有两个第一电容岛、以及并联在两个第一电容岛之间的两个第一约瑟夫森结；以及第二量子比特，具有两个第二电容岛、以及并联在两个第二电容岛之间的两个第二约瑟夫森结；耦合器通过所述两个耦合端分别与第一量子比特和第二量子比特电容耦合，使得通过耦合器界定彼此远离开的第一量子比特和第二量子比特耦合形成两比特门。5.根据权利要求4所述的比特结构，其特征在于，第一量子比特、第二量子比特和耦合器中的任意一者或多个独立地为可调量子比特。6.一种设计比特结构的方法，其特征在于，所述方法包括：获得来自基础结构的基础参数，其中基础结构包括通过耦合器彼此耦合的两个超导量子比特，所述超导量子比特包括彼此连接的电容元件和约瑟夫森结，所述电容元件具有供操作超导量子比特的控制线穿过的区域，所述基础参数包括所述两个超导量子比特的耦合电容值、耦合距离，以及量子比特的比特电容值；配置超导量子比特和耦合器，使得超导量子比特包含对应连接约瑟夫森结两端超导体的两个电容元件，并且使得耦合器被延长以增大两个超导量子比特之间的距离以获得大于基础参数中的耦合距离，其中供操作超导量子比特的控制线穿过的区域由被延长的耦合器提供；选择两个电容元件和耦合器的构造，使得两个超导量子比特的耦合电容值和比特电容值各自独立地为预期值，所述预期值依赖于所述基础参数中相应的耦合电容值和比特电容值。
7.根据权利要求6所述的设计比特结构的方法，其特征在于，所述两个电容元件为同心的两个圆环，约瑟夫森结的两个超导层对应连接所述两个圆环；或者所述两个电容元件为两个独立的电容薄膜，且电容薄膜具有结连接部、以及通过结连接部向两侧延伸开的两个电容臂，约瑟夫森结的两个超导层对应连接两个电容元件的结连接部。8.一种量子芯片，其特征在于，包括：二维阵列排布的多个量子比特的集合，所述多个量子比特的集合中的至少部分量子比特和相应的耦合器按照权利要求1至5中任意一项所述的比特结构形式构造、或者具有权利要求6或7所述的设计比特结构的方法所设计的结构；以及多条控制线，至少一条控制线的部分穿过所述耦合器所提供的布线区配置，从而跨越一个或多个量子比特，所述多条控制线中的至少一条被配置为操作量子比特，以使对应的量子比特发生能级跃迁或频率改变。9.根据权利要求8所述的量子芯片，其特征在于，所述多条控制线中的至少一条控制线被配置为操作耦合器，以调节所述比特结构中两个量子比特之间的耦合强度。10.一种量子计算机，其特征在于，具有测控系统以及根据权利要求8或9所述的量子芯片，所述测控系统与所述量子芯片中的控制线连接。

技术总结
本申请公开了一种比特结构及其设计方法、量子芯片和量子计算机，属于量子计算领域。比特结构包括通过耦合器彼此耦合的两个量子比特。量子比特具有两个电容极板、以及连接在所述两个电容极板之间的约瑟夫森结。其中的耦合器和两个电容极板被选择，使得每个量子比特具有给定的比特电容，两个量子比特之间具有给定的耦合电容。并且耦合器所限定的距离允许量子比特的控制线避开量子比特，同时跨过耦合器提供的布线区而被配置。上述的比特结构，通过结构设计使得操作量子比特的控制线能够在不穿过比特的情形下进行布线，从而可以避免控制线对比特造成噪声干扰。对比特造成噪声干扰。对比特造成噪声干扰。


技术研发人员：请求不公布姓名 贾志龙
受保护的技术使用者：本源量子计算科技（合肥）股份有限公司
技术研发日：2023.07.27
技术公布日：2023/10/20