用于制造半导体器件的晶圆和在晶圆中制造的半导体器件的制作方法

1.本公开中呈现的实施例涉及半导体器件领域。更具体地说，本文公开的实施例涉及用于在单个晶圆上容纳一系列制造工艺的对准键的技术。


背景技术：

2.半导体器件被广泛应用于电功率的控制，范围从调光器电动机速度控制到高电压直流功率传输。例如，晶闸管被用于交流电(alternating current，ac)功率控制应用。晶闸管可以作为电功率开关操作，因为晶闸管的特征在于能够从非导电状态快速切换到导电状态。在操作中，晶闸管导通，从高阻抗状态切换到低阻抗状态。这是通过在栅极和阴极之间施加电压并从栅极到阴极运行电流来完成的。


技术实现要素：

3.本公开呈现的一个实施例提供了用于制造半导体器件的晶圆。晶圆包括在晶圆中将半导体器件彼此横向地隔离的隔离结构。隔离结构包括在初始制造工艺中用于晶圆-光掩模对准的一个或多个初始对准键。隔离结构还包括在后续制造工艺中用于晶圆-光掩模对准的一个或多个后续对准键。一个或多个初始对准键被设置在隔离结构之上和晶圆的表面的第一直径上。一个或多个后续对准键被设置在隔离结构之上和晶圆的表面的第二直径上。第一直径和第二直径是不同的直径。
4.另一个实施例提供了在晶圆中制造的半导体器件。半导体器件包括下基底层。半导体器件还包括被设置在下基底层上方的衬底层。该半导体器件是由晶圆的隔离结构在晶圆中彼此横向地隔离的半导体器件。隔离结构包括在初始制造工艺中用于晶圆-光掩模对准的一个或多个初始对准键。隔离结构还包括在后续制造工艺中用于晶圆-光掩模对准的一个或多个后续对准键。一个或多个初始对准键被设置在隔离结构之上和晶圆的表面的第一直径上。一个或多个后续对准键被设置在隔离结构之上和晶圆的表面的第二直径上。第一直径和第二直径是不同的直径。
附图说明
5.图1描绘了根据本公开所呈现的一个实施例的在一系列制造工艺期间以及随着晶圆被旋转以容纳除了现有对准键之外的新对准键的晶圆的平面图。
6.图2描绘了根据本公开所呈现的一个实施例的在一系列制造工艺期间以及随着晶圆针对每个光刻层旋转而使得对应的新对准键可被用于相应的光刻层的的晶圆的平面图，
7.图3a-3b描绘了根据本公开所呈现的一个实施例的在一系列制造工艺的不同阶段期间的半导体器件的剖视图。
8.图4a-4b描绘了根据本公开所呈现的一个实施例的在一系列制造工艺中的初始制造工艺的不同光刻步骤期间的半导体器件的剖视图。
9.图5a-5b描绘了根据本公开所呈现的一个实施例的在一系列制造工艺中的后续制
造工艺的不同光刻步骤期间的半导体器件的剖视图。
10.图6是描绘根据本公开所呈现的一个实施例的具有对准键容纳的一系列制造工艺的流程图。
11.图7是描绘根据本公开所呈现的一个实施例的具有对准键容纳的后续制造工艺的流程图。
具体实施方式
12.本公开中所呈现的实施例提供用于在其中制造半导体器件诸如功率开关器件的单个晶圆上容纳一系列制造工艺的对准键的技术。一个实施例包括提供晶圆，在晶圆中半导体器件的制造将在已经执行初始制造工艺之后经由后续制造工艺完成。晶圆包括在晶圆中将半导体器件彼此横向地隔离的隔离结构。晶圆还包括用于在初始制造工艺中晶圆-光掩模对准的初始对准键。初始对准键被设置在隔离结构之上。在隔离结构之上形成用于后续制造工艺中使用的后续对准键。在晶圆上执行后续制造工艺。后续制造工艺包括光刻操作，其中后续对准键被用于晶圆-光掩模对准。
13.有利地，可容纳多个系列制造工艺的对准键。结果，至少相对于后续对准键与半导体器件或与初始对准键重叠的替代方法，增加了所制造的半导体器件的质量度量。由于对准精度的度量增加，质量度量得到了提高。由于后续对准键与半导体器件或与初始对准键重叠的发生率降低，对准精度的度量增加。重叠导致后续对准键具有由被配置为执行对准的对准器机器和/或由使用对准器机器的人类操作员降低的可检测性度量。
14.对由于对准精度的度量增加，质量的度量增加附加地或可替选地，由于避免零层对准键的可检测性的度量的降低，质量的度量增加。由于在晶圆的层上被执行的一系列制造工艺，零层对准键逐渐变得更加模糊，因此度量降低。
15.对质量的度量被增加附加地或可替选地，至少相对于替代方法和/或相对于涉及零层对准键(即被用于在整个一系列制造工艺中对准的相同对准键)的其它替代方法，基于一系列制造工艺从晶圆制造的半导体器件的产量的度量被增加。由于减少了后续对准键与半导体器件重叠的发生率，增加了产量的度量，其中重叠将导致半导体器件构成为制造失败。
16.尽管为了说明和解释，本文参考半导体器件的特定示例描述了实施例，但这样并不旨在限制所公开的实施例的范围。该特定示例构成晶闸管，一种基于以电气串联布置的四个不同半导体层的并且通常被形成在诸如硅的单晶衬底内的已知器件。晶闸管包括交替极性类型的四层材料，正(positive，p)或负(negative，n)，其中层被布置在阳极和阴极之间。本领域技术人员将认识到，更一般地，可以使用本文公开的技术来制造其它类型的功率开关器件和半导体器件。
17.根据一个实施例，图1描绘了在一系列制造工艺期间以及随着晶圆被旋转以容纳除了现有对准键之外的新对准键的晶圆102的平面图。如图所示，平面图包括晶圆102的平面图100。要在晶圆102上形成包括半导体器件104在内的总共七个半导体器件。半导体器件通过晶圆102的隔离结构106在晶圆102的表面上彼此横向地隔离。晶圆102被取向成使得晶圆102的晶圆平面108位于晶圆102的中心正南。晶圆平面108构成晶圆102的边缘，以便于使晶圆102取向。
18.如图所示，晶圆102包括形成在晶圆102的隔离结构106上方的现有对准键110。现有对准键110是由一系列制造工艺的初始制造工艺形成的。现有对准键110包括接近晶圆102中心的六个对准键。现有对准键110还包括接近晶圆102的边界的三个对准键。边界可以是晶圆102的圆周。
19.在一个实施例中，一系列制造工艺的后续制造工艺使用新的对准键，并且因此，新的对准键要被形成在晶圆102上。根据实施例，初始和后续制造工艺中的每一个可以共享使用另一个的一个或多个制造系统中的一些、全部或不使用。现有对准键在本文中也被称为初始对准键，而新的对准键在本文中也被称为后续对准键。
20.基于晶圆102的当前取向，新的对准键要被分别形成在晶圆102的中心的正东和正西的位置处。例如，该位置包括晶圆102的中心正西的位置112。然而，在位置112处形成新的对准键导致新的对准键与晶圆102上的半导体器件重叠。可替选地，晶圆102上的元件的其它布置可以导致新的对准键与现有对准键110重叠。
21.为了避免这些类型的重叠，晶圆102可以围绕垂直于晶圆102的平面并且与晶圆的中心相交的轴而旋转。在这方面，晶圆102逆时针旋转使得晶圆102的晶圆平面108不再是晶圆中心的正南方而是晶圆中心的大致正东南偏南方。换句话说，晶圆102从晶圆平面108的向南取向旋转到晶圆平面108的大致东南偏南取向。
22.旋转晶圆以防止新的对准键与晶圆102上的任何半导体器件或与晶圆102上的任何现有对准键重叠。如平面图150所示，在旋转的晶圆102的中心的分别正东和正西的位置处形成新的对准键不再引起新的对准键与旋转的晶圆上的半导体器件之间的任何重叠。相反，新的对准键被形成在旋转的晶圆的隔离结构106上方。例如，新的对准键包括在晶圆102的中心正西的新的对准键152。
23.平面图150还表示垂直截面154，其它图(诸如图5b)的剖视图基于该垂直截面154。垂直截面154在平面图150中经由横跨晶圆102上的半导体器件之一的虚线来指示。
24.有利地，防止新对准键与半导体器件或晶圆102上的现有对准键之间的重叠可以导致新对准键的可检测性的度量被改进。从被配置为执行对准的对准器机器和/或使用该对准器机器的人类操作员的角度，可检测性的度量可以被改进。
25.对准器机器在本文中也被称为对准器系统、对准器设备或对准器。根据实施例，对准器可以是独立系统或另一系统(诸如光刻系统)的部件。此外，对准器可以是接触对准器、接近对准器和/或投影对准器。
26.至少在某些情况下，改进的可检测性度量使得在使用新的对准键执行对准时能够增加精度度量。因为更精确地将新的对准键与对准器机器的物镜的标线对准导致光掩模特征在一系列制造工艺中的光刻操作期间与晶圆特征更精确地对准，所以半导体器件的质量度量被提高。
27.附加地或可替选地，防止新的对准键与晶圆102上的半导体器件之间的重叠可以使得通过在晶圆102上执行一系列制造工艺而制造的半导体器件的产量度量被提高。例如，来自平面图150的半导体器件的产量可以是七个半导体器件中的七个，而不是来自平面图100的七个半导体器件的仅五个。五个半导体器件的计数是由两个半导体器件由于重叠而构成制造失败而造成的。
28.根据一个实施例，图2描绘了在一系列制造工艺期间以及随着晶圆202为每个光刻
层旋转使得对应的新对准键可被用于相应的光刻层的晶圆202的平面图。晶圆202对应于图1的晶圆102。此外，图2的平面图是图1的平面图的更具象征意义的版本。在这方面，某些特征(诸如半导体器件和隔离结构)在图2的平面图中被省略以更好地说明和解释本文呈现的某些其它特征，包括，即与执行对准有关的特征。
29.至少在一些实施例中，在执行每个对准操作之前，晶圆202可以要求绕垂直于晶圆202的表面的轴旋转，其中该轴与晶圆202的中心相交。特别地，晶圆202被旋转使得新的对准键252在对准器的物镜的视场内移动。然后可以执行对准操作以将物镜的标线与新的对准键252对准。
30.在一个实施例中，在执行对准操作之后，然后在晶圆202上的半导体器件的当前光刻层上执行一系列制造工艺的后续制造工艺的当前光刻操作。然后可以重复这些操作以在半导体器件的相同光刻层和/或其它光刻层上执行另外的光刻操作，直到在晶圆202上执行一系列制造工艺的序列，从而在晶圆202上制造半导体器件。
31.如图所示，平面图包括晶圆202的平面图200，其包括新对准键252和新对准键262。新对准键262是新对准键252的副本，其中该副本横跨晶圆202的面的给定直径被镜像。在这方面，新对准键262可以构成新对准键252的镜像。晶圆202包括如先前所指出的晶圆平面208。
32.在一个实施例中，新对准键262可以是构成对准键组260的多个或几个新对准键中的。对准键组260本身可以作为整体横跨晶圆202的给定直径被镜像。如图所示，对准键组260包括总共五个新对准键。
33.提供了新对准键262所属的对准键组260的放大视图272以更好地说明对准键组260。如图所示，新对准键262离晶圆202的边界最近，并且其被用于在执行后续制造工艺的第一光刻操作时在晶圆202上的半导体器件的第一光刻层上对准。然而，在使用新对准键262进行对准之前，可以要求晶圆202从晶圆平面108的基本上东南偏南取向旋转到晶圆平面108的基本上西南偏南取向。这样做将新对准键262移动到对准器的物镜的视场中，以用于执行第一光刻操作的目的。
34.对准键组260还包括与新对准键262相邻的新对准键264。在这方面，新对准键264离晶圆202的边界其次最近，并且被用于在执行后续制造工艺的第二光刻操作时在晶圆202上的半导体器件的第二光刻层上对准。然而，在使用新对准键264进行对准之前，可以要求晶圆202从晶圆平面108的基本上东南偏南取向旋转到晶圆平面108的基本上东南偏东取向。这样做将新对准键264移动到对准器的物镜的视场中，以用于执行第二光刻操作的目的。
35.在一些实施例中，对准键组260中的每个新对准键对应于半导体器件的相应的、不同的层。然而在其它实施例中，对准键组260中的一些新对准键可以对应于半导体器件的相同层。在这样的其它实施例中，例如，第一和第二光刻操作可以在半导体器件的相同光刻层上而不是在半导体器件的不同光刻层上被执行。
36.如上所指出的，在旋转晶圆202使得新的对准键在对准器的物镜的视场内移动之后，然后可以执行对准操作以将物镜的标线与新的对准键对准。为此，提供与平面图相关联的描绘220以示出对准对准器的物镜的标线222
1-3
的不同阶段，使得标线222
1-3
对准新对准键224
1-3
。如所指出的，根据一些实施例，这些阶段仅在晶圆202被旋转使得新对准键224
1-3
在物镜的视场内移动之后发生。新对准键224
1-3
可以对应于新对准键252和/或对应于新对准键262。
37.至少在一些实施例中，物镜充当与对准器相关联的光掩模的特征的代理，而新对准键224
1-3
充当晶圆202上的半导体器件的特征的代理。以这种方式，标线222
1-3
与新对准键224
1-3
未对准表示光掩模的特征也与半导体器件的特征未对准。类似地，将标线222
1-3
与新对准键224
1-3
对准导致光掩模的特征也变得与半导体器件的特征对准。
38.如图所示，在从描绘220的最左阶段出发到描绘220的最右阶段，标线222
1-3
相继地与描绘220的新对准键224
1-3
更对准。一旦取得对准，就可以使用光掩模在半导体器件的当前光刻层上执行后续制造工艺的当前光刻操作。
39.根据一个实施例，图3a-3b描绘了在一系列制造工艺的不同阶段期间在晶圆上的半导体器件的剖视图。剖视图对应于晶圆的垂直横截面，即垂直于晶圆的面的横截面。如图3a中所示，在一系列制造工艺的初始制造工艺的第一阶段310处，晶圆302包括衬底层312，其中衬底层312包括硅。晶圆302对应于图1的晶圆102。使用掺杂剂316和掺杂掩模314对衬底层312的顶部表面和底部表面两者进行掺杂。如本文所用，顶部表面也被称为上表面或前表面，而底部表面也被称为下表面或后表面。根据一个实施例，掺杂掩模314包括氧化物。
40.在衬底层312为n-衬底层的情况下，所使用的掺杂剂316为p掺杂剂。p掺杂剂的示例是硼，而n掺杂剂的示例是磷。如本文参考掺杂剂所用，上标中的符号或其缺失表示相对掺杂浓度，其中加号表示较高的相对掺杂浓度，减号表示较低的相对掺杂浓度，以及缺少符号表示中等相对掺杂浓度。这些符号在本文中是可用的，即使在这些符号不在上标中时，也可以与上标中的相同符号互换。连续的多个加号或减号可被用于表示相继较高或较低的相对掺杂浓度。
41.根据一个实施例，使用掺杂剂316掺杂晶圆302的衬底层312在初始制造工艺的第二阶段320处产生晶圆302。如所示出的，第二阶段320处的晶圆302包括隔离结构322，该隔离结构322将半导体器件在晶圆中彼此横向地隔离。在p掺杂剂被使用的情况下，隔离结构是p隔离结构。通常，一旦从晶圆302的顶部表面和底部表面扩散的掺杂剂316相遇，隔离结构322就被形成。换言之，为了形成隔离结构322，使用掺杂剂316对衬底层312的顶部表面和底部表面中的每一个进行掺杂，直到来自顶部表面的扩散的掺杂剂与来自底部表面的扩散的掺杂剂相遇为止。按照晶圆302的厚度，扩散的掺杂剂相遇的点通常可以接近于晶圆302的垂直中心。
42.在一个实施例中，可以使用掺杂剂316进一步掺杂晶圆302的衬底层312的顶部表面和底部表面两者，以在初始制造工艺的第三阶段330处产生晶圆302。如所示出的，第三阶段330处的晶圆302包括下基底层332和上基底层334。在使用p掺杂剂的情况下，下基底层332是p下基底层，并且上基底层是p上基底层。然后可以使用不同的掺杂剂掺杂上基底层334。掺杂上基底层334产生顶层336。在n-衬底层的情况下，此掺杂剂是n
+
掺杂剂，并且顶层336是n
+
顶层。
43.至少在一些实施例中，从晶圆302的表面的平面图看，顶层336在面积上比上基底层334小，从而暴露出上基底层334的至少一部分。附加地或可替选地，衬底层312在厚度上大于下基底层332、上基底层334、和顶层336以及隔离结构322中的每一个。
44.在产生顶层336之后，在初始制造工艺的第四阶段340处，在晶圆302的隔离结构
322上方形成初始对准键342。初始对准键342对应于图1的现有对准键110之一。基于初始对准键342，执行对准操作以形成用于晶圆302中的每个半导体器件的沟槽(moat)338。根据实施例，对准操作和沟槽形成可以作为第四阶段340或初始制造工艺的后续阶段的一部分发生。
45.在一个实施例中，沟槽338可以被表征为基于晶圆302的平面图而形成在每个半导体器件的上基底层334周围。因此，基于晶圆302的平面图，沟槽338环绕上基底层334。沟槽338可以经由诸如硅蚀刻工艺的蚀刻工艺而形成。
46.此外，沟槽338部分地暴露出衬底层312、上基底层334、顶层336和隔离结构中的每一个。此外，衬底层312仅经由沟槽338暴露。另一方面，至少在一些实施例中，沟槽338不暴露任何下基底层332。根据一个实施例，因为沟槽338在晶圆302中具有圆柱形形状，所以基于晶圆302的剖视图，沟槽338具有半圆的形状。然而，上基底层334不一定需要由沟槽338暴露，这取决于要在晶圆302中制造的半导体器件的类型。在某些可替选的实施例中，上基底层334根本不经由沟槽338暴露。下面结合图4a-4b进一步描述沟槽338的形成。
47.在形成沟槽338之后，在晶圆302的顶部表面上的一个或多个电镀区域之上形成玻璃沉积，其被表示为玻璃339。一个或多个电镀区域能够包括晶圆302中的每个半导体器件的相应的一个或多个电镀区域。在特定实施例中，基于晶圆302的平面图，相应的一个或多个电镀区域包括沟槽338本身以及由沟槽338限定的区域中的一个或多个附加区域。根据一个实施例，玻璃沉积在每个电镀区域之上构成相应镀层，该相应镀层包括电玻璃。
48.如图3b所示，晶圆302在一系列制造工艺的第五阶段350期间的剖视图示出了晶圆302中的半导体器件作为晶闸管352。至少在一些实施例中，与第一至第四阶段不同(其是初始制造工艺的阶段)，第五阶段350是一系列制造工艺序列的后续制造工艺的阶段。
49.根据一个实施例，晶闸管352具有包括阳极354、阴极356和栅极358的端子。阳极354被形成在下基底层332上，阴极356被形成在顶层336上，并且栅极358被形成在上基底层334上。每个端子包括通过后续制造工艺的一个或多个光刻操作形成的一个或多个光刻层。下面结合图5a-5b进一步描述端子的形成。
50.在一个实施例中，下基底层332和顶层336中的每个构成晶闸管352的相应发射极层。下基底层332构成发射极层可以是针对某些类型的晶闸管的情况，诸如硅控整流器(silicon controlled rectifier，scr)。对于某些其它类型的晶闸管，诸如交流电(triac)，下基底层不构成任何发射极层。
51.此外，晶闸管352具有包括第一结j1 360、第二结j2 362和第三结j3 364的p-n结。第一结j1 360被设置在下基底层332和衬底层312之间。第二结j2 362被设置在衬底层312和上基底层334之间。第三结j3 364被设置在上基底层334和顶层336之间。
52.在第五阶段350，后续对准键344被形成在已经包含初始对准键342的隔离结构322上方。后续对准键344对应于图1的新对准键152。如前所述，为防止后续对准键344与晶闸管352或与初始对准键342重叠，可以在形成后续对准键344之前要求晶圆302旋转。该重叠是从晶圆302的表面的平面图的角度确定的。
53.尽管为了说明和解释本文参考n-衬底层描述了实施例，但这样并不旨在限制所公开的实施例的范围。例如，通过反转本文公开的每种掺杂剂的各自极性，本文公开的技术适用于p-衬底层的可替选用例。
54.根据一个实施例，图4a-4b描绘了在一系列制造工艺的初始制造工艺的不同阶段期间晶圆上的半导体器件的剖视图。每个阶段可以对应于相应的、相同的或不同的光刻操作。在特定实施例中，图4a-4b的阶段对应于形成图3a的沟槽338的单个、光刻操作。光刻操作是在硅上操作的类型。
55.如图4a所示，在初始制造工艺的第一阶段410处提供衬底层412。衬底层412可对应于图3a的第三阶段330处的晶圆302的元件中的任何一个或多个。在一个实施例中，衬底层412对应于图3a的晶圆302的整体，包括上基底层334、衬底层312和隔离结构322。在该实施例中，衬底层412可以理解为在处理方面对应于来自第一阶段310但在图3a的第三阶段330处的衬底层312。
56.在第一阶段410处，可选地在衬底层412上执行硅沉积，衬底层412本身可以包括硅。该硅沉积导致在初始制造工艺的第二阶段420处在衬底层412之上形成硅层422。
57.在第二阶段420处，向硅层422施加光致抗蚀剂涂层。可替选地，如果未执行硅沉积，则将光致抗蚀剂涂层施加到衬底层412。施加光致抗蚀剂涂层导致在初始制造工艺的第三阶段430处在硅层422和/或衬底层412上方形成光致抗蚀剂层432。
58.在第三阶段430处，经由使用光掩模434的图案暴露将紫外(uv)光436施加到光致抗蚀剂层432。为此，首先使用图3a的初始对准键342将光掩模434与晶圆对准。将uv光施加到光致抗蚀剂层432在初始制造工艺的第四阶段440中产生具有暴露区域442的光致抗蚀刻剂层432。
59.在第四阶段440处，将显影剂溶剂444施加到具有暴露区域442的光致抗蚀剂层432上。为此，为了去除暴露区域442，显影剂溶剂444为正-光致抗蚀剂类型。在替代的实施例中，显影剂溶剂444可以是负-光致抗蚀剂类型以去除光致抗蚀剂层432的未暴露区域，条件是在第三阶段430处使用构成光掩模434相反的不同光掩模。在初始制造工艺的第五阶段450处，将显影剂溶剂444施加到光致抗蚀剂层432产生具有被去除了暴露区域的光致抗蚀剂层432。
60.在第五阶段430处，基于去除了暴露区域的光致抗蚀剂层432对硅层422执行化学蚀刻。在初始制造工艺的第六阶段460处，执行该化学蚀刻导致硅层422被蚀刻。
61.在第六阶段460处，在晶圆上执行光致抗蚀剂去除。在初始制造工艺的第七阶段470处，执行光致抗蚀剂去除导致光致抗蚀剂层被去除的蚀刻硅层422。
62.在第七阶段470处，向晶圆添加绝缘体。在一些实施例中，绝缘体可以是二氧化硅。在初始制造工艺的第八阶段480处，向晶圆添加绝缘体产生具有绝缘体区域482的蚀刻硅层432。
63.如果任何附加的光刻层仍待处理，则第八阶段480恢复到第一阶段410，以重复用于待处理的下一个光刻层的阶段。如果没有附加的光刻层仍然待处理，则在第八阶段480处不执行处理，并且处理可以被视为已经在第七阶段470之后完成。通过执行根据图4a-4b的初始制造工艺的阶段，沟槽338被形成在图3a的晶圆302上。
64.根据一个实施例，图5a-5b描绘了在一些制造工艺中的后续制造工艺的不同阶段期间晶圆上的半导体器件的剖视图。每个阶段可以对应于相应的、相同的或不同的光刻操作。在特定实施例中，图5a-5b的阶段对应于一个或多个光刻操作以形成图3b的端子中的一个或多个，端子包括阳极354、阴极356和栅极358。与图4a-4b的光刻操作(其是在硅上操作
的类型)不同，图5a-5b的一个或多个光刻操作是在金属上操作的类型。
65.如图5a所示，在后续制造工艺的第一阶段510处提供衬底层512。衬底层512可以对应于图3b的第五阶段350处的晶圆302的元件中的任何一个或多个。在一个实施例中，衬底层512对应于图3b的晶圆302的整体，包括上基底层334和/或顶层336。在该实施例中，衬底层512可以理解为在处理方面对应于来自图3a的第一阶段310但在图3b的第五阶段350处的衬底层312。
66.在第一阶段510处，将光致抗蚀剂涂层施加到衬底层512。施加光致抗蚀剂涂层导致在后续制造工艺的第二阶段520处在衬底层512之上形成光致抗蚀剂层522。
67.在第二阶段520处，经由使用光掩模524的图案曝光将uv光526施加到光致抗蚀剂层522。为此，光掩模524首先使用图3b的后续对准键344与晶圆对准。在后续对准键344可被使用之前，然而，可以要求旋转晶圆以在对准器的物镜的视场内移动后续对准键344。例如，可以要求晶圆从图1的平面图150中描绘的取向旋转以匹配图2的平面图200中描绘的取向。在后续制造工艺的第三阶段530中，将uv光施加到光致抗蚀剂层522产生具有暴露区域532的光致抗蚀剂层522。
68.在第三阶段530，将显影剂溶剂534施加到具有暴露区域532的光致抗蚀剂层522上。为此，为了去除暴露区域532，显影剂溶剂534为正-光致抗蚀剂类型。在替代的实施例中，显影剂溶剂534可以是负-光致抗蚀剂类型以去除光致抗蚀剂层522的未暴露区域，条件是在第二阶段520处使用构成光掩模522相反的不同光掩模。在后续制造工艺的第四阶段540处，将显影剂溶剂534施加到光致抗蚀剂层522产生具有被去除了暴露区域的光致抗蚀剂层522。
69.在第四阶段540处，在晶圆上执行金属薄膜沉积。在后续制造工艺的第五阶段550处，在晶圆上执行金属薄膜沉积在光致抗蚀剂层522和衬底层512之上产生金属沉积552。
70.在第五阶段550处，对金属沉积552执行化学蚀刻。在后续制造工艺的第六阶段560处，执行化学蚀刻导致金属沉积552被蚀刻。特别地，金属沉积552被蚀刻使得在光致抗蚀剂层522之上的金属沉积被移除的同时衬底层512之上的金属沉积保留。
71.在第六阶段560处，在晶圆上执行光致抗蚀剂去除。在后续制造工艺的第七阶段570处，执行光致抗蚀剂去除导致光致抗蚀剂层被去除的蚀刻金属沉积552。
72.在第七阶段570处，向晶圆添加绝缘体。在一些实施例中，绝缘体可以是二氧化硅。在后续制造工艺的第八阶段580处，向晶圆添加绝缘体产生具有绝缘体区域582的金属沉积552。
73.如果任何附加的光刻层仍待处理，则第八阶段580恢复到第一阶段510，以重复用于待处理的下一个光刻层的阶段。如果没有附加的光刻层仍然待处理，则在第八阶段580处不执行处理，并且处理可以被视为已经在第七阶段570之后完成。通过执行根据图5a-5b的后续制造工艺的阶段，在图3b中形成端子中的一个或多个，该端子包括阳极354、阴极356和栅极358。
74.根据一个实施例，图6是描绘具有对准键容纳的一系列制造工艺600的流程图。如图所示，一系列制造工艺600包括初始制造工艺602和后续制造工艺604。初始制造工艺602和后续制造工艺604分别对应于结合前面的图描述的初始和后续制造工艺。
75.如图所示，初始制造工艺602开始于步骤605，其中提供晶圆的衬底层。在步骤610
处，通过掺杂衬底层的第一部分在晶圆中形成隔离结构。在步骤615处，通过掺杂衬底层的第二部分来形成晶圆的下基底层。在步骤620处，通过掺杂衬底层的第三部分来形成上基底层。取决于实施例，步骤615和620的顺序可以被颠倒，或者步骤615和620可以并发或同时地被执行。在步骤625处，通过仅掺杂上基底层的一部分来形成顶层。
76.在步骤630处，初始对准键被形成在隔离结构之上。在步骤635处，围绕要在晶圆中制造的每个半导体器件的上基底层形成相应的沟槽。每个沟槽可以使用一个或多个初始光刻操作(其使用初始对准键进行对准)来形成。
77.在步骤640处，在晶圆中的每个半导体器件的每个电镀区域之上形成玻璃沉积。玻璃沉积在每个电镀区域之上构成相应镀层，其中相应镀层包括电玻璃。在步骤640之后，初始制造工艺602终止。
78.如图所示，后续制造工艺604开始于步骤645，其中在隔离结构之上形成一个或多个新对准键。为避免一个或多个新对准键与半导体器件和/或现有对准键之间的重叠，在形成一个或多个新对准键之前，可以要求晶圆从图1的平面图100中描绘的取向旋转以匹配图1的平面150中描绘的取向。
79.在步骤650处，使用一个或多个后续光刻操作形成半导体器件的一个或多个端子，该一个或多个后续光刻操作使用一个或多个新对准键进行对准。为此，首先使用一个或多个新对准键将光掩模与晶圆对准。然而，在新对准键可被使用之前，可以要求旋转晶圆以在对准器的物镜的视场内移动新对准键。例如，可以要求晶圆从图1的平面图150中描绘的取向旋转以匹配图2的平面图200中描绘的取向。
80.在一些实施例中，可以进一步处理晶圆，包括切割晶圆以将半导体器件与晶圆分离。在步骤650之后，后续制造工艺604终止。在初始制造工艺602和后续制造工艺604之后，一系列制造工艺600终止。
81.根据一个实施例，图7是描绘了具有对准键容纳的后续制造工艺702的流程图700。后续制造工艺702对应于图6的后续制造工艺604。如图所示，后续制造工艺702开始于步骤705，其中提供晶圆，其中在已经执行了初始制造工艺之后，半导体器件的制造要经由后续制造工艺来完成。
82.根据一个实施例，晶圆包括隔离结构，其在晶圆中将半导体器件彼此横向地隔离。晶圆还包括用于在初始制造工艺中晶圆-光掩模对准的一个或多个初始对准键。一个或多个初始对准键被设置在隔离结构之上和晶圆的表面的第一直径上。
83.在步骤710处，一个或多个后续对准键(用于在后续制造工艺中使用)被形成在晶圆中的隔离结构之上。一个或多个后续对准键被设置在隔离结构之上并且在晶圆的表面的第二直径上。第一直径和第二直径是具有相同程度或不同程度的不同直径。
84.在步骤715处，在晶圆上执行后续制造工艺。后续制造工艺包括一个或多个光刻操作，其中一个或多个后续对准键被用于晶圆-光掩模对准。为此，首先使用一个或多个后续对准键将光掩模与晶圆对准。然而，在一个或多个后续对准键可被使用之前，可以要求旋转晶圆以在对准器的物镜的视场内移动一个或多个后续对准键。例如，可以要求晶圆从图1的平面图150中描绘的取向旋转以匹配图2的平面图200中描绘的取向。
85.此外，一个或多个光刻操作的每个下一光刻操作可在一个或多个后续对准键的下一后续对准键可被用于对准之前要求晶圆的进一步旋转。例如，可以要求晶圆从图2的平面
图200中描绘的取向进一步旋转以匹配图2的平面图250中描绘的取向。在步骤715之后，后续工艺702终止。
86.有利地，通过使用本文公开的技术在单个晶圆上容纳一系列制造工艺的对准键，可以防止后续对准键与半导体器件和/或初始对准键之间的重叠。这样做至少在某些情况下可以改进通过在晶圆上执行一系列制造工艺而制造的半导体器件的产量和/或质量的度量。
87.进一步的实施例描述如下。一个实施例特别提供了一种具有对准键容纳的半导体器件制造方法。该方法包括提供晶圆，其中半导体器件的制造将在已经执行初始制造工艺之后经由后续制造工艺完成。晶圆包括在晶圆中将半导体器件彼此横向地隔离的隔离结构。晶圆还包括用于在初始制造工艺中晶圆-光掩模对准的一个或多个初始对准键。一个或多个初始对准键被设置在隔离结构之上和晶圆的表面的第一直径上。
88.该方法还包括在晶圆中的隔离结构之上形成一个或多个后续对准键，以用于在后续制造工艺中使用。一个或多个后续对准键被设置在隔离结构之上和晶圆的表面的第二直径上。第一直径和第二直径是不同的直径。该方法还包括在晶圆上执行后续制造工艺。后续制造工艺包括一个或多个光刻操作，该一个或多个后续对准键用于晶圆-光掩模对准。
89.另一个实施例特别提供了用于制造半导体器件的晶圆。晶圆包括在晶圆中将半导体器件彼此横向地隔离的隔离结构。隔离结构包括在初始制造工艺中用于晶圆-光掩模对准的一个或多个初始对准键。隔离结构还包括在后续制造工艺中用于晶圆-光掩模对准的一个或多个后续对准键。一个或多个初始对准键被设置在隔离结构之上和晶圆的表面的第一直径上。一个或多个后续对准键被设置在隔离结构之上和晶圆的表面的第二直径上。第一直径和第二直径是不同的直径。
90.又一个实施例特别提供了在晶圆中制造的半导体器件。半导体器件包括下基底层。半导体器件还包括被设置在下基底层上方的衬底层。该半导体器件是通过晶圆的隔离结构在晶圆中彼此横向地隔离的半导体器件。隔离结构包括在初始制造工艺中用于晶圆-光掩模对准的一个或多个初始对准键。隔离结构还包括在后续制造工艺中用于晶圆-光掩模对准的一个或多个后续对准键。一个或多个初始对准键被设置在隔离结构之上和晶圆的表面的第一直径上。一个或多个后续对准键被设置在隔离结构之上和晶圆的表面的第二直径上。第一直径和第二直径是不同的直径。
91.尽管已经参照某些实施例公开了本实施例，但是在不背离如所附权利要求书中所限定的本公开的范围和领域的情况下，对所描述的实施例的许多修改、改变和更改是可能的。因此，旨在本实施例不限于所描述的实施例，并且其具有由以下权利要求的语言及其等效物限定的全部范围。

技术特征：
1.一种用于制造半导体器件的晶圆，其特征在于，所述晶圆包括：隔离结构，其在所述晶圆中将所述半导体器件彼此横向地隔离，所述隔离结构包括在初始制造工艺中用于晶圆-光掩模对准的一个或多个初始对准键，所述隔离结构还包括在后续制造工艺中用于晶圆-光掩模对准的一个或多个后续对准键；其中，所述一个或多个初始对准键被设置在所述隔离结构之上和所述晶圆的表面的第一直径上，并且其中，所述一个或多个后续对准键被设置在所述隔离结构之上和所述晶圆的表面的第二直径上，所述第一直径和第二直径是不同的直径。2.根据权利要求1所述的晶圆，其特征在于，还包括：下基底层；以及对于所述半导体器件中的每个半导体器件：衬底层，其被设置在所述下基底层上方；上基底层，其被设置在所述衬底层上方；以及顶层，其被设置在所述上基底层上方且面积小于所述上基底层，其中，所述衬底层的厚度大于以下中的每一个：所述下基底层、所述上基底层和所述顶层。3.根据权利要求1所述的晶圆，其特征在于，在形成所述一个或多个后续对准键之前，所述晶圆围绕基本上垂直于所述晶圆的表面的轴旋转，其中，旋转所述晶圆防止所述一个或多个后续对准键与所述半导体器件重叠，并且其中，旋转所述晶圆进一步防止所述一个或多个后续对准键与所述一个或多个初始对准键重叠。4.根据权利要求1所述的晶圆，其特征在于，所述后续制造工艺包括：旋转所述晶圆，使得用于供在所述一个或多个光刻操作中的第一光刻操作中使用的第一光掩模在取向方面与所述一个或多个后续对准键中的至少第一后续对准键基本上对准，其中，所述晶圆围绕与所述晶圆的表面基本上垂直的轴旋转；以及在旋转所述晶圆之后，使用所述第一光掩模在所述半导体器件的第一光刻层上执行所述第一光刻操作。5.根据权利要求4所述的晶圆，其特征在于，所述一个或多个光刻操作包括多个光刻操作，其中，所述一个或多个后续对准键包括多个后续对准键，并且其中，执行所述后续制造工艺还包括：旋转所述晶圆，使得用于供在所述多个光刻操作中的第二光刻操作中使用的第二光掩模在取向方面与所述多个后续对准键中的至少第二后续对准键基本上对准，其中，所述晶圆围绕所述轴旋转；以及在旋转所述晶圆之后，使用所述第二光掩模在所述半导体器件的第二光刻层上执行所述第二光刻操作，所述第二光刻层被设置在所述第一光刻层之上。6.根据权利要求5所述的晶圆，其特征在于，所述多个后续对准键是对准键组中的，其中，所述对准键组的每个后续对准键被用于对准所述半导体器件的不同光刻层；其中，所述对准键组的镜像副本被形成所述第二直径上和在所述晶圆中的所述隔离结构之上，其中，所述镜像副本包括在所述晶圆的表面的整个给定直径上被镜像的副本，所述给定直径基本上垂直于所述第二直径；其中，旋转所述晶圆使得所述第二光掩模在取向方面至少与所述第二后续对准键基本上对准，包括旋转所述晶圆，使得所述第二光掩模在取向方面与所述第二后续对准键和所
述第二后续对准键的镜像副本两者基本上对准。7.根据权利要求1所述的晶圆，其特征在于，所述一个或多个后续对准键是通过在所述隔离结构之上沉积材料层并蚀刻所沉积的材料层而形成的。8.根据权利要求1所述的晶圆，其特征在于，后续制造工艺中的晶圆-光掩模对准包括所述晶圆和光掩模之间的对准，所述光掩模包括掩模对准器的部件。9.根据权利要求8所述的晶圆，其特征在于，所述掩模对准器包括接触对准器、接近对准器和投影对准器中的至少一个。10.根据权利要求8所述的晶圆，其特征在于，相对于使用与半导体器件或与初始对准键重叠的后续对准键，所述晶圆以更高的精度度量与所述光掩模对准。11.一种在晶圆中制造的半导体器件，其特征在于，所述半导体器件包括：下基底层；以及衬底层，其被设置在所述下基底层上方；其中，所述半导体器件是由所述晶圆的隔离结构在所述晶圆中彼此横向地隔离的多个半导体器件，所述隔离结构包括在初始制造工艺中用于晶圆-光掩模对准的一个或多个初始对准键，所述隔离结构还包括在后续制造工艺中用于晶圆-光掩模对准的一个或多个后续对准键；其中，所述一个或多个初始对准键被设置在所述隔离结构之上和所述晶圆的表面的第一直径上，并且其中，所述一个或多个后续对准键被设置在所述隔离结构之上和所述晶圆的表面的第二直径上，所述第一直径和第二直径是不同的直径。12.根据权利要求11所述的半导体器件，其特征在于，还包括：上基底层，其被设置在所述衬底层上方；以及顶层，其被设置在所述上基底层上方且面积小于所述上基底层，其中，所述衬底层的厚度大于以下中的每一个：所述下基底层、所述上基底层和所述顶层。13.根据权利要求11所述的半导体器件，其特征在于，在形成所述一个或多个后续对准键之前，所述晶圆围绕基本上垂直于所述晶圆的表面的轴旋转，其中，旋转所述晶圆防止所述一个或多个后续对准键与所述多个半导体器件重叠，并且其中，旋转所述晶圆进一步防止所述一个或多个后续对准键与所述一个或多个初始对准键重叠。14.根据权利要求11所述的半导体器件，其特征在于，所述后续制造工艺包括：旋转所述晶圆，使得用于供在所述一个或多个光刻操作中的第一光刻操作中使用的第一光掩模在取向方面与所述一个或多个后续对准键中的至少第一后续对准键基本上对准，其中，所述晶圆围绕与所述晶圆的表面基本上垂直的轴旋转；以及在旋转所述晶圆之后，使用所述第一光掩模在所述多个半导体器件的第一光刻层上执行所述第一光刻操作。15.根据权利要求14所述的半导体器件，其特征在于，所述一个或多个光刻操作包括多个光刻操作，其中，所述一个或多个后续对准键包括多个后续对准键，并且其中，执行所述后续制造工艺还包括：旋转所述晶圆，使得用于供在所述多个光刻操作中的第二光刻操作中使用的第二光掩模在取向方面与所述多个后续对准键中的至少第二后续对准键基本上对准，其中，所述晶圆围绕所述轴旋转；以及
在旋转所述晶圆之后，使用所述第二光掩模在所述多个半导体器件的第二光刻层上执行所述第二光刻操作，所述第二光刻层被设置在所述第一光刻层之上。16.根据权利要求15所述的半导体器件，其特征在于，所述多个后续对准键是对准键组中的，其中，所述对准键组的每个后续对准键被用于对准所述多个半导体器件的不同光刻层；其中，所述对准键组的镜像副本被形成在所述第二直径上和所述晶圆中的所述隔离结构之上，其中，所述镜像副本包括在所述晶圆的表面的整个给定直径上被镜像的副本，所述给定直径基本上垂直于所述第二直径；其中，旋转所述晶圆使得所述第二光掩模在取向方面至少与所述第二后续对准键基本上对准，包括旋转所述晶圆，使得所述第二光掩模在取向方面与所述第二后续对准键和所述第二后续对准键的镜像副本两者基本上对准。17.根据权利要求11所述的半导体器件，其特征在于，所述一个或多个后续对准键是通过在所述隔离结构之上沉积材料层并蚀刻所沉积的材料层而形成的。18.根据权利要求11所述的半导体器件，其特征在于，后续制造工艺中的晶圆-光掩模对准包括所述晶圆和光掩模之间的对准，所述光掩模包括掩模对准器的部件。19.根据权利要求18所述的半导体器件，其特征在于，所述掩模对准器包括接触对准器、接近对准器和投影对准器中的至少一个。20.根据权利要求18所述的半导体器件，其特征在于，相对于使用与半导体器件或与初始对准键重叠的后续对准键，所述晶圆以更高的精度度量与所述光掩模对准。

技术总结
公开了一种用于制造半导体器件的晶圆和在晶圆中制造的半导体器件。提供了一种晶圆，其中半导体器件的制造在已经执行初始制造工艺之后将经由后续制造工艺来完成。晶圆包括在晶圆中将半导体器件彼此横向地隔离的隔离结构。晶圆还包括在初始制造工艺中用于晶圆-光掩模对准的初始对准键。初始对准键被设置在隔离结构之上。在隔离结构之上形成用于在后续制造工艺中使用的后续对准键。在晶圆上执行后续制造工艺。后续制造工艺包括光刻操作，其中后续对准键被用于晶圆-光掩模对准。光掩模对准。光掩模对准。


技术研发人员：贾雪松
受保护的技术使用者：力特半导体（无锡）有限公司
技术研发日：2023.03.10
技术公布日：2023/10/20