光学传感器和用于制造光学传感器的方法与流程

1.本公开总体上涉及一种光学传感器，特别地涉及一种其中传感器的像素包括第一和第二沟槽的光学传感器，以及涉及一种用于制造这种光学传感器的方法。


背景技术：

2.基于半导体装置的光学传感器可以被采用用于多种多样的目的。例如，这种光学传感器可以用于测量传感器与物体之间的距离或用于测量该物体的速度。然而，这种光学传感器(其可以例如是飞行时间传感器)的性能可能受到称为“寄生光灵敏度”(pls)的效应的负面影响。当光子不在传感器的像素的专用光活性区域中、但是代替地在像素的存储器部分中被吸收时，可能发生这个问题。与在光活性区域中由光子生成的电子不同，在存储器部分中生成的电子不被像素的调制部分调制，并且因此增加了像素中的噪声水平。此外，可能期望实现高全阱电容和/或能够特别快速地耗尽这种像素的存储器部分。改进的光学传感器和用于制造光学传感器的改进方法可以有助于解决这些和其它问题。
3.本发明所基于的问题通过独立权利要求的特征来解决。在从属权利要求中描述了进一步有利的示例。


技术实现要素：

4.各个方面涉及一种光学传感器，该光学传感器包括：至少一个像素，该像素包括：光活性区域，被配置为将光子转换成电子和空穴；第一和第二调制栅极，被配置为针对间接飞行时间测量进行调制，第一和第二调制栅极被布置在像素的前侧上、在光活性区域上方或延伸到光活性区域中；第一和第二沟槽，被布置在光活性区域的相对的侧向侧上，沟槽从前侧延伸到像素中；以及第一和第二存储器部分，第一存储器部分侧向地布置在第一沟槽旁边，并且通过第一沟槽与光活性区域至少部分地分离，第二存储器部分侧向地布置在第二沟槽旁边，并且通过第二沟槽与光活性区域至少部分地分离，第一和第二存储器部分被配置为当第一调制栅极、第二调制栅极分别激活时收集在光活性区域中生成的电子，其中第一和第二沟槽包括被配置为用作针对光活性区域中的光子的反射结构的气隙。
5.各个方面涉及一种用于制造光学传感器的方法，该方法包括：通过以下步骤制造光学传感器的至少一个像素：制造被配置为将光子转换成电子和空穴的光活性区域；制造被配置为针对间接飞行时间测量进行调制的第一和第二调制栅极，第一和第二调制栅极被制造在像素的前侧上、在光活性区域上方或延伸到光活性区域中；在光活性区域的相对的侧向侧上制造第一和第二沟槽，沟槽从前侧延伸到像素中；以及侧向地在第一沟槽旁边制造第一存储器部分，使得第一存储器部分通过第一沟槽与光活性区域至少部分地分离，并且侧向地在第二沟槽旁边制造第二存储器部分，使得第二存储器部分通过第二沟槽与光活性区域至少部分地分离，第一和第二存储器部分被配置为当第一调制栅极、第二调制栅极分别激活时收集在光活性区域中生成的电子，其中第一和第二沟槽包括被配置为用作针对光活性区域中的光子的反射结构的气隙。
附图说明
6.附图图示了示例并且与说明书一起用于解释本公开的原理。鉴于以下详细描述，将容易认识到本公开的其它示例和预期优点中的许多预期优点。附图的元件相对于彼此不一定是按比例的。相同的附图标记表示对应的类似部分。
7.图1a和图1b示出了用于光学传感器的示例性像素的顶视图(图1a)和截面图(图1b)，其中该像素包括第一和第二沟槽，该第一和第二沟槽分别将第一存储器部分、第二存储器部分与该像素的光活性区域至少部分地分离。
8.图2示出了根据特定示例的图1的像素的截面图，其中第一和第二沟槽的内侧壁被涂覆有第一层。
9.图3示意性地示出了光子从第二沟槽反射回到像素的光活性区域中。
10.图4a和图4b示出了用于光学传感器的另一示例性像素的顶视图(图4a)和截面图(图4b)，其中除了第一和第二沟槽之外，像素还包括背侧沟槽。
11.图5示出了被配置为测量传感器与物体之间的距离和/或测量该物体的速度的光学传感器。
12.图6是用于制造光学传感器的方法的流程图，其中该方法特别地包括在像素中制造第一和第二沟槽。
具体实施方式
13.在下面的详细描述中，参考所描述的附图的定向使用方向术语，诸如“顶”、“底”、“左”、“右”、“上”、“下”等。因为本公开的部件可以以多个不同的定向来定位，所以方向术语仅用于说明的目的。要理解，可以利用其他示例，并且可以进行结构或逻辑改变。
14.此外，虽然可能仅关于若干实现方式中的一个实现方式来公开示例的特定特征或方面，但是如对于任何给定或特定应用可能是期望的和有利的，这样的特征或方面可以与其他实现方式的一个或多个其他特征或方面组合，除非另外特别指出或除非技术上限制。
15.可以使用术语“耦合”和“连接”以及其派生词。应当理解，这些术语可以用于指示两个元件彼此协作或相互作用，而不管它们是直接物理接触还是电接触，或者它们彼此不直接接触；中间元件或层可以被设置在“结合”、“耦合”或“连接”的元件之间。然而，还可能的是，“结合”、“耦合”或“连接”的元件彼此直接接触。此外，术语“示例性”仅仅意在为示例，而不是最佳的或最优的。
16.在若干示例中，层或层堆叠被施加到彼此，或者材料被施加或沉积到层上。应当认识到，如“施加”或“沉积”的任何这样的术语意在照字面意义涵盖将层施加到彼此上的所有种类和技术。特别地，它们意在涵盖其中层作为整体被一次施加的技术以及其中层以顺序方式被沉积的技术。
17.高效光学传感器和用于制造光学传感器的高效方法可以例如减少材料耗用、欧姆损耗、化学废物等，并且因此使得能够节省能量和/或资源。如在本说明书中说明的，改进的光学传感器和用于制造光学传感器的改进的方法因此可以至少间接地贡献于绿色技术解决方案，即提供能量和/或资源使用的减轻的气候友好的解决方案。
18.图1a示出了用于光学传感器的像素100的顶视图，并且图1b示出了像素100沿着图1a中的线a-a'的截面图。光学传感器可以包括单个像素100或多个像素100，该多个像素100
可以例如被布置在阵列中。光学传感器可以例如是有源像素传感器(aps)。光学传感器可以例如是飞行时间(tof)传感器装置(的部分)。
19.像素100包括光活性区域110、第一调制栅极120、第二调制栅极122、第一沟槽130、第二沟槽132、第一存储器部分140和第二存储器部分142。像素100可以包括任何合适的半导体材料，例如si。像素100可以例如被配置为在红外(ir)和近红外光谱中是敏感的，例如对于波长为约850nm和/或约940nm的入射光是敏感的。
20.根据一个示例，像素100被配置用于背侧照明。根据另一示例，像素100被配置用于前侧照明。
21.光活性区域110被配置为例如通过内部光电效应将光子转换成电子和空穴。可以在一个或多个外延层中制造光活性区域110。光活性区域110可以例如包括一个或多个n型外延层，例如n型外延si层。光活性区域110可以基本上被布置在像素110的中心。在图1a中，使用虚线示出根据具体示例的光活性区域110的轮廓。
22.第一调制栅极120和第二调制栅极122被布置在光活性区域110上方，或者第一调制栅极120和第二调制栅极122延伸到光活性区域110中或被完全布置在光活性区域110内。调制栅极120、122可以特别地被布置在像素100的前侧101处。第一调制栅极120和第二调制栅极122被配置为被调制，使得可以利用光传感器执行间接飞行时间测量。调制栅极120、122可以例如包括多晶硅或由多晶硅组成。
23.调制栅极120、122可以具有任何合适的形状和任何合适的尺寸。根据一个具体示例，调制栅极120、122基本上具有如图1a中所示的l形。根据另一示例，调制栅极120、122具有矩形形状、正方形形状等。调制栅极120、122可以具有相同的形状和/或尺寸。调制栅极120、122可以相对于沟槽130、132对称地布置。
24.第一沟槽130和第二沟槽132被布置在光活性区域110的相对的侧向侧110_1和110_2上。光活性区域110可以特别地由侧向侧110_1和110_2处的沟槽130、132限制。第一沟槽130和第二沟槽132从像素的前侧101延伸到像素100中。
25.沟槽130、132可以具有任何合适的形状和任何合适的尺寸。沟槽130、132可以例如具有如图1a中所示的矩形占用区。该占用区可以例如具有在约1μm至约10μm的范围内的沿着占用区的较长侧测量的长度。该范围的下限也可以是约2μm、约3μm、约4μm或约5μm。该范围的上限也可以是约9μm、约8μm、约7μm或约6μm。占用区可以例如具有在约100nm至约1μm的范围内的沿着占用区的较短侧测量的宽度。该范围的下限也可以是约150nm、约200nm、约300nm、约400nm或约500nm。该范围的上限也可以是约900nm、约800nm、约700nm或约600nm。
26.沟槽130、132可以例如具有基本上矩形的横截面，如图1b所示。沟槽130、132可以具有从前侧101到沟槽130、132的底部133测量的任何合适的深度。沟槽130、132可以例如具有在约3μm至约10μm的范围内的深度。该范围的下限也可以为约4μm或约5μm，并且上限也可以为约9μm、约8μm、约7μm或约6μm。
27.根据图1b中所示的示例，第一沟槽130和第二沟槽132未从像素100的前侧101完全延伸到相对的背侧102。代替地，在沟槽130、132的底部133之下存在一部分，在该部分处，沟槽130、132之间的像素100的内部部分连接到在沟槽130、132外部的外部部分(在图1b中，外部部分在第一沟槽130的左侧且在第二沟槽132的右侧)。
28.第一沟槽130和第二沟槽132包括气隙(换句话说，第一沟槽130和第二沟槽132被
填充有空气或任何其它合适的气体)。以此方式，第一沟槽130和第二沟槽132被配置为用作针对光活性区域110中的光子的反射结构。在光活性区域110中生成的光子不能穿过沟槽130、132，但是代替地将被反射回到光活性区域110中。
29.第一存储器部分140侧向地布置在第一沟槽130旁边。此外，第一存储器部分140通过第一沟槽130与光活性区域110至少部分地分离。“至少部分地分离”可以意指第一存储器部分140仅在第一桥接区域150处连接到光活性区域110，其中第一沟槽130不延伸到第一桥接区域150中。在图1a中由短划线指示第一桥接区域150。
30.第二存储器部分142侧向地布置在第二沟槽132旁边。此外，第二存储器部分142通过第二沟槽132与光活性区域110至少部分地分离。第二存储器部分142可以例如仅在第二桥接区域152处连接到光活性区域110，其中第二沟槽132不延伸到第二桥接区域152中。在图1a中也由短划线指示第二桥接区域152。存储器部分140、142可以例如被布置在前侧101的表面下方。存储器部分140、142可以被布置为与背侧102相比更靠近前侧101。
31.根据一个示例，第一桥接区域150和第二桥接区域152包括电场优化注入物，电场优化注入物被配置为便于电子从光活性区域110到存储器部分140、142中的相应存储器部分的转移。电场优化注入物可以例如包括靠近前侧101的p注入物和在前侧101下方更深的n注入物。
32.根据一个示例，第一桥接区域150和第二桥接区域152的长度(在图1a中平行于沟槽130、132的较长侧测量的长度)不超过第一沟槽130和第二沟槽132的长度的一半。桥接区域150、52的长度也可以不超过沟槽130、132的长度的三分之一，不超过沟槽130、132的长度的四分之一，或不超过沟槽130、132的长度的五分之一。此外，存储器部分140、142的长度的不超过50％、或不超过40％、或不超过30％、或不超过20％可以耦合到桥接区域150、152，而沟槽140、142的长度的剩余部分可以通过沟槽130、132与光活性区域110解耦。
33.第一存储器部分140和第二存储器部分142被配置为当第一调制栅极120、第二调制栅极122分别激活时收集在光活性区域110中生成的电子。
34.根据一个示例，第一存储器部分140和第二存储器部分142是像素100的存储器节点。根据另一示例，第一存储器部分140和第二存储器部分142是像素100的钉扎二极管。存储器部分140、142可以例如包括像素100的n掺杂区域。存储器部分140、142可以由像素100的p阱围绕。
35.图2示出了根据具体示例的像素100的截面图。在图2的示例中，第一沟槽130和第二沟槽132的内侧壁由第一层134覆盖。第一层134可以完全覆盖沟槽130、132的内侧壁。可能的是，第一层134不仅覆盖沟槽130、132的内侧壁，而且还覆盖像素100的前侧101和/或背侧102。
36.根据一个示例，第一层134是或包括热氧化物层。该热氧化物层可以例如包括al2o3或由al2o3组成。该热氧化物层可以具有任何合适的厚度，例如在约1nm至约10nm的范围内的厚度。该范围的下限也可以是约2nm、约3nm、约4nm或约5nm。该范围的上限也可以是约9nm、约8nm、约7nm或约6nm。
37.根据一个示例，第一层134是或包括多晶硅层。该多晶硅层可以具有任何合适的厚度，例如在约10nm至约50nm的范围内的厚度。该范围的下限也可以是约15nm、约20nm或约25nm。该范围的上限也可以是约40nm、约35nm或约30nm。
38.根据一个示例，第一层134是或包括tin层。该tin层可以具有任何合适的厚度，例如在约10nm至约50nm的范围内的厚度。该范围的下限也可以是约15nm、约20nm或约25nm。该范围的上限也可以是约40nm、约35nm或约30nm。
39.第一层134例如可以是层堆叠，该层堆叠包括热氧化物层和多晶硅层两者，或由热氧化物层和多晶硅层两者组成。第一层134可以例如是层堆叠，该层堆叠包括热氧化物层和tin层两者，或由热氧化物层和tin层两者组成。第一层134可以例如是层堆叠，该层堆叠包括多晶硅层和tin层两者，或由多晶硅层和tin层两者组成。还可能的是，第一层134是层堆叠，该层堆叠包括热氧化物层、多晶硅层和tin层，或由热氧化物层、多晶硅层和tin层组成。层堆叠的个体层可以以任何可能的顺序相对于彼此布置，例如沟槽130、132的内侧壁上的热氧化物层、热氧化物层上的多晶硅层和多晶硅层上的tin层。
40.在任何情况下，包括第一层134的沟槽130、132的宽度(换言之，包括第一层134的沟槽130、132内的气隙的宽度)可以在上面关于图1a进一步描述的范围内。
41.多晶硅层和/或tin层可以被配置为布置在沟槽130、132内的导电涂层。此导电涂层可以电耦合到像素100的前侧101上的接触部。例如，第一沟槽130的导电涂层可以耦合到第一接触部，并且第二沟槽132的导电涂层可以耦合到第二接触部。
42.根据一个示例，像素100被配置为在积分时间间隔期间具有施加到第一沟槽130和/或第二沟槽132的导电涂层的负电势。该负电势可以引起空穴在表面处的累积，这转而可以减小像素100的暗电流(由于暗电流电子的俘获)。向沟槽130、132施加这样的负电势还可以有助于存储器部分140、142中的高全阱电容。
43.此外，在积分时间间隔结束时，可以将第二更强的负电势施加到第一沟槽130和/或第二沟槽132的导电涂层，使得将在第一存储器部分140和/或第二存储器部分142中汇集的电子朝向第一和/或第二浮置扩散部推出，以便读出像素100。以此方式，可以更快地消耗存储器部分140、142，这转而可以改进像素100的性能。
44.图3示意性地示出了使像素100配备有第一沟槽130和第二沟槽132的附加或替代益处。
45.如图3所示，在301处，光子进入像素100的光活性区域110。在302处，光子将离开光活性区域110，因为它尚未被吸收。然而，第二沟槽132用作将光子反射回到光活性区域110中的反射结构。沟槽130、132的反射特性可以归因于沟槽130、132内的气隙。特别地，为了使沟槽130、132反射特定波长的光子，气隙可能必须具有足够的宽度。沟槽130、132可能例如必须具有在上面关于图1a进一步描述的范围内的宽度。
46.在303处，由于内部光电效应，反射的光子在光活性区域110中产生电子-空穴对。如果光子已经能够离开光活性区域110并且代替地已经在存储器部分140、142中的一个存储器部分中生成电子-空穴对，则像素100中的噪声水平将增大。这是因为在存储器部分140、142中而不是在光活性区域110中生成的电子不被调制栅极120、122调制。此外，在像素100的积分时间段已经到期之后，可以在存储器部分120、122中生成电子。这些噪声效应可以被称为“寄生光灵敏度”(pls)。然而，通过使用沟槽130、132使存储器部分120、122光学绝缘，可以消除或至少减轻此噪声源。
47.图4a和图4b示出了另一个像素400，除了在下文中描述的差别，像素400可以与像素100类似或相同。图4a示出顶视图，并且图4b示出沿着图4a中的线a-a'的截面图。
48.特别地，像素400可以包括关于像素100描述的所有部件，并且像素400可以附加地包括另外的沟槽410。像素400可以包括任何合适数量的另外的沟槽410，例如四个另外的沟槽410。
49.如图4b所示，另外的沟槽410从背侧102延伸到像素400中，而第一沟槽130和第二沟槽132从前侧101延伸到像素400中。出于这个原因，第一沟槽130和第二沟槽132也可以被称为“前侧沟槽”，而另外的沟槽410也可以被称为“背侧沟槽”。
50.像素400可以是光学传感器的像素阵列的一部分。另外的沟槽410可以例如被配置为将像素400与阵列的相邻像素电分离和/或光学分离和/或机械分离。另外的沟槽410可以将像素400与光学传感器的其他部分(例如，其他像素)侧向地定界。
51.另外的沟槽410可以基本上具有与上面关于第一沟槽130和第二沟槽132进一步描述的相同或类似的尺寸。然而，还可能的是，另外的沟槽410具有不同的尺寸，例如更大或更小的尺寸。
52.根据一个示例，另外的沟槽410的内侧壁由第二层412覆盖。第二层412可以具有与上面关于第一层134进一步描述的相同或类似的材料组成和/或相同或类似的厚度。特别地，第二层可以包括热氧化物层或由热氧化物层组成。根据一个示例，第二层412不包括第一层134可以包括或可以不包括的导电涂层。
53.根据一个示例，像素400还包括漏极端子420。漏极端子420可以被布置在像素400的前侧101上。漏极端子420可以例如被布置在光活性区域110之上，或侧向地移位到光活性区域110的侧面。
54.根据一个示例，像素400可以还包括第一浮置扩散部430和第二浮置扩散部432。第一浮置扩散部430可以被布置在像素400的与第一存储器部分140相同的侧向侧上，并且第二浮置扩散部432可以被布置在像素400的与第二存储器部分142相同的侧向侧上。第一浮置扩散部430和第二浮置扩散部432可以被配置为像素400的读出部分并且可以电耦合到光学传感器的读出电路。
55.根据一个示例，像素400还可以包括第一转移栅极440和第二转移栅极442。第一转移栅极440可以被布置在第一存储器部分140与第一浮置扩散部430之间，并且第二转移栅极442可以被布置在第二存储器部分142与第二浮置扩散部432之间。第一转移栅极440和第二转移栅极442可以被配置为：在用于读出像素400的积分时间间隔结束时，将在第一存储器部分140和第二存储器部分142中累积的电子转移到第一浮置扩散部430和第二浮置扩散部432。
56.如由图4b中的虚线所指示的，像素400可以包括具有不同类型掺杂剂的若干半导体层。例如，第一半导体层450可以是p型层。第二半导体层452也可以是p型层，其中第二半导体层452具有比第一半导体层450更高或更低的p掺杂浓度。第三半导体层454可以是具有比第二半导体层452更高的p掺杂浓度的p型层。第四半导体层456可以是p型层，并且可以例如具有与第二半导体层452相同的p掺杂浓度。第二半导体层452和第四半导体层456可以例如形成p阱。光活性区域110可以包括n型掺杂剂。
57.图5示出了示例性光学传感器单元500，其可以包括具有一个或多个像素100或400(特别是像素100或400的阵列)的传感器部分510。光学传感器单元500可以例如是被配置为测量到物体520的距离d和/或物体520的速度的飞行时间(tof)传感器单元。根据一个示例，
光学传感器单元500还包括被配置用于发射光子的发射器部分530。根据另一示例，传感器部分510和发射器部分530是单独单元的一部分。
58.根据一个示例，光学传感器单元500(以及因此像素100或400)被配置用于前侧照明。根据另一示例，光学传感器单元500(以及因此像素100或400)被配置用于背侧照明。
59.图6是用于制造光学传感器的方法600的流程图。方法600包括制造光学传感器的至少一个像素。
60.在601处，方法600包括制造被配置为将光子转换成电子和空穴的光活性区域的动作。在602处，方法600包括制造被配置为针对间接飞行时间测量进行调制的第一和第二调制栅极的动作，第一和第二调制栅极被制造在像素的前侧上、在光活性区域上方或延伸到光活性区域中。在603处，方法600包括在光活性区域的相对的侧向侧上制造第一和第二沟槽的动作，沟槽从前侧延伸到像素中。在604处，方法600包括以下动作：侧向地在第一沟槽旁边制造第一存储器部分，使得第一存储器部分通过第一沟槽与光活性区域至少部分地分离，并且侧向地在第二沟槽旁边制造第二存储器部分，使得第二存储器部分通过第二沟槽与光活性区域至少部分地分离，第一和第二存储器部分被配置为当第一、第二调制栅极分别激活时收集在光活性区域中生成的电子，其中第一和第二沟槽包括被配置为用作针对光活性区域中的光子的反射结构的气隙。
61.根据一个示例，方法600可以包括以下可选动作：将电场优化注入物注入到将光活性区域耦合到第一存储器部分的第一桥接区域中，以及注入到将光活性区域耦合到第二存储器部分的第二桥接区域中。此外，制造第一和第二沟槽的动作603可以例如包括使用合适的蚀刻工艺，特别是各向异性蚀刻工艺。方法600还可以包括制造关于图4a和图4b描述的背侧沟槽的动作。还可以使用蚀刻工艺来制造背侧沟槽。
62.方法600还可以包括用第一层涂覆第一和第二沟槽的动作和/或用第二层涂覆背侧沟槽的动作。这可以包括：使用(例如在烘箱中的)热施加工艺，以便制造热氧化物层；和/或使用任何合适的涂覆技术以便施加导电涂层。
63.示例
64.在下文中，使用具体示例进一步解释光学传感器和用于制造光学传感器的方法。
65.示例1是一种光学传感器，该光学传感器包括：至少一个像素，该至少一个像素包括：光活性区域，其被配置为将光子转换成电子和空穴；第一和第二调制栅极，其被配置为针对间接飞行时间测量进行调制，第一和第二调制栅极被布置在像素的前侧上、在光活性区域上方或延伸到光活性区域中；第一和第二沟槽，其被布置在光活性区域的相对的侧向侧上，沟槽从前侧延伸到像素中；以及第一存储器部分和第二存储器部分，第一存储器部分侧向地被布置在第一沟槽旁边，并且通过第一沟槽与光活性区域至少部分地分离，第二存储器部分侧向地被布置在第二沟槽旁边，并且通过第二沟槽与光活性区域至少部分地分离，第一和第二存储器部分被配置为当第一调制栅极、第二调制栅极分别激活时收集在光活性区域中生成的电子，其中第一和第二沟槽包括被配置为用作针对光活性区域中的光子的反射结构的气隙。
66.示例2是示例1的光学传感器，其中气隙具有平行于前侧测量的150nm或更大的宽度。
67.示例3是示例1或2的光学传感器，其中第一和第二沟槽的侧壁被涂覆有al2o3层。
68.示例4是示例3的光学传感器，该光学传感器还包括：导电涂层，其被布置在al2o3层上并电连接到前侧上的接触部。
69.示例5是示例4的光学传感器，其中像素被配置为具有施加到第一和/或第二沟槽的导电涂层的负电势，使得将在第一和/或第二存储器部分中汇集的电子朝向像素的第一和/或第二浮置扩散部推出，和/或使得由于所施加的负电势引起的空穴累积减小像素中的暗电流。
70.示例6是示例4或5的光学传感器，其中导电涂层包括多晶硅层和/或tin层。
71.示例7是前述示例中的一项的光学传感器，其中光活性区域在第一桥接区域处耦合到第一存储器部分，并且在第二桥接区域处耦合到第二存储器部分，并且其中第一桥接区域和第二桥接区域包括电场优化注入物，电场优化注入物被配置为便于电子从光活性区域到相应的存储器部分的转移。
72.示例8是示例7的光学传感器，其中第一桥接区域和第二桥接区域的长度不超过第一和第二沟槽的长度的一半，长度是沿着第一和第二沟槽的较长侧、平行于前侧测量的。
73.示例9是示例7或8的光学传感器，其中电场优化注入物包括靠近前侧的p注入物和在前侧下方更深的n注入物。
74.示例10是前述示例中的一项的光学传感器，其中第一和第二调制栅极根据指向像素的前侧的顶视图具有l形。
75.示例11是前述示例中的一项的光学传感器，该光学传感器还包括：至少一个背侧沟槽，其从像素的背侧朝向前侧延伸到像素中，背侧沟槽将该像素与光学传感器的另一像素分离。
76.示例12是前述示例中的一项的光学传感器，其中第一和第二沟槽是部分沟槽，在第一和第二沟槽的底部与背侧之间具有相应的间隙。
77.示例13是一种用于制造光学传感器的方法，该方法包括：通过以下步骤制造光学传感器的至少一个像素：制造被配置为将光子转换成电子和空穴的光活性区域；制造被配置为针对间接飞行时间测量进行调制的第一和第二调制栅极，第一和第二调制栅极被制造在像素的前侧上、在光活性区域上方或延伸到光活性区域中；在光活性区域的相对的侧向侧上制造第一和第二沟槽，沟槽从前侧延伸到像素中；以及侧向地在第一沟槽旁边制造第一存储器部分，使得第一存储器部分通过第一沟槽与光活性区域至少部分地分离，并且侧向地在第二沟槽旁边制造第二存储器部分，使得第二存储器部分通过第二沟槽与光活性区域至少部分地分离，第一和第二存储器部分被配置为当第一调制栅极、第二调制栅极分别激活时收集在光活性区域中生成的电子，其中第一和第二沟槽包括被配置为用作针对光活性区域中的光子的反射结构的气隙。
78.示例14是示例13的方法，其中制造第一和第二沟槽包括：将导电涂层施加到沟槽的侧壁，并将导电涂层电耦合到像素的前侧上的接触部。
79.示例15是示例13或14的方法，该方法还包括：将电场优化注入物注入到将光活性区域耦合到第一存储器部分的第一桥接区域中，以及注入到将光活性区域耦合到第二存储器部分的第二桥接区域中。
80.示例是一种设备，该设备包括用于执行根据示例13至15中的任一个示例的方法的装置。
81.虽然已经关于一个或多个实现方式说明和描述了本公开，但可以在不脱离所附权利要求书的精神和范围的情况下对所说明的示例进行变更和/或修改。特别地，关于由上述部件或结构(组件、装置、电路、系统等)执行的各种功能，除非另外指明，否则用于描述这样的部件的术语(包括对“装置”的引用)旨在对应于执行所描述的部件的指定功能的任何部件或结构(例如，其在功能上等同)，即使在结构上不等同于执行本公开的本文说明的示例性实现方式中的功能的所公开的结构。

技术特征：
1.一种光学传感器(500)，包括：至少一个像素(100，400)，所述至少一个像素包括：光活性区域(110)，被配置为将光子转换成电子和空穴，第一调制栅极(120)和第二调制栅极(122)，被配置为针对间接飞行时间测量进行调制，所述第一调制栅极(120)和所述第二调制栅极(122)被布置在所述像素(100、400)的前侧(101)上、在所述光活性区域(110)上方或延伸到所述光活性区域(110)中，第一沟槽(130)和第二沟槽(132)，被布置在所述光活性区域(110)的相对的侧向侧(110_1、110_2)上，所述沟槽(130、132)从所述前侧(101)延伸到所述像素(100、400)中，以及第一存储器部分(140)和第二存储器部分(142)，所述第一存储器部分(140)侧向地被布置在所述第一沟槽(130)旁边，并且通过所述第一沟槽(130)与所述光活性区域(110)至少部分地分离，所述第二存储器部分(142)侧向地被布置在所述第二沟槽(132)旁边，并且通过所述第二沟槽(132)与所述光活性区域(110)至少部分地分离，所述第一存储器部分(140)和所述第二存储器部分(142)被配置为当所述第一调制栅极(120)、所述第二调制栅极(122)分别激活时收集在所述光活性区域(110)中生成的电子，其中所述第一沟槽(130)和所述第二沟槽(132)包括被配置为用作针对所述光活性区域(110)中的光子的反射结构的气隙。2.根据权利要求1所述的光学传感器(500)，其中所述气隙具有平行于所述前侧测量的150nm或更大的宽度。3.根据权利要求1或2所述的光学传感器(500)，其中所述第一沟槽(130)和所述第二沟槽(132)的侧壁被涂覆有al2o3层(134)。4.根据权利要求3所述的光学传感器(500)，还包括：导电涂层(134)，被布置在所述al2o3层(134)上，并且电连接到所述前侧(101)上的接触部。5.根据权利要求4所述的光学传感器(500)，其中所述像素(100、400)被配置为具有施加到所述第一沟槽(130)和/或所述第二沟槽(132)的所述导电涂层(134)的负电势，使得将在所述第一存储器部分(140)和/或所述第二存储器部分(142)中汇集的电子朝向所述像素(100、400)的第一浮置扩散部(430)和/或第二浮置扩散部(432)推出，和/或使得由于施加的所述负电势引起的空穴累积减小所述像素(100、400)中的暗电流。6.根据权利要求4或5所述的光学传感器(500)，其中所述导电涂层(134)包括多晶硅层和/或tin层。7.根据前述权利要求中的一项所述的光学传感器(500)，其中所述光活性区域(110)在第一桥接区域(150)处耦合到所述第一存储器部分(140)，并且在第二桥接区域(152)处耦合到所述第二存储器部分(142)，并且其中所述第一桥接区域(150)和所述第二桥接区域(152)包括电场优化注入物，所述电场优化注入物被配置为便于电子从所述光活性区域(110)到相应的存储器部分(140、142)的转移。8.根据权利要求7所述的光学传感器(500)，其中所述第一桥接区域(150)和所述第二桥接区域(152)的长度不超过所述第一沟槽(130)和所述第二沟槽(132)的长度的一半，长度是沿着所述第一沟槽(130)和所述第二沟槽(132)的长侧、平行于所述前侧(101)测量的。
9.根据权利要求7或8所述的光学传感器(500)，其中所述电场优化注入物包括靠近所述前侧(101)的p注入物和在所述前侧(101)下方更深的n注入物。10.根据前述权利要求中的一项所述的光学传感器(500)，其中根据指向所述像素(100、400)的所述前侧(101)的顶视图，所述第一调制栅极(120)和所述第二调制栅极(122)具有l形。11.根据前述权利要求中的一项所述的光学传感器(500)，还包括：至少一个背侧沟槽(410)，所述至少一个背侧沟槽从所述像素(100、400)的背侧(102)朝向所述前侧(101)延伸到所述像素(100、400)中，所述背侧沟槽(410)将所述像素(100、400)与所述光学传感器(500)的另一像素分离。12.根据前述权利要求中的一项所述的光学传感器(500)，其中所述第一沟槽(130)和所述第二沟槽(132)是部分沟槽，在所述第一沟槽和所述第二沟槽的底部(133)与所述背侧(102)之间具有相应的间隙。13.一种用于制造光学传感器的方法(600)，所述方法包括：通过以下步骤制造所述光学传感器的至少一个像素：制造(601)被配置为将光子转换成电子和空穴的光活性区域，制造(602)被配置为针对间接飞行时间测量进行调制的第一调制栅极和第二调制栅极，所述第一调制栅极和所述第二调制栅极被制造在所述像素的前侧上、在所述光活性区域上方或延伸到所述光活性区域中，在所述光活性区域的相对的侧向侧上制造(603)第一沟槽和第二沟槽，所述沟槽从所述前侧延伸到所述像素中，以及侧向地在所述第一沟槽旁边制造(604)第一存储器部分，使得所述第一存储器部分通过所述第一沟槽与所述光活性区域至少部分地分离，并且侧向地在所述第二沟槽旁边制造第二存储器部分，使得所述第二存储器部分通过所述第二沟槽与所述光活性区域至少部分地分离，所述第一存储器部分和所述第二存储器部分被配置为当所述第一调制栅极、所述第二调制栅极分别激活时收集在所述光活性区域中生成的电子，其中所述第一沟槽和所述第二沟槽包括被配置为用作针对所述光活性区域中的光子的反射结构的气隙。14.根据权利要求13所述的方法(600)，其中制造(603)所述第一沟槽和所述第二沟槽包括：将导电涂层施加到所述沟槽的侧壁，并且将所述导电涂层电耦合到所述像素的所述前侧上的接触部。15.根据权利要求13或14所述的方法(600)，还包括：将电场优化注入物注入到将所述光活性区域耦合到所述第一存储器部分的第一桥接区域中，以及注入到将所述光活性区域耦合到所述第二存储器部分的第二桥接区域中。

技术总结
提供光学传感器和用于制造光学传感器的方法。光学传感器包括至少一个像素，像素包括：光活性区域，被配置为将光子转换成电子和空穴；第一和第二调制栅极，被配置为针对间接飞行时间测量进行调制；第一和第二沟槽，布置在光活性区域的相对的侧向侧上，沟槽从前侧延伸到像素中；以及第一和第二存储器部分，第一存储器部分侧向地布置在第一沟槽旁边并通过第一沟槽与光活性区域至少部分地分离，第二存储器部分侧向地布置在第二沟槽旁边并通过第二沟槽与光活性区域至少部分地分离，第一和第二存储器部分被配置为当第一、第二调制栅极分别激活时收集在光活性区域中生成的电子，其中第一和第二沟槽包括被配置为用作光活性区域中的光子的反射结构的气隙。的光子的反射结构的气隙。的光子的反射结构的气隙。


技术研发人员：T
受保护的技术使用者：英飞凌科技股份有限公司
技术研发日：2023.04.04
技术公布日：2023/10/19