一种基于SPICE仿真验证环形振荡器子电路特征的方法与流程

一种基于spice仿真验证环形振荡器子电路特征的方法
技术领域
1.本发明涉及环形振荡器电路分析技术领域，尤其涉及一种基于spice仿真验证环形振荡器子电路特征的方法。


背景技术：

2.目前主流的压控振荡器(voltage controlled oscillator，简称vcos)有lc振荡器和环形振荡器(ring oscillator，简称ro)两大类，lc振荡器具有较高的品质因数，良好的相位噪声性能，但其有限的频率谐调范围和较大的芯片面积成为关键缺陷；相比之下，环形振荡器具有频率谐调范围大，占用面积小，可提供多相位输出，电路简单便于集成等突出优势，其不足是抗噪声能力差，频率波动较高。
3.环形振荡器是由多个延迟单元串联形成的闭合环路结构，根据延迟单元的不同，主要可分为单端反相器延迟单元环形振荡器和差分延迟单元环形振荡器等。环形振荡器可以完全由标准的cmos技术制造，既节省成本，也只会占用较少的芯片面积，一般能够产生数mhz到数ghz频率范围的时钟信号。在cmos工艺和片上系统(system on chip，简称soc)的快速发展下，环形振荡器成为一种很有吸引力的选择并被广泛应用于时钟产生电路中，是小面积、低成本的应用场景中优秀的时钟解决方案。随着工艺节点不断变小，环形振荡器中包含的寄生电容变小，所需的功耗也相应减小，此外环形振荡器的可重构能力很高，可以轻易地构成分频器，多相位时钟发生器，时间数字转化器等模块。由于环形振荡器没有高品质的滤波器，它的相位噪声相比于lc振荡器更差，且易于受到pvt(process，voltage，temperature，即工艺角、电压和温度)条件的影响，所以针对环形振荡器的研究往往集中于降低环形振荡器的相位噪声和提高可靠性两个方面。
4.环形振荡器的pvt偏差一般源于阈值电压，载流子迁移率和充放电电容变化导致的延迟时间偏差，而供电电压的变化会直接影响环形振荡器的充放电电流，从而改变环形振荡器的延迟时间和上升沿、下降沿的过渡时间，同时来自供电电源的噪声还会严重影响环形振荡器的相位噪声。在静态时序分析(static timing analysis，简称sta)中，电路被抽象成有向无环图，按照电路信号传递的方向构成一个图，由于不能出现无限循环，所以在一般情况下，sta中必须无环，有环时需要断开。针对sta无法直接分析环形振荡器子电路时序的问题，本发明通过搭建环形振荡器子电路的spice仿真网表，以spice动态仿真的方式来研究环形振荡器子电路的时序特征。


技术实现要素：

5.为了解决现有技术的缺陷，本发明的目的在于提供一种基于spice仿真验证环形振荡器子电路特征的方法，该方法通过先连接sta断开的时序弧，定位到闭环子电路并判断其是否振荡，然后搭建闭环子电路的spice仿真网表，完成spice动态仿真，解析spice仿真结果获取准确可靠的时序数据以进行验证分析。
6.为了实现上述目的，本发明提供的基于spice仿真验证环形振荡器子电路特征的
方法，包括以下步骤：
7.连接sta电路断开的时序弧，在所述sta电路中查找闭环子电路并判断其是否能够形成电路振荡；
8.基于能够形成电路振荡的闭环子电路，搭建spice仿真网表并完成spice仿真；
9.解析spice仿真结果文件，获取环形振荡器子电路的时序数据，进行验证分析。
10.进一步地，所述连接sta电路断开的时序弧，在所述sta电路中查找闭环子电路并判断其是否能够形成电路振荡的步骤，还包括：遍历sta电路，按照定义的环形振荡器反馈闭环结构特征作为闭环子电路的判断条件，当找到满足所述判断条件的闭环子电路后停止遍历过程，裁剪掉不在闭环结构上的分支电路，得到简化的闭环子电路。
11.进一步地，还包括：指定sta电路遍历过程的起始点，按照电路中信号流动的方向进行遍历，或根据预先知道存在闭环结构的分支电路，将起始点设置为所述分支电路的闭环前或闭环上的任一电路节点，找出符合判断条件的闭环子电路。
12.进一步地，所述环形振荡器反馈闭环结构特征为：从一具有多输入的逻辑单元开始，激励信号在所述逻辑单元的一个输入引脚接入，沿着信号传输的方向经过多个逻辑单元和互连线之后，再回到所述逻辑单元的另一个输入引脚。
13.进一步地，所述连接sta电路断开的时序弧，在所述sta电路中查找闭环子电路并判断其是否能够形成电路振荡的步骤，还包括：
14.在找到的闭环子电路上，除接入激励信号的逻辑单元cell
in
外，分析所有其它逻辑单元celli(i＝1，2，
…
，n)的功能逻辑，判断这些逻辑单元在闭环结构上的时序弧是否作为反相逻辑进行工作，并统计所有逻辑单元celli(i＝1，2，...，n)中作为反相逻辑工作的时序弧的总数m；
15.根据m的奇偶性，判断逻辑单元cell
in
在闭环结构上的单元时序弧arc
ro
和单元时序弧arc
in
的工作逻辑；
16.根据确定的逻辑单元cell
in
接入信号的引脚保持的高电位或低电位状态，结合所述引脚所在的单元时序弧arc
in
的工作逻辑，推导出接入的边沿信号signal
in
是上升沿或下降沿；
17.当满足闭环子电路上所有的逻辑单元celli(i＝1，2，
…
，n)和cell
in
中在闭环结构上且作为反相逻辑工作的时序弧的总数为奇数时，判断所述闭环子电路能够形成电路振荡。
18.进一步地，所述基于能够形成电路振荡的闭环子电路，搭建spice仿真网表并完成spice仿真的步骤，包括：生成链接库文件信息、子电路结构描述、供电电压取值、边沿激励信号构建、以及时序测量语句声明，其中，
19.在子电路结构描述方面，通过分析内部单元逻辑或读取外部约束文件，将逻辑单元包含的不在闭环结构上的其他输入引脚置为高电位或低电位状态，维持闭环上逻辑单元时序弧的工作逻辑；
20.在边沿激励信号构建方面，根据接入激励信号的逻辑单元cell
in
的供电电压和边沿信号signal
in
的边沿类型，构造满足环形振荡器子电路正常工作的激励边沿信号；
21.在时序测量语句声明方面，结合分析得到的闭环结构上单元时序弧的工作逻辑，确认边沿信号在闭环子电路各节点上的翻转变化状态，确保.measure语句能够测量到准确
的周期和延时数据，利用.probe语句保存闭环子电路各节点上的完整信号波形。
22.进一步地，所述基于能够形成电路振荡的闭环子电路，搭建spice仿真网表并完成spice仿真的步骤，还包括：spice仿真完成后，测量得到的周期和延时数据中存在异常值时，结合完整的信号波形定位网表中.measure语句存在的问题，及时纠错并更新spice仿真网表，再次执行spice仿真，获取合理的仿真结果并生成时序报告。
23.进一步地，所述解析spice仿真结果文件，获取环形振荡器子电路的时序数据，进行验证分析的步骤，还包括：解析spice仿真结果文件，基于测量得到的环形振荡器的周期和延时数据、完整信号波形数据，进行环形振荡器子电路的功能验证、趋势分析、抖动计算、噪声分析或电路振荡过程的稳定性研究。
24.进一步地，还包括：修改并更新spice仿真网表，组织在不同pvt条件下的多组spice仿真结果，研究环形振荡器工作频率的变化趋势规律。
25.更进一步地，当处于单个唯一的pvt条件下，环形振荡器子电路按照一个稳定的振荡频率进行工作，且电路振荡时的工作周期period等同于闭环结构上所有逻辑单元延时和互连线延时的总和，其关系如下：
[0026][0027]
其中，r，f分别表示上升沿和下降沿，edge表示边沿，边沿需要同时考虑上升沿和下降沿，为闭环结构上所有逻辑单元处在上升沿和下降沿的延时量总和，为闭环结构上所有互连线处在上升沿和下降沿的延时量总和；
[0028]
当处于不同的pvt条件下，环形振荡器子电路的振荡频率会产生变化，切换工艺角或修改电压、温度后继续仿真，得到多组spice仿真时序结果，用于分析环形振荡器子电路的振荡频率随着pvt条件变化的趋势规律。
[0029]
为实现上述目的，本发明还提供一种电子设备，包括存储器、处理器，以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器，用于执行所述存储器所存放的计算机程序，以实现如上所述的基于spice仿真验证环形振荡器子电路特征的方法。
[0030]
为实现上述目的，本发明还提供一种计算机可读存储介质，所述存储介质中存储有至少一条指令，所述指令由处理器加载并执行以实现如上所述的基于spice仿真验证环形振荡器子电路特征的方法。
[0031]
本发明提供的基于spice仿真验证环形振荡器子电路特征的方法，与现有技术相比具有如下有益效果：
[0032]
在sta中遍历电路结构时，接上断开的时序弧，找出真实存在的闭环子电路，根据环形振荡器的构造特征可进一步判断闭环电路是否能够形成电路振荡，基于找出的环形振荡器子电路结构搭建正确的spice仿真网表，通过成熟的spice仿真获取准确的周期和延时测量数据，以及闭环子电路各节点上的完整信号波形，这些结果能够被组织成可靠可信的时序报告；
[0033]
该方法克服了sta无法直接分析环形振荡器子电路时序的缺点，且基于spice仿真精度的时序数据，能够准确地验证环形振荡器的时序特征，并研究在不同的pvt条件下其电
路振荡频率的变化。
[0034]
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
[0035]
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
[0036]
图1为根据本发明的基于spice仿真验证环形振荡器子电路特征的方法流程图；
[0037]
图2为根据本发明的环形振荡器子电路spice仿真结果应用示意图；
[0038]
图3为根据本发明的电子设备结构示意图。
具体实施方式
[0039]
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
[0040]
下面将参照附图更详细地描述本发明的实施例。虽然附图中显示了本发明的某些实施例，然而应当理解的是，本发明可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本发明。应当理解的是，本发明的附图及实施例仅用于示例性作用，并非用于限制本发明的保护范围。
[0041]
本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。
[0042]
需要注意，本发明中可能提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。
[0043]
下面，将参考附图详细地说明本发明的实施例。
[0044]
图1为根据本发明的基于spice仿真验证环形振荡器子电路特征的方法流程图，下面将参考图1对本发明的方法进行详细描述。
[0045]
本发明实施例中，环形振荡器子电路spice仿真验证流程主要分为定位环形振荡器子电路和实现子电路spice仿真两个关键的部分，且它们各自内部都存在反馈迭代子流程。在定位环形振荡器子电路流程中，当找到的闭环子电路经过逻辑分析不满足电路振荡条件时，则需要重新寻找下一个分支电路上的闭环结构继续分析判断，仅当满足电路振荡条件后才会进入spice仿真相关流程，而指定的电路遍历起始点和配置的时序约束文件均会影响该过程。
[0046]
具体地，在步骤101，查找闭环子电路。
[0047]
由于在sta中，电路必须无环，有环时需要断开，故sta无法直接分析闭环电路结构，因此，在sta中遍历建立好的电路结构时，需要把sta断开的时序弧接上，并严格按照定义的ro(环形振荡器)反馈闭环结构特征作为是否找到闭环子电路结构的条件，当找到满足条件的闭环子电路结构之后便可停止电路遍历过程，把不在闭环子电路结构上的分支电路
裁剪掉，使得闭环子电路结构最简且唯一。所述时序弧，一般指的是从单元的input(输入)到output(输出)构成的具有延时的弧。
[0048]
本发明实施例中，以单端反相器延迟单元环形振荡器为例，该环形振荡器的反馈闭环结构特征定义为从一个具有多输入的逻辑单元开始，激励信号在该逻辑单元的一个输入引脚上接入，沿着信号传输的方向经过多个逻辑单元和互连线之后，再回到该逻辑单元的另一个输入引脚上。以该反馈闭环结构特征作为ro闭环结构的判断条件，遍历sta电路，查找闭环子电路。
[0049]
本发明实施例中，找到闭环结构后，裁剪掉多余的分支电路，得到最简化的闭环子电路，能够保留有用的电路结构信息，也不会影响最终的spice仿真结果，且spice仿真网表搭建和仿真时序数据组织均基于该简化后的闭环子电路结构信息。
[0050]
本发明实施例中，在ro闭环结构判断阶段，用户需指定电路遍历过程的起始点，按照电路中信号流动的方向进行遍历，那么该起始点之前的电路结构都会被跳过，当整体电路设计规模较大时，将具有非常大的实用性。另外，由于环形振荡器结构一般存在于时钟电路中，当用户预先知道某一个分支电路中存在闭环结构时，就可以把起始点设置成闭环前或闭环上的某个电路节点，这样可以快速地找出符合条件的闭环子电路。
[0051]
在步骤102，判断闭环子电路是否能够形成电路振荡。如果找到的闭环子电路满足振荡条件，则进入下一步，否则返回步骤101，继续寻找闭环子电路。
[0052]
本发明实施例中，在ro振荡条件分析阶段，单元功能逻辑的判断是基于所有闭环子电路上的逻辑单元的时序弧，在找到的闭环子电路结构上，除接入激励信号的逻辑单元cell
in
外，分析所有其它逻辑单元celli(i＝1，2，...，n)的功能逻辑，判断这些逻辑单元在闭环结构上的时序弧是否作为反相逻辑进行工作，并统计所有逻辑单元celli(i＝1，2，...，n)中作为反相逻辑工作的时序弧的总数m后即可判断逻辑单元cell
in
的工作逻辑：由于环形振荡器的闭环结构上需要包含奇数个反相工作逻辑的时序弧才能够形成电路振荡，即逻辑单元cell
in
以及所有其它逻辑单元celli(i＝1，2，...，n)在闭环结构上作为反相逻辑工作的时序弧总数为奇数时，该闭环子电路才能够形成电路振荡，当m的奇偶性确定之后，cell
in
在闭环结构上的单元时序弧arc
ro
和单元时序弧arc
in
的工作逻辑就确定了；同时为了维持时序弧arc
ro
的工作逻辑，cell
in
接入信号的引脚应该保持的高低电位状态可确定，再结合该引脚所在的单元时序弧arc
in
的工作逻辑，便可推导出接入的边沿信号signal
in
是上升沿或下降沿。
[0053]
本发明实施例中，提供一些可配置的选项或文件的接口来加速定位环形振荡器子电路的过程。例如，在ro闭环结构判断和ro振荡条件分析阶段，根据读入的时序约束文件(timing constraint files)提前确定被约束逻辑单元的工作逻辑，这有助于准确地判断闭环子电路是否能够形成电路振荡。特别是当电路结构存在多个环(如由多路选择器件构成的存在多个闭环的子电路结构中)，或者是闭环结构上的逻辑单元存在多个工作逻辑时，这样的时序约束文件是必不可少的。在实际应用中，需要将这些可配置的选项或文件的接口开放提供出来，确保环形振荡器子电路能够正常工作，其子电路的spice仿真网表能够顺利搭建并完成仿真。
[0054]
本发明实施例中，在sta电路中寻找闭环子电路并分析其是否能够形成电路振荡，这一过程需要指定一个合理的电路遍历初始点，也需要提前配置好外部的时序约束文件，
这样能够快速地定位到闭环子电路结构，并准确地分析各逻辑单元的工作逻辑，判断闭环子电路是否能够形成电路振荡。在已有的sta流程中改变电路遍历的规则，使得能够接上sta断开的时序弧，获得电路结构清晰的闭环结构，在定位到环形振荡器子电路结构的同时也确定了可接入激励信号的电路引脚节点，这有利于正确地搭建该子电路的spice仿真网表。
[0055]
在步骤103，搭建spice仿真网表。
[0056]
本发明实施例中，在确认遍历和裁剪得到的闭环子电路是可以形成电路振荡的环形振荡器子电路结构之后，可根据已存在的和分析得到的数据信息自动搭建spice仿真网表，主要包括链接库文件信息，子电路结构描述，供电电压取值，边沿激励信号构建，时序测量语句声明等内容，其中，
[0057]
在子电路结构描述方面，为了维持闭环上逻辑单元时序弧的工作逻辑，其余的输入引脚需要被置于高电位或低电位状态，这个可以通过内部单元逻辑分析或外部约束文件读取，后者是更合理且实用的方式，需要提前配置好；
[0058]
在边沿激励信号构建方面，根据步骤102中逻辑单元cell
in
的供电电压和边沿信号signal
in
的边沿类型，即可建立一个合理的且满足环形振荡器子电路正常工作的激励边沿信号；
[0059]
在时序测量语句声明方面，需要关注振荡周期和延时数据的测量，结合步骤102中分析得到的闭环结构上单元时序弧的工作逻辑，确认边沿信号在闭环子电路各节点上的翻转变化状态，确保.measure语句能够测量到准确的周期和延时数据，利用.probe语句可以保存子电路各节点上完整的信号波形。
[0060]
在步骤104，执行spice仿真。
[0061]
在步骤105，验证spice仿真结果。该步骤解析spice仿真结果文件，得到环形振荡器的周期和延时测量数据，进行ro特征验证分析，如果仿真结果存在异常值，则返回步骤103，仿真结果合理则生成时序报告。
[0062]
本发明实施例中，在实现环形振荡器子电路spice仿真验证流程中，当spice仿真完成后测量的周期和延时数据中存在负值等异常值时，则需要结合完整的信号波形定位网表中.measure语句存在的问题，如采用了错误的边沿类型和边沿数目等，及时纠错并更新spice网表再次执行仿真，确保获取合理的仿真结果生成时序报告。
[0063]
spice仿真精度的时序数据是验证和分析环形振荡器子电路时序特征的可靠基础。通过找出的环形振荡器子电路结构搭建正确的spice仿真网表，通过成熟的spice仿真获取准确的周期和延时测量数据，以及闭环子电路各节点上的完整信号波形，这些结果能够被组织成可靠可信的时序报告。在spice仿真结果中，电路振荡过程的信号波形是最基本的数据，参考它可以确认测量的周期和延时数据是否合理，这些数据可以完成环形振荡器的功能性验证和稳定性分析。
[0064]
进一步地，可按需修改spice仿真网表，组织在不同pvt条件下的多组spice仿真结果，来研究环形振荡器工作频率的变化趋势规律。
[0065]
本发明实施例中，当处于单个唯一的pvt条件下，ro子电路应是按照一个稳定的振荡频率进行工作，且电路振荡时的工作周期period应等同于闭环上所有逻辑单元延时和互连线延时的总和，即存在如下关系：
[0066][0067]
其中，r，f分别表示上升沿和下降沿，edge表示边沿，边沿需要同时考虑上升沿和下降沿，加项为闭环结构上所有逻辑单元celli(i＝1，2，...，n)处在上升沿和下降沿的延时量总和，为闭环结构上所有互连线neti(i＝1，2，...，n)处在上升沿和下降沿的延时量总和，特殊情况下，若忽略互连线的延时不计，此加项总和为零。
[0068]
当处于不同的pvt条件下，ro子电路的振荡频率会产生变化，切换工艺角或修改电压、温度后继续仿真，则能够组织多组spice仿真时序结果来分析ro子电路振荡频率随着pvt条件变化的趋势规律。此外，.probe语句保存的完整信号波形还可以被用于研究ro子电路振荡过程的稳定性，比如在不同的振荡周期之间是否存在抖动或相位噪声等情况。
[0069]
图2为根据本发明的环形振荡器子电路spice仿真结果应用示意图，参考图2，在步骤201，在pvt条件下，更新spice仿真网表。
[0070]
本发明实施例中，在搭建spice仿真网表过程中，首先是生成链接库文件信息，子电路结构描述，供电电压取值等基础内容，而需要特殊处理的是：根据定位环形振荡器子电路过程中的逻辑分析结果，接入合理的边沿激励信号波形，在.measure语句中采用正确的边沿类型和边沿数目。
[0071]
在步骤202，执行spice仿真。在spice动态仿真过程中，spice仿真网表内部.measure语句203用于输出子电路的周期和延时数据205，spice仿真网表内部.probe语句204用于保存子电路各节点的完整信号波形数据206。
[0072]
本发明实施例中，完整信号波形数据206是最重要的基础数据，它对周期和延时数据205具有指示参考作用。其中，通过改变pvt条件后获得的多组周期和延时数据205，可用于子电路的功能验证207，包括周期和延时数据之间的关系，各逻辑单元的逻辑功能验证等；也可用于子电路的趋势分析208，包括电路振荡频率的变化趋势，各逻辑单元延时的变化趋势等。此外，可以在激励信号波形或各逻辑单元的供电电压上引入干扰噪声，当保存的完整信号波形206的周期数足够大时，可以通过抖动计算209或噪声分析210等方式评估各电路节点上信号波形的稳定性。
[0073]
本发明提供的基于spice仿真验证环形振荡器子电路特征的方法，克服了sta无法直接分析环形振荡器子电路时序的缺点，且基于spice仿真精度的时序数据，能够准确地验证环形振荡器的时序特征，并研究在不同的pvt条件下其电路振荡频率的变化。
[0074]
本发明的实施例中，还提供了一种电子设备，图3为根据本发明的电子设备结构示意图，如图3所示，本发明的电子设备，包括处理器301，以及存储器302，其中，
[0075]
存储器302存储有计算机程序，计算机程序在被处理器301读取执行时，执行如上所述的基于spice仿真验证环形振荡器子电路特征的方法实施例中的步骤。
[0076]
本发明的实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行如上所述的基于spice仿真验证环形振荡器子电路特征的方法实施例中的步骤。
[0077]
在本实施例中，上述计算机可读存储介质可以包括但不限于：u盘、只读存储器
(read-only memory，简称为rom)、随机存取存储器(random access memory，简称为ram)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
[0078]
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种基于spice仿真验证环形振荡器子电路特征的方法，包括以下步骤：连接sta电路断开的时序弧，在所述sta电路中查找闭环子电路并判断其是否能够形成电路振荡；基于能够形成电路振荡的闭环子电路，搭建spice仿真网表并完成spice仿真；解析spice仿真结果文件，获取环形振荡器子电路的时序数据，进行验证分析。2.根据权利要求1所述的基于spice仿真验证环形振荡器子电路特征的方法，其特征在于，所述连接sta电路断开的时序弧，在所述sta电路中查找闭环子电路并判断其是否能够形成电路振荡的步骤，还包括：遍历sta电路，按照定义的环形振荡器反馈闭环结构特征作为闭环子电路的判断条件，当找到满足所述判断条件的闭环子电路后停止遍历过程，裁剪掉不在闭环结构上的分支电路，得到简化的闭环子电路。3.根据权利要求2所述的基于spice仿真验证环形振荡器子电路特征的方法，其特征在于，还包括：指定sta电路遍历过程的起始点，按照电路中信号流动的方向进行遍历，或根据预先知道存在闭环结构的分支电路，将起始点设置为所述分支电路的闭环前或闭环上的任一电路节点，找出符合判断条件的闭环子电路。4.根据权利要求2所述的基于spice仿真验证环形振荡器子电路特征的方法，其特征在于，所述环形振荡器反馈闭环结构特征为：从一具有多输入的逻辑单元开始，激励信号在所述逻辑单元的一个输入引脚接入，沿着信号传输的方向经过多个逻辑单元和互连线之后，再回到所述逻辑单元的另一个输入引脚。5.根据权利要求1所述的基于spice仿真验证环形振荡器子电路特征的方法，其特征在于，所述连接sta电路断开的时序弧，在所述sta电路中查找闭环子电路并判断其是否能够形成电路振荡的步骤，还包括：在找到的闭环子电路上，除接入激励信号的逻辑单元cell
in
外，分析所有其它逻辑单元cell
i
(i＝1，2，...，n)的功能逻辑，判断这些逻辑单元在闭环结构上的时序弧是否作为反相逻辑进行工作，并统计所有逻辑单元cell
i
(i＝1，2，...，n)中作为反相逻辑工作的时序弧的总数m；根据m的奇偶性，判断逻辑单元cell
in
在闭环结构上的单元时序弧arc
ro
和单元时序弧arc
in
的工作逻辑；根据确定的逻辑单元cell
in
接入信号的引脚保持的高电位或低电位状态，结合所述引脚所在的单元时序弧arc
in
的工作逻辑，推导出接入的边沿信号signal
in
是上升沿或下降沿；当满足闭环子电路上所有的逻辑单元cell
i
(i＝1，2，...，n)和cell
in
中在闭环结构上且作为反相逻辑工作的时序弧的总数为奇数时，判断所述闭环子电路能够形成电路振荡。6.根据权利要求1所述的基于spice仿真验证环形振荡器子电路特征的方法，其特征在于，所述基于能够形成电路振荡的闭环子电路，搭建spice仿真网表并完成spice仿真的步骤，还包括：生成链接库文件信息、子电路结构描述、供电电压取值、边沿激励信号构建、以及时序测量语句声明，其中，在子电路结构描述方面，通过分析内部单元逻辑或读取外部约束文件，将逻辑单元包含的不在闭环结构上的其他输入引脚置为高电位或低电位状态，维持闭环上逻辑单元时序弧的工作逻辑；
在边沿激励信号构建方面，根据接入激励信号的逻辑单元cell
in
的供电电压和边沿信号signal
in
的边沿类型，构造满足环形振荡器子电路正常工作的激励边沿信号；在时序测量语句声明方面，结合分析得到的闭环结构上单元时序弧的工作逻辑，确认边沿信号在闭环子电路各节点上的翻转变化状态，确保.measure语句能够测量到准确的周期和延时数据，利用.probe语句保存闭环子电路各节点上的完整信号波形。7.根据权利要求1所述的基于spice仿真验证环形振荡器子电路特征的方法，其特征在于，所述基于能够形成电路振荡的闭环子电路，搭建spice仿真网表并完成spice仿真的步骤，还包括：spice仿真完成后，测量得到的周期和延时数据中存在异常值时，结合完整的信号波形定位网表中.measure语句存在的问题，及时纠错并更新spice仿真网表，再次执行spice仿真，获取合理的仿真结果并生成时序报告。8.根据权利要求1所述的基于spice仿真验证环形振荡器子电路特征的方法，其特征在于，所述解析spice仿真结果文件，获取环形振荡器子电路的时序数据，进行验证分析的步骤，还包括：解析spice仿真结果文件，基于测量得到的环形振荡器的周期和延时数据、完整信号波形数据，进行环形振荡器子电路的功能验证、趋势分析、抖动计算、噪声分析或电路振荡过程的稳定性研究。9.根据权利要求1所述的基于spice仿真验证环形振荡器子电路特征的方法，其特征在于，还包括：修改并更新spice仿真网表，组织在不同pvt条件下的多组spice仿真结果，研究环形振荡器工作频率的变化趋势规律。10.根据权利要求9所述的基于spice仿真验证环形振荡器子电路特征的方法，其特征在于，当处于单个唯一的pvt条件下，环形振荡器子电路按照一个稳定的振荡频率进行工作，且电路振荡时的工作周期period等同于闭环结构上所有逻辑单元延时和互连线延时的总和，其关系如下：其中，r，f分别表示上升沿和下降沿，edge表示边沿，边沿需要同时考虑上升沿和下降沿，为闭环结构上所有逻辑单元处在上升沿和下降沿的延时量总和，为闭环结构上所有互连线处在上升沿和下降沿的延时量总和；当处于不同的pvt条件下，环形振荡器子电路的振荡频率会产生变化，切换工艺角或修改电压、温度后继续仿真，得到多组spice仿真时序结果，用于分析环形振荡器子电路的振荡频率随着pvt条件变化的趋势规律。11.一种电子设备，其特征在于，包括存储器、处理器，以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器，用于执行所述存储器所存放的计算机程序，以实现权利要求1至10任一项所述的基于spice仿真验证环形振荡器子电路特征的方法。12.一种计算机可读存储介质，所述存储介质中存储有至少一条指令，其特征在于，所述指令由处理器加载并执行以实现权利要求1至10任一项所述的基于spice仿真验证环形振荡器子电路特征的方法。

技术总结
一种基于SPICE仿真验证环形振荡器子电路特征的方法，包括以下步骤：接上STA电路断开的时序弧，在所述STA电路中查找闭环子电路并判断其是否能够形成电路振荡；基于能够形成电路振荡的闭环子电路，搭建SPICE仿真网表并完成SPICE仿真；解析SPICE仿真结果文件，获取环形振荡器子电路的时序数据，进行验证分析。本发明通过先接上STA断开的时序弧，定位到闭环子电路并判断其是否振荡，然后搭建闭环子电路的SPICE仿真网表，完成SPICE动态仿真以及验证分析，克服了STA无法直接分析环形振荡器子电路时序的缺点，且基于SPICE仿真精度的时序数据，能够准确地验证环形振荡器的时序特征，并研究在不同的PVT条件下其电路振荡频率的变化。在不同的PVT条件下其电路振荡频率的变化。在不同的PVT条件下其电路振荡频率的变化。


技术研发人员：江荣贵 杨帆 杨自锋 陈彬
受保护的技术使用者：深圳华大九天科技有限公司
技术研发日：2023.08.01
技术公布日：2023/10/15