肖特基二极管的制作方法

1.本发明属于半导体技术领域，具体涉及一种肖特基二极管。


背景技术：

2.肖特基二极管是一种利用金属与半导体接触所形成的整流器件，其相比pn二极管，正向开启电压更低，导通功耗更小；同时，肖特基二极管中只有多数载流子参与导电，几乎不存在“少数载流子存储效应”，因而可获得快速的开关切换速度。得益于上述优势，目前肖特基二极管已经被广泛地应用在整流、信号调节、开关、电压钳位、太阳能电池等领域。
3.参图1所示为现有技术中肖特基二极管的结构示意图，包括p型衬底(sub)10’、位于p型衬底内的n型阱区(nw)21’、位于n型阱区内的p型阱区(pw)22’、位于n型阱区内的n型掺杂区(n+)31’和位于p型阱区内的p型掺杂区(p+)32’，n型掺杂区(n+)和p型掺杂区(p+)通过隔离结构40’电气隔离。通过自对准金属硅化物工艺，在p型掺杂区、p型阱区及旁侧的n型阱区上方的有源区内会形成一层金属硅化物(silicide)50’，金属硅化物与n型阱区接触的部分为肖特基结，通过在肖特基结旁侧增加p型掺杂区(根据电压不同，可以为p+掺杂区，也可以为pw阱区和p+掺杂区)，帮助耗尽肖特基结附近的nw，从而增大反向耐压。肖特基接触和p型掺杂区之间通过金属硅化物(silicide)电性连接，共同通过金属线引出，作为p端，nw阱区在边上通过n型掺杂区引出作为n端(n型掺杂区上方可以有silicide，也可以没有silicide)。
4.参图2所示为肖特基二极管的等效电路图，由于pn结和肖特基结绑定在一起，当肖特基二极管正向偏压大于0.7v时，pw和nw组成的pn结也会正向导通，这个时候pw、nw、sub组成的寄生pnp会导通，其中，pw是发射极，nw是基极，sub是集电极。往sub注入空穴，发射极和基极正向导通时，sub作为集电极会有一个放大的电流，进而会在电路中引起很多不可控的问题，比如影响带隙基准电压、ldo环路失控、栓锁烧片等问题。
5.因此，针对上述技术问题，有必要提供一种肖特基二极管。


技术实现要素：

6.有鉴于此，本发明的目的在于提供一种肖特基二极管，以在肖特基二极管正向偏置时减小衬底电流的注入。
7.为了实现上述目的，本发明一实施例提供的技术方案如下：
8.一种肖特基二极管，所述肖特基二极管包括p型衬底、位于p型衬底内的n型阱区、位于n型阱区内的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区之间通过第一隔离结构电气隔离，所述第一掺杂区旁侧的n型阱区上形成有第一肖特基金属层，所述第一肖特基金属层与第一掺杂区通过第二隔离结构电气隔离。
9.一实施例中，所述肖特基二极管还包括位于n型阱区内的p型阱区，所述第一掺杂区位于p型阱区内，所述p型阱区与第二掺杂区通过第一隔离结构电气隔离，所述p型阱区与第一肖特基金属层通过第二隔离结构电气隔离。
10.一实施例中，所述第一掺杂区为p型掺杂区，第二掺杂区为n型掺杂区，所述第一肖特基金属层与第一端口直接相连，所述第一掺杂区与第一端口之间连接有阻断器件和/或限流器件，所述第二掺杂区与第二端口直接相连。
11.一实施例中，所述阻断器件包括二极管、npn三极管、pnp三极管、nmos管、pmos管中的任意一种或多种；所述限流器件包括电阻。
12.一实施例中，所述第一掺杂区为n型掺杂区，第二掺杂区为n型掺杂区，所述第一肖特基金属层与第一端口直接相连，所述第一掺杂区与第一端口直接相连，所述第二掺杂区与第二端口直接相连。
13.一实施例中，所述第一掺杂区上的全部或部分区域形成有第二肖特基金属层，所述第一肖特基金属层和第二肖特基金属层通过第二隔离结构电气隔离。
14.一实施例中，所述第二掺杂区上的全部或部分区域形成有第三肖特基金属层，所述第三肖特基金属层与第一掺杂区通过第一隔离结构电气隔离。
15.一实施例中，所述p型阱区的深度小于或等于n型阱区的深度。
16.一实施例中，所述n型阱区下方形成有nbl埋层。
17.一实施例中，所述第一掺杂区、第二掺杂区、第一隔离结构、第二隔离结构及第一肖特基金属层均呈条状结构，第二掺杂区和第一肖特基金属层分别位于第一掺杂区的两侧；或，
18.所述第一掺杂区、第二掺杂区、第一隔离结构、第二隔离结构均呈环状结构，第一肖特基金属层位于第一掺杂区内侧，第二掺杂区位于第一掺杂区外侧。
19.一实施例中，所述第一隔离结构为sab隔离结构、sti隔离结构或多晶硅隔离结构；和/或，
20.所述第二隔离结构为sab隔离结构、sti隔离结构或多晶硅隔离结构。
21.本发明具有以下有益效果：
22.本发明通过第二隔离结构断开肖特基结和pn结的连接，并对pn结进行限流或阻断，从而减小了衬底注入电流。
附图说明
23.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
24.图1为现有技术中肖特基二极管的结构示意图；
25.图2为现有技术中肖特基二极管的等效电路图；
26.图3为本发明实施例1中肖特基二极管的结构示意图；
27.图4为本发明实施例1中肖特基二极管的等效电路图；
28.图5为本发明实施例2中肖特基二极管的结构示意图；
29.图6为本发明实施例2中肖特基二极管的等效电路图；
30.图7为本发明实施例3中肖特基二极管的结构示意图；
31.图8为本发明实施例4中肖特基二极管的结构示意图；
32.图9为本发明实施例5中肖特基二极管的结构示意图；
33.图10为本发明实施例6中肖特基二极管的结构示意图；
34.图11为本发明实施例7中肖特基二极管的结构示意图。
具体实施方式
35.为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
36.在本文的描述中，除非另有规定和限定，术语“相连”、“相连”应做广义理解，例如，可以是直接连接，也可以通过中间媒介间接连接，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
37.本发明公开了一种肖特基二极管，包括p型衬底、位于p型衬底内的n型阱区、位于n型阱区内的第一掺杂区和第二掺杂区，第一掺杂区和第二掺杂区之间通过第一隔离结构电气隔离，第一掺杂区旁侧的n型阱区上形成有第一肖特基金属层，第一肖特基金属层与第一掺杂区通过第二隔离结构电气隔离。
38.以下结合具体实施例对本发明进行详细说明。
39.实施例1：
40.参图3所示，本实施例中的肖特基二极管包括p型衬底(sub)10、n型阱区(nw)21、p型阱区(pw)22、第一掺杂区31、第二掺杂区32、第一隔离结构41、第二隔离结构42、第一肖特基金属层51及第二肖特基金属层52。
41.示例性地，本实施例中的n型阱区21形成于p型衬底10内，p型阱区22形成于n型阱区21内，p型阱区22的深度小于n型阱区21的深度。
42.示例性地，本实施例中的第一掺杂区31为p型掺杂区，第二掺杂区32为n型掺杂区，优选地，本实施例中的p型掺杂区为p型重掺杂区(p+)，n型掺杂区为n型重掺杂区(n+)。
43.本实施例中的第一隔离结构41位于第一掺杂区31和第二掺杂区32之间，第一掺杂区31和第二掺杂区32通过第一隔离结构41电气隔离，同时，p型阱区22与第二掺杂区32也通过第一隔离结构41电气隔离。
44.本实施例中第一掺杂区31旁侧的n型阱区21上形成有第一肖特基金属层51，第一掺杂区31上的全部区域形成有第二肖特基金属层52，第一肖特基金属层51和第二肖特基金属层52可以为自对准金属硅化物(self aligned silicide)工艺过程中形成的金属硅化物，也可以为其他导电金属(al、ti、co、cr、mo、mg、ni、w、au、pt等)或硅化物合金。
45.本实施例中的第二隔离结构42位于第一肖特基金属层51与第一掺杂区31之间，第一肖特基金属层51与第一掺杂区31、第一肖特基金属层51与第二肖特基金属层52、第一肖特基金属层51与p型阱区22均通过第二隔离结构42电气隔离。
46.于本实施例中，第一隔离结构41为sti隔离(shallow trench isolation，浅槽隔离)结构，第二隔离结构42为sab(silicide block，硅表面金属化阻挡层)隔离结构。其中：
47.sti隔离是指通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中
填充淀积氧化物，用于与硅隔离；
48.sab隔离是指在做硅表面金属化这个工艺步骤时，通过增加一层光罩(mask)，指定某些区域不做金属化，这一层光罩在其他器件中有时候也会用到。
49.另外，本实施例中的第一肖特基金属层51与第一端口(p端)直接相连，第二肖特基金属层52与第一端口(p端)之间连接有限流器件，第二掺杂区32与第二端口(n端)直接相连。示例性地，本实施例中的限流器件为电阻。
50.参图4所示为本实施例中肖特基二极管的等效电路图，通过第二隔离结构的设置能将第一掺杂区和第一肖特基金属层进行隔离，并引入电阻进行限流，从而限制了寄生pnp向衬底注入电流。
51.示例性地，本实施例中的p型阱区、p型掺杂区、n型掺杂区、第一隔离结构、第二隔离结构、第二肖特基金属层均呈环状结构，由外向内依次为n型掺杂区、第一隔离结构、p型阱区/p型掺杂区/第二肖特基金属层、第二隔离结构，第一肖特基金属层位于p型掺杂区及第二隔离结构的内侧。
52.在其他实施例中p型阱区、p型掺杂区、n型掺杂区、第一隔离结构、第二隔离结构、第一肖特基金属层、第二肖特基金属层也可以呈条状结构，依次为n型掺杂区、第一隔离结构、p型阱区/p型掺杂区/第二肖特基金属层、第二隔离结构、第一肖特基金属层，该结构与本实施例中肖特基二极管的等效电路及原理类似，此处不再进行赘述。
53.应当理解的是，本实施例中在第一掺杂区上方的全部区域形成第二肖特基金属层，在其他实施例中也可以在部分区域形成第二肖特基金属层，或者不形成第二肖特基金属层；另外，本实施例中第二掺杂区与第二端口(n端)直接相连，在其他实施例中也可以在第二掺杂区上方的全部或部分区域形成第三肖特基金属层(未图示)，通过第三肖特基金属层与第二端口(n端)相连。
54.实施例2：
55.参图5所示，本实施例中的肖特基二极管包括p型衬底(sub)10、n型阱区(nw)21、p型阱区(pw)22、第一掺杂区31、第二掺杂区32、第一隔离结构41、第二隔离结构42、第一肖特基金属层51及第二肖特基金属层52。
56.本实施例中的p型衬底10、n型阱区21、p型阱区22、第二掺杂区32、第一隔离结构41、第一肖特基金属层51及第二肖特基金属层52与实施例1完全相同，此处不再进行赘述。
57.与实施例1不同之处在于，本实施例中未在第二肖特基金属层52与第一端口(p端)之间设置限流器件(电阻)，而是将第二肖特基金属层52下方的第一掺杂区31替换为n型掺杂区，优选为n型重掺杂区(n+)。
58.结合图6所示，本实施例中通过改变第一掺杂区31的注入类型，即可对pw和nw形成的pn结进行反向阻断，从而消除衬底注入电流。
59.与实施例1不同之处还在于，本实施例中的第二隔离结构42为sti隔离(shallow trench isolation，浅槽隔离)结构，通过sti隔离结构将第一掺杂区和第一肖特基金属层进行隔离。
60.实施例3：
61.参图7所示，本实施例中的肖特基二极管与实施例1大致相同，不同之处在于第二隔离结构，本实施例中的第二隔离结构42为多晶硅(poly)隔离结构，多晶硅隔离结构包括
形成于衬底表面的栅氧层及位于栅氧层上方的多晶硅层。多晶硅隔离工艺为半导体中的现有工艺，此处不再详细赘述。
62.应当理解的是，本发明中的隔离结构不限于sab隔离结构、sti隔离结构、多晶硅隔离结构，也可以采用其他类型的隔离结构，如locos(local oxidation of silicon)隔离结构等，此处不再一一举例说明。
63.图7中ps为肖特基结的p端，pp为pn结的p端。本实施例中同样需对衬底注入电流进行限流或阻断，即在pp上串联限流器件或阻断器件，或者将第一掺杂区替换为n型掺杂区。
64.实施例4：
65.参图8所示，本实施例中的肖特基二极管与实施例1大致相同，不同之处在于本实施例中将限流器件替换为阻断器件，通过阻断器件阻断了寄生pnp向衬底注入电流。
66.阻断器件可以为二极管、npn三极管、pnp三极管、nmos管、pmos管等中的任意一种或多种。其中：
67.当阻断器件为二极管时，二极管的正极(+)与第二肖特基金属层相连，负极(-)与第一端口(p端)相连；
68.当阻断器件为npn三极管时，npn三极管的基极(b)和发射极(e)短接后与第二肖特基金属层相连，集电极(c)与第一端口(p端)相连；
69.当阻断器件为pnp三极管时，pnp三极管的集电极(c)与第二肖特基金属层相连，基极(b)和发射极(e)短接后与第一端口(p端)相连；
70.当阻断器件为nmos管时，nmos管的栅极(g)与源极(s)短接后与第二肖特基金属层相连，漏极(d)与第一端口(p端)相连；
71.当阻断器件为pmos管时，pmos管的漏极(d)与第二肖特基金属层相连，栅极(g)与源极(s)短接后与第一端口(p端)相连。
72.应当理解的是，本发明各实施例中的限流器件并不限于电阻，阻断器件也不限于二极管、三极管及mos管，凡是任何具有反向阻断作用或限流作用的器件或电路均属于本发明所保护的范围。
73.实施例5：
74.参图9所示，本实施例中的肖特基二极管与实施例1大致相同，不同之处在于本实施例中的n型阱区下方形成有一层nbl(n-buried layer)埋层60，nbl埋层可以进一步减小衬底注入电流。
75.实施例6：
76.参图10所示，本实施例中的肖特基二极管与实施例5大致相同，不同之处在于本实施例中未形成p型阱区，第一掺杂区31位于n型阱区内。
77.实施例7：
78.参图11所示，本实施例中的肖特基二极管与实施例5大致相同，不同之处在于实施例5中的p型阱区的深度小于n型阱区的深度，而本实施例中p型阱区的深度等于n型阱区的深度，p型阱区和n型阱区均延伸至nbl埋层60。
79.应当理解的是，肖特基二极管由于不同反向耐压需求，结构上会有稍许不同，但是都会有pn结和肖特基结的连接，如上述实施例所述，可以结构包括nbl埋层及p型阱区，也可以不包括nbl埋层及p型阱区。基于上述结构对pn结和肖特基结进行隔离，并进行限流或阻
断的技术方案，均属于本发明所保护的范围。
80.由以上技术方案可以看出，本发明具有以下有益效果：
81.本发明通过第二隔离结构断开肖特基结和pn结的连接，并对pn结进行限流或阻断，从而减小了衬底注入电流。
82.对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
83.此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

技术特征：
1.一种肖特基二极管，其特征在于，所述肖特基二极管包括p型衬底、位于p型衬底内的n型阱区、位于n型阱区内的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区之间通过第一隔离结构电气隔离，所述第一掺杂区旁侧的n型阱区上形成有第一肖特基金属层，所述第一肖特基金属层与第一掺杂区通过第二隔离结构电气隔离。2.根据权利要求1所述的肖特基二极管，其特征在于，所述肖特基二极管还包括位于n型阱区内的p型阱区，所述第一掺杂区位于p型阱区内，所述p型阱区与第二掺杂区通过第一隔离结构电气隔离，所述p型阱区与第一肖特基金属层通过第二隔离结构电气隔离。3.根据权利要求1或2所述的肖特基二极管，其特征在于，所述第一掺杂区为p型掺杂区，第二掺杂区为n型掺杂区，所述第一肖特基金属层与第一端口直接相连，所述第一掺杂区与第一端口之间连接有阻断器件和/或限流器件，所述第二掺杂区与第二端口直接相连。4.根据权利要求3所述的肖特基二极管，其特征在于，所述阻断器件包括二极管、npn三极管、pnp三极管、nmos管、pmos管中的任意一种或多种；所述限流器件包括电阻。5.根据权利要求2所述的肖特基二极管，其特征在于，所述第一掺杂区为n型掺杂区，第二掺杂区为n型掺杂区，所述第一肖特基金属层与第一端口直接相连，所述第一掺杂区与第一端口直接相连，所述第二掺杂区与第二端口直接相连。6.根据权利要求1所述的肖特基二极管，其特征在于，所述第一掺杂区上的全部或部分区域形成有第二肖特基金属层，所述第一肖特基金属层和第二肖特基金属层通过第二隔离结构电气隔离。7.根据权利要求1所述的肖特基二极管，其特征在于，所述第二掺杂区上的全部或部分区域形成有第三肖特基金属层，所述第三肖特基金属层与第一掺杂区通过第一隔离结构电气隔离。8.根据权利要求2所述的肖特基二极管，其特征在于，所述p型阱区的深度小于或等于n型阱区的深度。9.根据权利要求1所述的肖特基二极管，其特征在于，所述n型阱区下方形成有nbl埋层。10.根据权利要求1所述的肖特基二极管，其特征在于，所述第一掺杂区、第二掺杂区、第一隔离结构、第二隔离结构及第一肖特基金属层均呈条状结构，第二掺杂区和第一肖特基金属层分别位于第一掺杂区的两侧；或，所述第一掺杂区、第二掺杂区、第一隔离结构、第二隔离结构均呈环状结构，第一肖特基金属层位于第一掺杂区内侧，第二掺杂区位于第一掺杂区外侧。11.根据权利要求1所述的肖特基二极管，其特征在于，所述第一隔离结构为sab隔离结构、sti隔离结构或多晶硅隔离结构；和/或，所述第二隔离结构为sab隔离结构、sti隔离结构或多晶硅隔离结构。

技术总结
本发明揭示了一种肖特基二极管，所述肖特基二极管包括P型衬底、位于P型衬底内的N型阱区、位于N型阱区内的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区之间通过第一隔离结构电气隔离，所述第一掺杂区旁侧的N型阱区上形成有第一肖特基金属层，所述第一肖特基金属层与第一掺杂区通过第二隔离结构电气隔离。本发明通过第二隔离结构断开肖特基结和PN结的连接，并对PN结进行限流或阻断，从而减小了衬底注入电流。了衬底注入电流。了衬底注入电流。


技术研发人员：黄大海
受保护的技术使用者：思瑞浦微电子科技（上海）有限责任公司
技术研发日：2023.08.01
技术公布日：2023/10/15