一种总线延时检测的验证装置与方法与流程

1.本技术涉及芯片验证技术领域，尤其涉及一种总线延时检测的验证装置与方法。


背景技术：

2.芯片的总线延时参数直接影响芯片的信息传输速度，因此需要对总线延时信息进行检测，以及时获取芯片的性能。
3.在验证芯片的总线延时检测时，可以基于uvm(universal verification methodology，通用验证方法学)搭建验证环境。通过计算待验证芯片的总线延时，与验证模型生成的期望总线延时，可以判断待验证芯片的总线延时性能是否正常。
4.但在实际应用中，待验证芯片会多次进行迭代，待验证芯片的位宽参数也会随之变化。因此在验证时，对于验证环境的适应能力要求较高，导致验证环境的结构复杂，增加用于搭建验证环境的时间成本。


技术实现要素：

5.本技术提供一种总线延时检测的验证装置与方法，以解决因芯片总线延时验证过程中，对验证环境的适应能力要求较高，导致验证环境的结构复杂，用于搭建验证环境的时间成本消耗较高的问题。
6.第一方面，本技术提供一种总线延时检测的验证装置，所述验证装置包括：待验证模块、检测模块、验证模型模块、通信模块和控制模块；所述通信模块包括第一vip组件和自定义组件；
7.所述第一vip组件与所述控制模块连接，所述第一vip组件的axi传输端口与所述待验证模块的axi传输端口连接，以形成第一数据通道；所述第一vip组件的axi传输端口与所述验证模型模块的传输端口连接，以形成第二数据通道；
8.所述自定义组件分别与检测模块和待验证模块连接，以形成第三数据通道；
9.其中，所述控制模块被配置为：
10.控制所述第一vip组件通过所述第一数据通道向所述待验证模块发送配置函数；
11.响应于用于启动验证的启动指令，控制所述第一vip组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一vip组件通过第二数据通道向所述验证模型模块发送测试信号；
12.控制所述待验证模块将符合约束条件的测试信号的特征信息存入待验证数组，以生成待验证延时检测信息；以及控制所述验证模型模块将符合约束条件的测试信号的特征信息存入验证模型数组，以计算期望延时检测信息；
13.控制检测模块通过所述第三数据通道从所述待验证模块中获取待验证延时检测信息，以及从所述验证模块模型中获取期望延时检测信息；
14.若所述待验证延时检测信息符合所述期望延时检测信息，则标记所述待验证模块为可用状态。
15.在一些可行的实施例中，所述验证装置还包括第二vip组件；所述控制模块包括第一控制子模块和第二控制子模块；所述第一vip组件与所述第一控制子模块连接，所述第一vip组件的axi传输端口与所述待验证模块的axi传输端口连接，以形成第一数据通道；所述第一vip组件的axi传输端口与所述待验证模型模块的axi传输端口连接，以形成第二数据通道；
16.所述第二vip组件与所述第二控制子模块连接，所述第二vip组件的apb传输端口与所述待验证模块的apb传输端口连接，以形成第四数据通道。
17.在一些实施例中，所述控制模块还被配置为：
18.控制所述第二控制子模块生成配置函数；
19.控制所述第二控制子模块通过所述第四数据通道向所述待验证模块发送配置函数。
20.在一些实施例中，所述验证装置还包括用于配置所述验证装置所在验证环境的参数位宽的位宽配置模块，所述控制模块还被配置为：
21.检测到所述待验证模块的位宽参数变化，通过修改所述位宽配置模块中的脚本文件配置所述验证环境的参数位宽；所述验证环境的参数位宽包括所述验证模型模块的参数位宽。
22.在一些实施例中，控制所述第一vip组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一vip组件通过第二数据通道向所述验证模型模块发送测试信号时，所述控制模块被配置为：
23.控制第一vip组件配置测试信号的特征参数，以对所述测试信号进行随机化处理。
24.在一些实施例中，控制所述待验证模块将符合约束条件的测试信号存入待验证数组时，所述控制模块被配置为：
25.若所述测试信号的id符合所述约束条件，则将符合约束条件的测试信号的特征信息存入待验证数组；
26.以及，修改所述待验证数组的参数以表征所述待验证数组已存入特征信息。
27.在一些可行的实施例中，所述控制模块还被配置为：
28.检测到与所述测试信号对应的响应信号在所述第一数据通道上传输，则遍历所述待验证数组；
29.若所述响应信号的id在所述待验证数组中匹配成功，则在所述待验证数组中删除与所述id关联的特征信息。
30.在一些可行的实施例中，将符合约束条件的测试信号的特征信息存入待验证数组时，所述控制模块还被配置为：
31.检测到待验证数组中存入特征信息时，对存入特征信息的待验证数组执行第一计时操作；
32.若在所述第一数据通道上未检测到与所述特征信息对应的响应信号，则根据待验证模块的时钟变化，继续执行对存储未响应测试信号的特征信息的待验证数组的第一计时操作；
33.若所述第一数据通道上检测到与所述特征信息对应的响应信号，则停止执行对存储已响应测试信号的特征信息的待验证数组的第一计时操作。
34.在一些可行的实施例中，所述控制模块还被配置为：
35.基于所述待验证数组，检测未响应的测试信号的数量；
36.若所述未响应的测试信号的数量等于传输阈值，则控制所述第一vip停止发送测试信号，以及控制检测模块通过第三数据通道接收所述待验证模块产生的中断信号。
37.在一些可行的实施例中，所述控制模块还被配置为：
38.检测到所述第一vip组件发送测试数据时，执行第二计时操作；
39.若所述发送测试数据的时间等于时间阈值，则基于对所述待验证数组执行的第一计时操作计算待验证延时。
40.第二方面，本技术提供一种总线延时检测的验证方法，其特征在于，包括：
41.控制第一vip组件通过第一数据通道向待验证模块发送配置函数；
42.响应于用于启动验证的启动指令，控制所述第一vip组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一vip组件通过第二数据通道向所述验证模型模块发送测试信号；
43.控制所述待验证模块将符合约束条件的测试信号存入待验证数组，以生成待验证延时检测信息；以及控制所述验证模型模块将符合约束条件的测试信号存入验证模型数组，以计算期望延时检测信息；
44.控制检测模块通过第三数据通道从所述待验证模块中获取待验证延时检测信息，以及从所述验证模块模型中获取期望延时检测信息；
45.若所述待验证延时检测信息符合所述期望延时检测信息，则标记所述待验证模块为可用状态。
46.由上述技术内容可知，本技术提供一种总线延时检测的验证装置与方法。所述验证装置包括待验证模块、检测模块、验证模型模块、通信模块、控制模块和位宽配置模块。控制模块控制通信模块向带验证模块和验证模型模块发送测试信号，以生成待验证值与期望值。检测模块通过比较验证值与期望值，判断的待验证模块性能。位宽配置模块可生成用于配置适应于不同验证场景的位宽配置文件，以将位宽参数化，进而使得所述验证装置对不同验证环境的适应力更强。且所述验证装置架构简洁，易于配置，有利于降低用于搭建验证环境的时间成本。
附图说明
47.为了更清楚地说明本技术的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
48.图1为本技术实施例提供的总线延时检测的验证流程示意图；
49.图2为本技术实施例提供的总线延时检测的验证装置架构图；
50.图3为本技术实施例提供的总线延时计算的流程示意图；
51.图4为本技术实施例提供的通过判断同时传输的信号是否达到传输阈值触发中断信号的流程示意图。
具体实施方式
52.下面将详细地对实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下实施例中描述的实施方式并不代表与本技术相一致的所有实施方式。仅是与权利要求书中所详述的、本技术的一些方面相一致的系统和方法的示例。
53.芯片的总线延时参数影响芯片的数据传输速度，因此需要对芯片总线延时的设计进行验证，以保证芯片性能。但芯片具有迭代的特点，即使是同款芯片，经过迭代后，其配置参数会发生变化，例如位宽。而用于验证其总线延时的配置环境中的相关参数也需要随之变化。因此对于总线延时验证装置的适应力要求较强，导致验证环境搭建困难。
54.基于上述问题，如图1所示，本技术提供一种总线延时检测的验证装置，待验证模块、检测模块、验证模型模块、通信模块和控制模块；所述通信模块包括第一vip组件和自定义组件；
55.所述第一vip组件与所述控制模块连接，所述第一vip组件的axi传输端口与所述待验证模块的axi传输端口连接，以形成第一数据通道；所述第一vip组件的axi传输端口与所述验证模型模块的传输端口连接，以形成第二数据通道。
56.所述自定义组件分别与检测模块和待验证模块连接，以形成第三数据通道。
57.检测模块、验证模型模块、控制模块同属于vseq(虚拟序列)，其中检测模块可用于根据待验证模块生成的待验证值与验证模型模块生成的期望值，判断待验证模块的总线延时是否正常。通信模块中的第一vip组件可用于向待验证模块传输配置函数，也可以用于向带验证模块发送测试信号。
58.所述控制模块被配置为：
59.s100：控制所述第一vip组件通过所述第一数据通道向所述待验证模块发送配置函数；
60.配置函数由控制模块生成，并由控制模块通过第一vip组件与第一数据通道发送至待验证模块。待验证模块接收到配置函数后可以根据配置函数配置寄存器、约束条件等多项验证参数。例如，将接收到的数据保存至寄存器的方式；需要接收哪些类型的数据等与验证相关的参数。其中，第一vip组件可以为axi_if组件，第一数据通道还可用于向待验证模块以及验证模型模块发送测试信号。
61.基于上述验证装置的架构，如图2所示，所述验证装置还可包括第二vip组件；所述控制模块包括第一控制子模块和第二控制子模块；所述第一vip组件与所述第一控制子模块连接，所述第一vip组件的axi传输端口与所述待验证模块的axi传输端口连接，以形成第一数据通道；所述第一vip组件的axi传输端口与所述待验证模型模块的axi传输端口连接，以形成第二数据通道；
62.所述第二vip组件与所述第二控制子模块连接，所述第二vip组件的apb传输端口与所述待验证模块的apb传输端口连接，以形成第四数据通道。
63.第二控制子模块控制用于控制第二vip组件，第二vip组件可以为apb_if,基于apb总线向待验证模块传输配置函数。第一控制子模块用于控制第一vip组件，并通过第一vip组件向待验证模块与验证模型模块发送测试信号。
64.基于第二控制子模块与第二vip组件，所述控制模块还可被配置为：
65.控制所述第二控制子模块生成配置函数；
66.控制所述第二控制子模块通过所述第四数据通道向所述待验证模块发送配置函数。
67.通过第二控制子模块生成配置函数，减轻了第一控制子模块的运行压力，通过第一控制子模块与第二控制子模块分别执行发送测试信号、生成配置函数的动作，配合多条数据通道，使得验证装置的控制逻辑更为简洁，验证环境的搭建效率更高。可以理解的是，在生成配置函数时，也可以由控制模块调用验证环境中的任务模块以生成配置函数，以提升验证效率。
68.在一些实施例中，不同的验证环境用于验证不同的待验证模块。即在待验证模块发生变化时，其位宽参数也会发生变化。因此可以通过参数化位宽的方式，统一配置vseq中的位宽参数。所述验证装置还包括位宽配置模块，所述控制模块还被配置为：
69.检测到所述待验证模块的位宽参数变化，通过修改所述位宽配置模块中的脚本文件配置所述验证环境的参数位宽；所述验证环境的参数位宽包括所述验证模型模块的参数位宽。脚本文件可以加载于位宽配置模块，vseq或控制模块在检测到待验证模块的位宽参数发生变化时，则可以通过修改脚本文件的方式，统一配置vseq中的参数位宽，提高了验证环境的适应能力，进而节省搭建验证环境的时间成本。
70.s200：响应于用于启动验证的启动指令，控制所述第一vip组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一vip组件通过第二数据通道向所述验证模型模块发送测试信号；
71.第一vip组件同时通过第一数据通道和第二数据通道发送数据，在一些实施例中，为了保证数据的同时发送，第一vip组件向第一数据通道和第二数据通道发送数据的端口为同一个端口。同步发送测试数据，可以提升待验证模块与验证模型模块的同步性，以提高验证的准确率。
72.在一些实施例中，可以通过调整发送的测试信号数量、时间以适应于不同的验证环境。且处于验证效率的考虑，第一vip组件也无需对待验证模块发送过多的测试信号。即在发送验证信号时，所述控制模块还被配置为：
73.控制第一vip组件配置测试信号的特征参数，以对所述测试信号进行随机化处理。
74.对测试信号进行随机化处理指的是对测试信号的addr、id等特征信息进行配置，以使得测试信号具有一定特征，并与发送至待验证模块的配置函数中的约束条件形成呼应，以控制参与验证的信号数量，以便于提高验证效率。
75.s300：控制所述待验证模块将符合约束条件的测试信号的特征信息存入待验证数组，以生成待验证延时检测信息；以及控制所述验证模型模块将符合约束条件的测试信号的特征信息存入验证模型数组，以计算期望延时检测信息；
76.以写信号为例，测试信号的特征信息可以包括用于确定测试信号写地址的addr，也可以包括用于识别信号的id。待验证数组包含于待验证模块，验证模型数据包含于验证模型模块。待验证模块可以根据测试信号的特征信息判断是否需要接收当前信号，例如根据测试信号的id判断当前信号是否为目标信号，若是，则将目标信号的addr与id保存至待验证数组中。待验证模块在接收并保存目标信号的特征信息后，可以生成待验证延时检测信息，以与期望值进行比较，进而判断待验证模块总线延时是否正常。可以理解的是，验证
模型模块对于测试信号的处理方式与待验证模块相同，在此不再赘述。
77.在发送测试信号时，对测试信号执行了随机化处理，因此为了提高验证效率，在一些实施例中可以通过判断测试信号的id是否符合约束条件，对测试信号进行处理。如图3所示，所述控制模块被配置为：
78.若所述测试信号的id符合所述约束条件，则将符合约束条件的测试信号的特征信息存入待验证数组；
79.以及，修改所述待验证数组的参数以表征所述待验证数组已存入特征信息。
80.约束条件中可以包括多个用于限定目标信号的id，待验证模块在接收测试信号时，通过检测测试信号的id是否在目标信号的id范围内，即可判断当前测试信号是否为目标信号。当前测试信号的id与约束条件中包括的目标信号id匹配成功，则表示当前测试信号符合约束条件，并可以将当前测试信号的addr、id等特征信息存入待验证数组。
81.控制模块会实时监控待验证数组的存储状态，在待验证数组中存入特征信息时，则会修改待验证数组的标志位，以表示待验证数组的存储状态发生变化。例如，标志位“0”表示待验证数组未存储数据，在将符合约束条件的目标信号的特征信息存入待验证数组后，控制模块会将所述标志位从“0”置为“1”，以表示待验证数组存入数据。所述标志位还可用于触发待验证延时检测信息的计算与生成。
82.在一些实施例中，将符合约束条件的测试信号的特征信息存入待验证数组时，如图3所示，所述控制模块还被配置为：
83.检测到待验证数组中存入特征信息时，对存入特征信息的待验证数组执行第一计时操作；
84.若在所述第一数据通道上未检测到与所述特征信息对应的响应信号，则根据待验证模块的时钟变化，继续执行对存储未响应测试信号的特征信息的待验证数组的第一计时操作；
85.若所述第一数据通道上检测到与所述特征信息对应的响应信号，则停止执行对存储已响应测试信号的特征信息的待验证数组的第一计时操作。
86.在所述实施例中，待验证数组中存入特征信息，即待验证数字的标志位参数被修改为表征待验证数组已经存入特征信息的状态时，控制模块对存入特征信息的待验证数组执行第一计时操作。特征信息存入待验证数组的测试信号为未被响应的信号，以测试信号为写信号为例，未被响应的信号即为第一数据通道上还未出现写返回信号的测试信号。
87.因此，第一计时操作用于计算测试信号得到响应的时间。在一些实施例中，计时操作可以结合待验证模块的时钟运行周期进行计时。例如，每当待验证模块的时钟变化一次，则计时一次。通过求取计时次数与待验证模块时钟的变化周期的乘积，即可得到测试信号被响应的时长。
88.需要说明的是，对于未响应的测试信号的特征信息，控制模块持续执行第一计时操作。而对于删除特征信息的空数组，控制模块停止对空数组执行第一计时操作。而在空数组再次存入特征信息时，控制模块对空数组重新执行第一计时操作，但会刷新计时次数，以保证计时的准确性。
89.可以理解的是，当第一数据通道上出现测试信号的响应信号时，则可以在数组中删除与响应信号对应的测试信号的特征信息。在一些实施例中，控制模块还被配置为：
90.检测到与所述测试信号对应的响应信号在所述第一数据通道上传输，则遍历所述待验证数组；
91.若所述响应信号的id在所述待验证数组中匹配成功，则在所述待验证数组中删除与所述id关联的特征信息。
92.仍以测试信号为写信号为例，写信号的响应信号为写返回信号。控制模块在第一数据通道上检测到写返回信号时，可以根据写返回信号的id在待验证数组中进行匹配。待验证数组中保存有未被响应的测试信号的id与addr，因此在写返回信号的id与待验证数组中保存的id匹配成功时，表示与所述id对应的测试信号得到响应，即可以删除待验证数组中的所述id、addr、user。
93.在一些实施例中，根据第一数据通道是基于axi总线进行数据传输的特点，第一数据通道可以在先发出的信号未得到响应时，还可以发送下一个数据，可以理解的是，在多个先发出的信号未得到响应时，仍可发送新的数据。但过多的未响应信号，会导致axi总线性能下降，进而影响验证结果。因此，如图4所示，可以设置传输阈值，以保证axi总线的性能，并根据传输阈值得到待验证总线延时检测信息，例如dma、中断信号。即所述控制模块还被配置为：
94.基于所述待验证数组，检测未响应的测试信号的数量；
95.若所述未响应的测试信号的数量等于传输阈值，则控制所述第一vip停止发送测试信号，以及控制检测模块通过第三数据通道接收所述待验证模块产生的中断信号。
96.因在待验证数组中存有特征信息的测试信号均未被响应，因此可以通过检测待验证数组中存入了几组数据，判断未响应的测试信号的数量。例如，待验证数组中当前存有七组数据，则未响应的测试信号有7个。
97.传输阈值用于限制axi总线上未被响应的测试信号的数量，可以提高axi总线传输的稳定性，避免过多的测试信号在axi总线上共同等待响应，导致axi总线性能下降。在一些实施例中，传输阈值为7，则当前未响应的测试信号的数量为7时，控制模块/第一控制子模块控制第一vip组件停止发送数据。待验证模块检测到第一vip组件停止发送数据，则会产生相应的中断信号，中断信号可以通过与自定义组件连接的端口传输到检测模块，也可以由自定义组件将中断信号传输至可视化界面以实时展示，有利于判断待验证模块的总线延时是否正常。
98.可以理解的是，在未响应信号的数量未达到传输阈值时，则可以由第一vip组件继续发送测试信号。
99.s400：控制检测模块通过所述第三数据通道从所述待验证模块中获取待验证延时检测信息，以及从所述验证模块模型中获取期望延时检测信息；
100.控制模块在验证的过程中，可以控制检测模块通过自定义组件(misc_if)与第三数据通道，从待验证模块中获取待验证总线延时检测信息，以与验证模型模块生成的期望延时检测信息比较，并根据比较结果判断当前待验证模块总线延时的状态，以确定待验证模块是否可用。
101.s500：若所述待验证延时检测信息符合所述期望延时检测信息，则标记所述待验证模块为可用状态。
102.待验证延时检测信息可以包括从第一vip数据发送测试数据直至结束的待验证总
线延时，以及在测试信号发送过程中待验证模块的dma产生时间、中断信号产生时间。需要说明的是，验证模型模块与待验证模块执行的功能相同，对测试信号的处理方式也相同，验证模型用于模拟待验证模块以产生期望值，并通过期望值检测待验证模块是否可用。
103.其中，在计算待验证总线延时时，可以通过限定验证流程的总时长，控制验证流程的时间，既可以确定计算待验证总线延时的时间点，也可以通过对验证流程时间的控制提高验证效率。所述控制模块还被配置为：
104.检测到所述第一vip组件发送测试数据时，执行第二计时操作；
105.若所述发送测试数据的时间等于时间阈值，则基于对所述待验证数组执行的第一计时操作计算待验证延时。
106.在一些实施例中，控制模块控制第一vip组件发送测试数据，同时，控制模块还执行第二计时操作以对验证流程的执行时间进行计算。时间阈值则用于限定验证流程执行时间的最大值。当第二计时操作计算得到的时间等于时间阈值时，则控制模块会控制第一vip组件停止发送测试信号，以及触发计算待验证总线延时的动作。
107.需要说明的是，计算待验证总线延时的动作时，每个非空数组，即存有特征信息的待验证数组均对应有第一计时操作。总线延时计算需要将全部第一计时操作计算得到的时间求和。例如，第一计时操作对待验证数组中3个存储单元计算得到的时间分别为1s、2s、3s，则需要求和得到6s。此外，用于对第一计时操作的计算结果求和的时间，也作为待验证总线延时的一部分。例如，用于求和的时间为0.5s，则待验证总线延时最终为6.5s。需要说明的是，验证模型模块计算期望总线延时时，期望总线延时也包括用于求和的时间。
108.检测模块根据待验证模块的待验证总线延时、待验证dma产生时间、待验证中断信号产生时间与验证模型模块的期望值对比，在待验证总线延时检测信息均符合期望值时，才标记待验证模块可用。若不符合期望值，也可以根据dma产生时间、中断信号产生的时间、端口追溯问题。
109.在一些实施例中，本技术提供一种总线延时检测的验证方法，包括：
110.控制第一vip组件通过第一数据通道向待验证模块发送配置函数；
111.响应于用于启动验证的启动指令，控制所述第一vip组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一vip组件通过第二数据通道向所述验证模型模块发送测试信号；
112.控制所述待验证模块将符合约束条件的测试信号存入待验证数组，以生成待验证延时检测信息；以及控制所述验证模型模块将符合约束条件的测试信号存入验证模型数组，以计算期望延时检测信息；
113.控制检测模块通过第三数据通道从所述待验证模块中获取待验证延时检测信息，以及从所述验证模块模型中获取期望延时检测信息；
114.若所述待验证延时检测信息符合所述期望延时检测信息，则标记所述待验证模块为可用状态。
115.由上述技术内容可知，本技术提供一种总线延时检测的验证装置与方法。所述验证装置包括待验证模块、检测模块、验证模型模块、通信模块、控制模块和位宽配置模块。控制模块控制通信模块向带验证模块和验证模型模块发送测试信号，以生成待验证值与期望值。检测模块通过比较验证值与期望值，判断的待验证模块性能。位宽配置模块可生成用于
配置适应于不同验证场景的位宽配置文件，以将位宽参数化，进而使得所述验证装置对不同验证环境的适应力更强。且所述验证装置架构简洁，易于配置，有利于降低用于搭建验证环境的时间成本。
116.本技术提供的实施例之间的相似部分相互参见即可，以上提供的具体实施方式只是本技术总的构思下的几个示例，并不构成本技术保护范围的限定。对于本领域的技术人员而言，在不付出创造性劳动的前提下依据本技术方案所扩展出的任何其他实施方式都属于本技术的保护范围。

技术特征：
1.一种总线延时检测的验证装置，其特征在于，包括：待验证模块、检测模块、验证模型模块、通信模块和控制模块；所述通信模块包括第一vip组件和自定义组件；所述第一vip组件与所述控制模块连接，所述第一vip组件的axi传输端口与所述待验证模块的axi传输端口连接，以形成第一数据通道；所述第一vip组件的axi传输端口与所述验证模型模块的传输端口连接，以形成第二数据通道；所述自定义组件分别与检测模块和待验证模块连接，以形成第三数据通道；其中，所述控制模块被配置为：控制所述第一vip组件通过所述第一数据通道向所述待验证模块发送配置函数；响应于用于启动验证的启动指令，控制所述第一vip组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一vip组件通过第二数据通道向所述验证模型模块发送测试信号；控制所述待验证模块将符合约束条件的测试信号的特征信息存入待验证数组，以生成待验证延时检测信息；以及控制所述验证模型模块将符合约束条件的测试信号的特征信息存入验证模型数组，以计算期望延时检测信息；控制检测模块通过所述第三数据通道从所述待验证模块中获取待验证延时检测信息，以及从所述验证模块模型中获取期望延时检测信息；若所述待验证延时检测信息符合所述期望延时检测信息，则标记所述待验证模块为可用状态。2.根据权利要求1所述的验证装置，其特征在于，还包括第二vip组件；所述控制模块包括第一控制子模块和第二控制子模块；所述第一vip组件与所述第一控制子模块连接，所述第一vip组件的axi传输端口与所述待验证模块的axi传输端口连接，以形成第一数据通道；所述第一vip组件的axi传输端口与所述待验证模型模块的axi传输端口连接，以形成第二数据通道；所述第二vip组件与所述第二控制子模块连接，所述第二vip组件的apb传输端口与所述待验证模块的apb传输端口连接，以形成第四数据通道。3.根据权利要求2所述的验证装置，其特征在于，所述控制模块还被配置为：控制所述第二控制子模块生成配置函数；控制所述第二控制子模块通过所述第四数据通道向所述待验证模块发送配置函数。4.根据权利要求1所述的验证装置，其特征在于，还包括用于配置所述验证装置所在验证环境的参数位宽的位宽配置模块，所述控制模块还被配置为：检测到所述待验证模块的位宽参数变化，通过修改所述位宽配置模块中的脚本文件配置所述验证环境的参数位宽；所述验证环境的参数位宽包括所述验证模型模块的参数位宽。5.根据权利要求1所述的验证装置，其特征在于，控制所述第一vip组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一vip组件通过第二数据通道向所述验证模型模块发送测试信号时，所述控制模块被配置为：控制第一vip组件配置测试信号的特征参数，以对所述测试信号进行随机化处理。6.根据权利要求5所述的验证装置，其特征在于，控制所述待验证模块将符合约束条件的测试信号存入待验证数组时，所述控制模块被配置为：
若所述测试信号的id符合所述约束条件，则将符合约束条件的测试信号的特征信息存入待验证数组；以及，修改所述待验证数组的参数以表征所述待验证数组已存入特征信息。7.根据权利要求6所述的验证装置，其特征在于，所述控制模块还被配置为：检测到与所述测试信号对应的响应信号在所述第一数据通道上传输，则遍历所述待验证数组；若所述响应信号的id在所述待验证数组中匹配成功，则在所述待验证数组中删除与所述id关联的特征信息。8.根据权利要求7所述的验证装置，其特征在于，将符合约束条件的测试信号的特征信息存入待验证数组时，所述控制模块还被配置为：检测到待验证数组中存入特征信息时，对存入特征信息的待验证数组执行第一计时操作；若在所述第一数据通道上未检测到与所述特征信息对应的响应信号，则根据待验证模块的时钟变化，继续执行对存储未响应测试信号的特征信息的待验证数组的第一计时操作；若所述第一数据通道上检测到与所述特征信息对应的响应信号，则停止执行对存储已响应测试信号的特征信息的待验证数组的第一计时操作。9.根据权利要求6所述的验证装置，其特征在于，所述控制模块还被配置为：基于所述待验证数组，检测未响应的测试信号的数量；若所述未响应的测试信号的数量等于传输阈值，则控制所述第一vip停止发送测试信号，以及控制检测模块通过第三数据通道接收所述待验证模块产生的中断信号。10.根据权利要求1所述的验证装置，其特征在于，所述控制模块还被配置为：检测到所述第一vip组件发送测试数据时，执行第二计时操作；若所述发送测试数据的时间等于时间阈值，则基于对所述待验证数组执行的第一计时操作计算待验证延时。11.一种总线延时检测的验证方法，其特征在于，包括：控制第一vip组件通过第一数据通道向待验证模块发送配置函数；响应于用于启动验证的启动指令，控制所述第一vip组件通过第一数据通道向所述待验证模块发送测试信号，以及，控制所述第一vip组件通过第二数据通道向所述验证模型模块发送测试信号；控制所述待验证模块将符合约束条件的测试信号存入待验证数组，以生成待验证延时检测信息；以及控制所述验证模型模块将符合约束条件的测试信号存入验证模型数组，以计算期望延时检测信息；控制检测模块通过第三数据通道从所述待验证模块中获取待验证延时检测信息，以及从所述验证模块模型中获取期望延时检测信息；若所述待验证延时检测信息符合所述期望延时检测信息，则标记所述待验证模块为可用状态。

技术总结
本申请提供一种总线延时检测的验证装置与方法。所述验证装置包括待验证模块、检测模块、验证模型模块、通信模块、控制模块和位宽配置模块。控制模块控制通信模块向带验证模块和验证模型模块发送测试信号，以生成待验证值与期望值。检测模块通过比较验证值与期望值，判断的待验证模块性能。位宽配置模块可生成用于配置适应于不同验证场景的位宽配置文件，以将位宽参数化，进而使得所述验证装置对不同验证环境的适应力更强。且所述验证装置架构简洁，易于配置，有利于降低用于搭建验证环境的时间成本。成本。成本。


技术研发人员：王正
受保护的技术使用者：爱芯元智半导体（上海）有限公司
技术研发日：2023.07.04
技术公布日：2023/10/6