一种氧化铪基铁电存储晶体管及其制备方法

1.本发明涉及铁电存储器技术领域，特别涉及一种氧化铪基铁电存储晶体管及其制备方法。


背景技术：

2.由于氧化物半导体具有高迁移率、大面积的高均匀性以及低热预算等优势，加之氧化铪基铁电材料的非易失性、可微缩性以及互补金属氧化物半导体（cmos）工艺兼容性等优点，使得基于氧化物半导体的氧化铪基铁电存储晶体管在面向存内计算的三维集成等领域有着极大的优势。然而，受到氧化物半导体与氧化铪基铁电材料过多的界面缺陷以及氧化铪基铁电存储晶体管在擦除和写入等操作过程中电荷注入等现象的影响，氧化铪基铁电存储晶体管的存储窗口和可靠性等性能优化问题仍然没有得到有效解决，这也在一定程度上限制了氧化铪基铁电存储晶体管在大规模存算一体化中的应用。
3.因此，为了优化基于氧化物半导体的氧化铪基铁电存储晶体管的存储窗口和可靠性等存储性能，需要构建高质量界面阻挡层，来降低半导体沟道与铁电栅介质之间的界面陷阱密度和阻挡界面注入的现象。近年来，部分研究通过引入低介电常数界面层和氧化铝界面层在一定程度上提高了器件的性能。然而，低介电常数界面层所产生的较大的电压降和氧化铝界面层所引起的铁电栅退极化现象，使得器件仍体现出操作电压高、存储窗口小、保持特性差等问题，使得器件难以大规模的应用。


技术实现要素：

4.为了克服现有技术的不足，本发明的目的在于提供一种氧化铪基铁电存储晶体管及其制备方法，通过引入金属牺牲层工艺和高介电常数的氧化铪界面阻挡层来抑制存储器在读写过程中产生的界面注入现象和降低界面陷阱态密度的作用，从而获得高性能、高可靠性的铁电电容存储器。
5.本发明的目的通过以下技术方案实现。
6.一种氧化铪基铁电存储晶体管，其包括衬底上从下往上依次为底电极、氧化铪基铁电薄膜层、氧化铪界面阻挡层、铟镓锌氧半导体沟道和源漏电极。
7.本发明中，衬底为si/sio2衬底，氧化铪基铁电薄膜层采用锆掺杂氧化铪薄膜。
8.本发明中，底电极w的厚度为30~50nm。
9.本发明中，锆掺杂氧化铪hzo铁电薄膜层的厚度为10~15nm。
10.本发明中，氧化铪界面修饰层的厚度为1~2nm。
11.本发明中，铟镓锌氧半导体沟道层的厚度为8~10nm。
12.本发明中，源漏电极为上下双层结构，下层为厚度为10~15nm ti层，上层为厚度为40~50nm的au层。
13.本发明还提供一种上述的氧化铪基铁电存储晶体管的制备方法，包括以下步骤：（1）衬底上沉积w金属作为底电极；
（2）对步骤（1）所得到的底电极进行图形化形成栅电极隔离；（3）在步骤（2）得到的结构基础上生长氧化铪基铁电薄膜；（4）在步骤（3）得到的结构基础上沉积w金属作为金属牺牲层；（5）将步骤（4）所得的晶圆采用快速热退火工艺进行处理；（6）移除步骤（5）中得到的器件顶层的金属牺牲层；（7）在步骤（6）得到的结构基础上生长氧化铪薄膜作为界面阻挡层；（8）在步骤（7）得到的结构基础上沉积铟镓锌氧半导体作为沟道；（9）在步骤（8）得到的结构基础上进行沟道区域图形化；（10）制备源漏电极，形成最终器件。
14.本发明中，步骤（1）中，衬底为si/sio2衬底，金属w作为底电极，利用直流溅射技术在衬底上生长30~50nm的金属w，溅射功率为120w。
15.本发明中，步骤（2）中，采用紫外光刻定义器件电极区域，并用干法刻蚀技术对底栅电极进行隔离处理，其中，刻蚀氛围为sf6、chf3和ar混合气体。
16.本发明中，步骤（3）中，利用原子层沉积生长10~15nm氧化铪基铁电薄膜，生长工艺温度为250~280℃，原子层沉积工艺的每个循环生长工艺包括0.2 s四二甲氨基锆tdmazr/四二甲氨基铪tdmahf脉冲，2 s n2吹扫，0.2 s氧等离子体脉冲，2 s n2吹扫。
17.本发明中，步骤（4）中，利用直流溅射技术在沉积30~50nm的金属w作为铁电覆盖层，溅射功率为120w。
18.本发明中，步骤（5）中，将步骤（4）晶圆在氮气氛围下进行快速热退火处理，加热速率为15~20℃/s，退火温度为500℃，退火时间为30s。
19.本发明中，步骤（6）中，采用湿法刻蚀技术移除金属牺牲层w，刻蚀溶液为加入少量氨水的过氧化氢与水的混合溶液，其中，过氧化氢：水的体积比= 1：2。
20.本发明中，步骤（7）中，利用原子层沉积生长1~2nm氧化铪薄膜作为界面阻挡层，生长工艺温度为250℃，原子层沉积工艺的每个循环生长工艺包括0.2 s四二甲氨基铪tdmahf脉冲，2 s n2吹扫，0.2 s氧等离子体脉冲，2 s n2吹扫。
21.本发明中，步骤（8）中，利用磁控溅射技术沉积8~10nm铟镓锌氧半导体作为沟道，生长过程中生长过程中ar气流量为50 sccm，溅射功率为110w。
22.本发明中，步骤（9）中，采用紫外光刻定义沟道区域，并用湿法刻蚀技术进行沟道区域图形化，其中湿法刻蚀溶液为一定比例的稀盐酸。
23.本发明中，步骤（10）中，采用紫外光刻定义源漏电极区域；采用电子束蒸发技术生长顶电极10~15nmti/40~50nmau，其中ti的沉积速率为0.12nm/s，au的沉积速率为0.2nm/s；采用剥离工艺对生长顶电极后的晶圆进行剥离处理：首先，将晶圆浸泡于丙酮中静置至顶电极结构清晰，接着采用异丙醇浸泡去除晶圆表面残留的有机物，最后采用去离子水清洗并用氮气吹干。
24.本发明的原理如下：本发明通过引入金属牺牲层工艺和具有高介电常数的hfo2介质薄膜材料作为界面阻挡层，以抑制氧化铪基铁电存储器在读写过程中产生的界面注入现象和降低界面陷阱态密度，相较于其他界面阻挡层材料，氧化铪更高的介电常数使得其产生更低的电压降和更好的界面阻挡效果，且金属牺牲层工艺的引入确保了铁电薄膜在退火过程中铁电相的形
成，实现了高存储窗口、高可靠性的铁电存储晶体管。
25.相对于现有技术，本发明的有益效果在于：1、采用原子层沉积技术构建高介电常数的氧化铪界面阻挡层，易于大规模制备晶圆级存储器件。
26.采用金属牺牲层工艺，使氧化铪基铁电薄膜在退火过程中形成较好的铁电性。
27.本发明的氧化铪基铁电存储晶体管在较低电压下激发逆时针铁电存储窗口，且具有较大的饱和存储窗口。
28.本发明的氧化铪基铁电存储晶体管在较大的操作电压下仍能保持较好的耐久性和保持特性。
附图说明
29.图1是实施例1中在si/sio2衬底上直流溅射淀积40nm的金属w作为底电极所形成的结构示意图。
30.图2是实施例1利用紫外光刻和干法刻蚀技术对底栅电极进行隔离处理所形成的结构示意图。
31.图3是实施例1中在隔离后的w底栅电极的结构基础上利用原子层沉积技术生长10~15nm的锆掺杂氧化铪（hzo）铁电薄膜所形成的结构示意图。
32.图4是实施例1中在hzo薄膜之上利用直流溅射技术沉积40nm的金属w作为金属牺牲层所形成的结构示意图。
33.图5是实施例1中利用快速热退火技术处理后，采用湿法刻蚀技术移除金属牺牲层w所形成的结构示意图。
34.图6是实施例1中利用原子层沉积生长2nm氧化铪薄膜作为界面阻挡层后所形成的结构示意图。
35.图7是实施例1中利用磁控溅射技术沉积9nm铟镓锌氧半导体作为沟道所形成的器件结构示意图。
36.图8是实施例1中利用紫外光刻及湿法刻蚀技术进行沟道图形化所形成的器件结构示意图。
37.图9是实施例1中采用紫外光刻技术以及电子束蒸发技术生长顶电极12nmti/40nmau，最后剥离形成最终器件的结构示意图。
38.图10 是实施例1添加氧化铪界面阻挡层及对比例1中无界面阻挡层器件的转移特性曲线。
39.图11是实施例1中添加氧化铪界面阻挡层及和对比例1中无界面阻挡层器件的存储窗口随操作电压变化的数值分布图，在相同的操作电压下，添加氧化铪界面阻挡层的器件具有更大的存储窗口和更大的击穿电压，在施加4.5v的操作电压时，添加氧化铪界面阻挡层的器件仍能表现出稳定的、约为1.1v的大存储窗口。
40.图12 为氧化铪基铁电薄膜的gixrd图，在30.6
°
处观察到了明显的铁电相，可以说明薄膜具有优异的铁电性。
41.图13是实施例1中添加氧化铪界面阻挡层的氧化铪铁电存储晶体管的耐久特性，在施加107次循环次数后，仍能保持约0.85v的存储窗口，其中编程电压为4v，擦除电压为-3v。
具体实施方式
42.下面结合实施例及附图对本发明作进一步的详细说明，但本发明的实施方式不限于此。
实施例1
43.（1）利用直流溅射技术在si/sio2衬底上生长40nm的金属w作为底电极，溅射功率为120w。结构如图1所示；（2）在步骤（1）所述的结构上采用紫外光刻定义器件电极区域，并用干法刻蚀技术对底栅电极进行隔离处理，其中，刻蚀氛围为sf6、chf3和ar混合气体。结构如图2所示；（3）在步骤（2）所述的结构上利用原子层沉积生长15nm氧化铪基铁电薄膜，生长工艺温度为270℃，原子层沉积工艺的每个循环生长工艺包括0.2 s四二甲氨基锆或四二甲氨基铪tdmazr/tdmahf脉冲，2 s n2吹扫，0.2 s氧等离子体脉冲，2 s n2吹扫。结构如图3所示；（4）在步骤（3）所述的结构上利用直流溅射技术在沉积40nm的金属w作为金属牺牲层，溅射功率为120w。结构如图4所示；（5）将步骤（4）所述晶圆在氮气氛围下进行快速热退火处理，加热速率为20℃/s，退火温度为350℃，退火时间为300 s，并借助干法刻蚀技术移除金属牺牲层w。结构如图5所示；（6）在步骤（5）的结构基础上，利用原子层沉积生长2nm氧化铪薄膜作为界面阻挡层，生长工艺温度为250℃，原子层沉积工艺的每个循环生长工艺包括0.2 s四二甲氨基铪tdmahf脉冲，2 s n2吹扫，0.2 s氧等离子体脉冲，2 s n2吹扫。获得如图6所示结构；（7）在步骤（6）的结构基础上，利用磁控溅射技术沉积9nm铟镓锌氧半导体作为沟道，生长过程中ar气流量为50 sccm，溅射功率为110w；获得如图7所示结构；（8）在步骤（7）的结构基础上，采用紫外光刻定义沟道区域，并用湿法刻蚀技术进行沟道区域图形化，其中湿法刻蚀溶液为一定比例的稀盐酸。获得如图8所示结构；（9）在步骤（8）的结构基础上，采用紫外光刻定义源漏电极区域并利用电子束蒸发技术生长顶电极12nmti/40nmau，其中ti的沉积速率为0.12nm/s，au的沉积速率为0.2nm/s；采用剥离工艺对生长顶电极后的晶圆进行剥离处理：首先，将晶圆浸泡于丙酮中静置至顶电极结构清晰，接着采用异丙醇浸泡去除晶圆表面残留的有机物，最后采用去离子水清洗并用氮气吹干。获得如图9所示结构。
44.对比例1工艺步骤及工艺条件与实施例1基本相同，区别仅仅在于省略步骤（6），获得不带有氧化铪薄膜界面阻挡层的氧化铪铁电存储晶体管。
45.采用x射线衍射仪、透射电子显微镜以及半导体分析仪对制备得到的器件的薄膜特性以及电学特性进行表征；图10 是实施例1和中添加氧化铪界面阻挡层及对比例1中无界面阻挡层器件的转移特性曲线。图11是实施例1中添加氧化铪界面阻挡层及对比例1中无
界面阻挡层器件的存储窗口随操作电压变化的数值分布图，在相同的操作电压下，添加氧化铪界面阻挡层的器件具有更大的存储窗口和更大的击穿电压，在施加4.5v的操作电压时，添加氧化铪界面阻挡层的器件仍能表现出稳定的、约为1.1v的大存储窗口。图12 为实施例1中氧化铪基铁电薄膜的gixrd图，在30.6
°
处观察到了明显的铁电相，可以说明薄膜具有优异的铁电性。图13是实施例1中添加氧化铪界面阻挡层的氧化铪铁电存储晶体管的耐久特性，在施加107次循环次数后，仍能保持约0.85v的存储窗口，其中编程电压为4v，擦除电压为-3v。
46.以上实施例结果显示，相比于无hfo2界面阻挡层的器件，带有hfo2界面阻挡层的铁电存储晶体管具有更大的存储窗口，更好的耐久特性，本发明的氧化铪基铁电存储晶体管通过引入金属牺牲层工艺和添加高介电常数的氧化铪界面阻挡层，可以抑制器件在不断的擦写过程中所产生的界面注入现象和降低界面陷阱态密度，可以在较低操作电压下实现更优的阻挡注入效果，有利于实现高存储窗口、高可靠性的氧化铪基铁电存储晶体管。
47.本发明采用上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

技术特征：
1.一种氧化铪基铁电存储晶体管，其特征在于，其包括衬底、衬底上从下往上依次为底电极、氧化铪基铁电薄膜层、氧化铪界面阻挡层、铟镓锌氧半导体沟道和源漏电极；氧化铪界面阻挡层介于氧化铪基铁电薄膜层和铟镓锌氧半导体沟道之间，以阻挡铁电存储晶体管在不断地擦除和写入过程中的界面注入及降低界面缺陷。2.根据权利要求1所述的氧化铪基铁电存储晶体管，其特征在于，衬底为si/sio2衬底，氧化铪基铁电薄膜层采用锆掺杂氧化铪薄膜。3. 根据权利要求1所述的氧化铪基铁电存储晶体管，其特征在于，底电极为金属w，厚度为30~50nm，氧化铪基铁电薄膜层的厚度为10~15nm，氧化铪界面阻挡层的厚度为1~2nm，铟镓锌氧半导体沟道层的厚度为8~10nm，源漏电极为上下双层结构，下层为厚度为10~15nm ti层，上层为厚度为40~50nm的au层。4.根据权利要求1所述的氧化铪基铁电存储晶体管，其特征在于，其通过下述方法制备得到：（1）在衬底上沉积w金属作为底电极；（2）对步骤（1）所得到的底电极进行图形化形成栅电极隔离；（3）在步骤（2）得到的结构基础上生长氧化铪基铁电薄膜；（4）在步骤（3）得到的结构基础上沉积w金属作为金属牺牲层；（5）对步骤（4）所得的晶圆采用快速热退火工艺进行处理；（6）移除步骤（5）中得到的器件顶层的金属牺牲层；（7）在步骤（6）得到的结构基础上生长氧化铪薄膜作为界面阻挡层；（8）在步骤（7）得到的结构基础上沉积铟镓锌氧半导体作为沟道；（9）在步骤（8）得到的结构基础上进行沟道区域图形化；（10）制备源漏电极，形成最终器件。5.一种根据权利要求1所述的氧化铪基铁电存储晶体管的制备方法，其特征在于，包括以下步骤：（1）在衬底上沉积金属w作为底电极；（2）对步骤（1）所得到的底电极进行图形化形成栅电极隔离；（3）在步骤（2）得到的结构基础上生长氧化铪基铁电薄膜；（4）在步骤（3）得到的结构基础上沉积金属w作为金属牺牲层；（5）对步骤（4）所得的晶圆采用快速热退火工艺进行处理；（6）移除步骤（5）中得到的器件顶层的金属牺牲层；（7）在步骤（6）得到的结构基础上生长氧化铪薄膜作为界面阻挡层；（8）在步骤（7）得到的结构基础上沉积铟镓锌氧半导体作为沟道；（9）在步骤（8）得到的结构基础上进行沟道区域图形化；（10）制备源漏电极，形成最终器件。6.根据权利要求5所述的制备方法，其特征在于，步骤（1）中，衬底为si/sio2衬底；步骤（1）和（4）中，分别利用直流溅射技术生长30~50nm的金属w，溅射功率为120w。7.根据权利要求5所述的制备方法，其特征在于，步骤（2）中，采用紫外光刻定义器件电极区域，并用干法刻蚀技术对栅电极进行隔离处理，其中，刻蚀氛围为sf6、chf3和ar混合气体。
8. 根据权利要求5所述的制备方法，其特征在于，步骤（3）中，利用原子层沉积生长10~15nm的氧化铪基铁电薄膜，生长工艺温度为250~280℃，原子层沉积工艺的每个循环生长工艺包括0.2 s四二甲氨基锆tdmazr/四二甲氨基铪tdmahf脉冲，2 s n2吹扫，0.2 s氧等离子体脉冲，2 s n2吹扫。9.根据权利要求5所述的制备方法，其特征在于，步骤（5）中，将步骤（4）晶圆在氮气氛围下进行快速热退火处理，加热速率为15~20℃/s，退火温度为500℃，退火时间为30s；步骤（6）中，采用湿法刻蚀技术移除金属牺牲层w，刻蚀溶液为加入少量氨水的过氧化氢与水的混合溶液，其中，过氧化氢：水的体积比= 1：2；步骤（7）中，利用原子层沉积生长1~2nm氧化铪薄膜作为界面阻挡层，生长工艺温度为250℃，原子层沉积工艺的每个循环生长工艺包括0.2 s四二甲氨基铪tdmahf脉冲，2 s n2吹扫，0.2 s氧等离子体脉冲，2 s n2吹扫；步骤（8）中，利用磁控溅射技术沉积8~10nm铟镓锌氧半导体作为沟道，生长过程中生长过程中ar气流量为50 sccm，溅射功率为110w；步骤（9）中，采用紫外光刻定义沟道区域，并用湿法刻蚀技术进行沟道区域图形化，其中湿法刻蚀溶液为稀盐酸；步骤（10）中，采用紫外光刻定义源漏电极区域；采用电子束蒸发技术生长顶电极10~15nmti/40~50nmau，其中ti的沉积速率为0.12nm/s，au的沉积速率为0.2nm/s；采用剥离工艺对生长顶电极后的晶圆进行剥离处理：首先，将晶圆浸泡于丙酮中静置至顶电极结构清晰，接着采用异丙醇浸泡去除晶圆表面残留的有机物，最后采用去离子水清洗并用氮气吹干。

技术总结
本发明公开了一种氧化铪基铁电存储晶体管及其制备方法；本发明的制备方法如下：首先，在衬底上沉积W电极，并使用紫外光刻、干法刻蚀进行栅电极隔离，然后，生长氧化铪基铁电薄膜，接着继续沉积W作为金属牺牲层，将所得结构进行快速热退火形成铁电相后将W牺牲层去除，紧接着生长氧化铪薄膜作为界面阻挡层，在此之后，沉积铟镓锌氧作为半导体沟道并通过光刻、湿法刻蚀等工艺形成沟道区域，最后制备源漏电极得到铁电存储晶体管。在本发明的铁电存储晶体管结构中，通过添加氧化铪作为半导体沟道与氧化铪基铁电薄膜的界面阻挡层，来阻挡铁电存储晶体管在不断地擦除和写入过程中的界面注入以及降低界面缺陷，实现高性能的数据存储功能。能。能。


技术研发人员：卢红亮 刘胤池 刘文军
受保护的技术使用者：复旦大学义乌研究院
技术研发日：2023.06.25
技术公布日：2023/10/5