菱形的晶片级芯片尺寸封装的制作方法

菱形的晶片级芯片尺寸封装
1.相关申请的交叉引用
2.本技术要求于2022年6月28日提交的韩国专利申请第
3.10-2022-0078742号的优先权，该全部内容在此通过引用被并入本技术中。


背景技术：

4.本公开涉及菱形的晶片级芯片尺寸封装。更具体地，本公开涉及一种菱形的晶片级芯片尺寸封装，其与以往矩形或正方形芯片封装相比，芯片大小可以减小约5％至12％，使用以往的半导体制造装备便可制作。
5.最近，随着诸如手机的便携电子设备的迅速发展，电子设备间的融合和复合化正在快速进行。例如手机，在照相机功能、mp3播放功能、dmb功能等多样功能日益复杂的同时还升级为高性能。
6.但是，便携电子设备为了容易携带而需要小巧、轻便，但这与如前所述的多功能化和复合化矛盾。即，便携电子设备的大小随着多功能化和复合化的进行而必然增加。在该问题的解决方案中，部件的小型化会对解决方案提供很大帮助。
7.芯片尺寸封装(csp)是指其大小为半导体芯片大小的约1.2倍的封装。
8.在通常的芯片尺寸封装制造方法中，将通过半导体工序完成的晶片切割成单个半导体芯片后对单个半导体芯片进行封装。随着部件的小型化和大量生产趋势，晶片级芯片尺寸封装(wlcsp)登场。
9.晶片级芯片尺寸封装是为了对电路进行再分配，通过在晶片状态下执行封装工序或执行倒装芯片凸点以完成封装结构后进行切割，从而完成封装。因此，晶片级芯片尺寸封装为小型，与半导体芯片的大小几乎相同，所有封装工序在晶片级上执行，能够实现量产，从而可以节省制造费用。
10.另一方面，根据以往技术，应用的方法是在矩形或四边形半导体芯片的一面上排列焊球后，将焊球连接于印刷电路基板，因而存在的问题是在减小半导体芯片大小方面存在局限。
11.下面参照图1和图2，详细描述这种问题。
12.图1是示例性示出以往技术的正方形晶片级芯片尺寸封装的图，图2是示例性示出以往技术的构成正方形晶片级芯片尺寸封装的焊球阵列的具体的、示例性排列的图。
13.参照图1和图2，以往技术的晶片级芯片尺寸封装1具有在正方形或矩形形态半导体芯片2的一面形成有焊球阵列3的结构，所述焊球阵列3由连接并排列于印刷电路基板的焊球构成。在相应附图中示出了16个焊球，但这只是作为一个示例而提示的。
14.构成焊球阵列3的各个焊球为了防止与相邻焊球短路而需彼此保持既定距离，位于焊球阵列3外侧的焊球sb1、sb2、sb3、sb4、sb5、sb8、sb9、sb12、sb13、sb14、sb15及sb16之间的间隔也需保持恒定。
15.因此，即使设计上能够缩小作为半导体芯片基本结构的半导体裸片的大小，由于关于焊球之间需保持的间隔和外侧焊球与半导体芯片边缘之间需保持的间隔的规则，存在
无法减小半导体芯片大小的问题。
16.[以往技术文献]
[0017]
[专利文献]
[0018]
ptl 1：韩国公开专利公报第10-2015-0116308号(公布日：2015年10月15日，名称：半导体封装及半导体器件封装方法(semiconductor package and semiconductor device packaging method))
[0019]
ptl 2：韩国公开专利公报第10-2010-0047540号(公布日：2010年5月10日，名称：扇出晶片级封装及其制造方法(fan-out wafer level package and its manufacturing method))


技术实现要素：

[0020]
本公开提供一种相比以往矩形或正方形芯片封装，芯片大小能够减小约5％至12％的菱形的晶片级芯片尺寸封装。
[0021]
另外，本公开提供一种使用以往半导体制造装备便能够制造的菱形的晶片级芯片尺寸封装。
[0022]
根据本发明一个示例性实现例，菱形的晶片级芯片尺寸封装包括：菱形的半导体芯片；及焊球阵列，所述焊球阵列由在半导体芯片的一面上形成的多个焊球构成；其中，半导体芯片的4个内角中，沿短对角线方向相向的2个内角约为120
°
，沿长对角线方向相向的2个内角约为60
°
。
[0023]
在菱形的晶片级芯片尺寸封装中，构成焊球阵列的各焊球之间的间隔距离可以相同。
[0024]
在菱形的晶片级芯片尺寸封装中，半导体芯片可以具有由2个等边三角形结合而成的平面形状，构成焊球阵列的多个焊球可以相对于半导体芯片的短对角线和长对角线，对称排列于半导体芯片的一面上。
[0025]
在菱形的晶片级芯片尺寸封装中，中心点可以位于与半导体芯片的一面相应的2个等边三角形区域之一，连接彼此相邻的3个焊球的中心点的3条线段可以形成等边三角形。
[0026]
在菱形的晶片级芯片尺寸封装中，n个焊球可以排列于半导体芯片的短对角线上，在半导体芯片的短对角线的上部和下部区域，焊球数可以以从n个焊球起逐个递减直至为一个焊球时为止的方式交替排列。
附图说明
[0027]
从以下结合附图进行的描述，可以更详细理解示例性实现例。
[0028]
图1是示例性示出以往技术的正方形晶片级芯片尺寸封装的图。
[0029]
图2是示例性示出以往技术的构成正方形晶片级芯片尺寸封装的焊球阵列的具体的、示例性排列构成的图。
[0030]
图3是示例性示出本发明示例性实现例的菱形的晶片级芯片尺寸封装的图。
[0031]
图4是示出本发明示例性实现例的构成菱形的晶片级芯片尺寸封装的焊球阵列的具体的、示例性排列的图。
[0032]
图5是放大图4的a部分以用于描述在菱形的晶片级芯片尺寸封装的右侧角区域计算分离值的过程的图。
具体实施方式
[0033]
本说明书中公开的基于本发明概念的实现例的具体结构性或功能性描述，只是出于描述基于本发明概念的实现例的目的而举例的，基于本发明概念的实现例可以以多样形态实现，不得解释为受本说明书描述的实现例限定。相反，通过提供这些实现例以使公开的内容更彻底、更完整，向本领域的普通技术人员充分传递本发明的思想。
[0034]
基于本发明概念的实现例可以实现多样变形，可以拥有多样形态，因而在附图中示例性示出实现例并在本说明书中详细描述。但是，这并非要将基于本发明概念的实现例限定于特定的公开形态，包括本发明的思想及技术范围内包含的所有变形物、等价物乃至替代物。
[0035]
只要未不同地定义，包括技术性或科学性术语在内，本案中使用的所有术语具有与本发明所属技术领域的技术人员一般理解的内容相同的意义。与一般使用的字典中定义的内容相同的术语，应解释与以往技术的上下文具有的意义一致的意义，只要在本说明书中未明确定义，不得过于地或过度地解释为形式上的意义。
[0036]
下面参照附图，详细描述本发明的优选实现例。
[0037]
图3是示例性示出本发明示例性实现例的菱形的晶片级芯片尺寸封装的图，图4是示出本发明示例性实现例的构成菱形的晶片级芯片尺寸封装的焊球阵列的具体的、示例性排列的图，图5是放大图4的a部分以用于描述在菱形的晶片级芯片尺寸封装的右侧角区域计算分离值的过程的图。
[0038]
参照图3至图5，本发明一实现例的菱形的晶片级芯片尺寸封装10构成得包括菱形半导体芯片和由在所述半导体芯片的一面上形成的多个焊球构成的焊球阵列，构成得使半导体芯片的4个内角中沿短对角线方向x相向的2个内角约为120
°
，沿长对角线方向y相向的2个内角约为60
°
。
[0039]
根据这种构成，相比以往矩形或正方形芯片封装，芯片大小可以减小约5％至12％。
[0040]
这种构成及其效果将在下面更详细描述。
[0041]
如前所述，根据以往技术，在晶片级芯片尺寸封装1的制造中，应用在矩形或四边形半导体芯片2的一面上排列焊球后将焊球连接于印刷电路基板的方法，因而存在在减小半导体芯片2大小方面存在局限的问题。
[0042]
下面参照示例性示出以往技术的正方形的晶片级芯片尺寸封装1的图1、示例性示出以往技术的构成正方形的晶片级芯片尺寸封装1的焊球阵列3的具体的、示例性配置的图2，更详细描述这种问题。
[0043]
参照图1和图2，以往技术的晶片级芯片尺寸封装1具有在正方形形态的半导体芯片2一面上形成有焊球阵列3的结构，所述焊球阵列3由连接并排列于印刷电路基板的焊球构成。在附图中示出为存在约16个焊球，但这只不过是示例，半导体芯片2也可以以矩形构成。
[0044]
构成焊球阵列3的各个焊球为了防止与相邻焊球短路而需彼此保持既定距离，位
于焊球阵列3外侧的焊球sb1、sb2、sb3、sb4、sb5、sb8、sb9、sb12、sb13、sb14、sb15及sb16之间的间隔也需保持恒定。
[0045]
在附图中，作为一般性基准，示例性示出了焊球直径约为0.2mm，焊球之间间隔约为0.2mm，位于其外侧的焊球sb1、sb2、sb3、sb4、sb5、sb8、sb9、sb412、sb13、sb14、sb15及sb16与半导体芯片边缘之间的间隔约为0.1mm。这种数值是可根据芯片类型等而稍微不同的值，但却是目前通常要求的基准。
[0046]
因此，即使设计上能够缩小作为半导体芯片基本结构的半导体裸片的大小，由于关于焊球之间需保持的间隔和外侧焊球与半导体芯片边缘之间需保持的间隔的规则，存在无法减小半导体芯片大小的问题。
[0047]
本公开旨在解决以往技术的问题，包括菱形的半导体芯片100和由在半导体芯片100的一面上形成的多个焊球sb1、sb2、sb3、...构成的焊球阵列200，构成得使半导体芯片100的4个内角中沿短对角线方向x相向的2个内角约为120
°
，沿长对角线方向y相向的2个内角约为60
°
。
[0048]
根据本发明的这种构成，菱形的晶片级芯片尺寸封装的提供，相比以往矩形或正方形芯片封装，芯片大小可以减小约5％至12％，具有使用以往半导体制造装备便可制作的效果。
[0049]
例如，可以构成得使构成焊球阵列200的各焊球间的间隔距离相同。
[0050]
例如，可以实现如下构成，即，半导体芯片100具有由2个等边三角形结合而成的平面形状，构成焊球阵列200的多个焊球相对于半导体芯片100的短对角线x和长对角线y，对称排列于半导体芯片100的一面上，连接彼此相邻的3个焊球的中心点的3条线段形成等边三角形。进一步地，例如，可以实现如下构成，即，n个焊球排列于半导体芯片100的短对角线上，在半导体芯片100的短对角线的上部和下部区域，焊球数以从n个焊球起逐个递减直至为一个焊球时为止的方式交替排列。
[0051]
下面描述用于证明芯片大小减小的具体验证例。
[0052]
在以下验证例中，焊球直径约为0.2mm，焊球之间间隔约为0.2mm，位于其外侧的焊球sb1、sb2、sb3、sb4、sb6、sb7、sb10、sb11、sb13、sb14、sb15及sb16与半导体芯片边缘之间的间隔，即菱形的4个边约为0.1mm。
[0053]
如图4至图5所示，构成本发明的菱形的晶片级芯片尺寸封装10的半导体芯片100具有菱形，半导体芯片100的4个内角中沿短对角线方向x相向的2个内角约为120
°
，沿长对角线方向y相向的2个内角约为60
°
。
[0054]
特别是图4和图5公开了在本发明的菱形的晶片级芯片尺寸封装10的右侧角区域计算间隔距离值的过程。
[0055]
参照图4和图5，构成焊球阵列200的焊球个数约为16个，位于短对角线x右侧端部的焊球sb10的半径约为0.1mm，焊球sb10与半导体芯片100边缘之间的间隔约为0.1mm，因此，菱形的一条边约为0.1mm，直角三角形一条边的长度约为0.2mm。另外，直角三角形一条边的长度约为0.2/cos30
°
＝0.231mm。
[0056]
因此，等边三角形一条边的长度约为0.4mmх3+2х0.231＝1.662mm。
[0057]
一个正方形的面积约为一个菱形的面积为2х
1.183mm2＝2.366mm2。
[0058]
通过这一过程求出菱形面积，从而可以获得构成本发明的晶片级芯片尺寸封装的半导体芯片100的面积，这种计算方法可以同样应用于以下所有验证例。
[0059]
下表1是比较当焊球个数约为9个时的以往技术的正方形结构与本发明的菱形结构的验证例。
[0060]
表1
[0061][0062][0063]
参照表1，根据以往技术的正方形结构，半导体芯片上排列约9个焊球，需要具有约1.440mm2面积的半导体芯片1，但根据本发明的菱形结构，在半导体芯片上排列约9个焊球，需要具有约1.363mm2面积的半导体芯片100。因此，在半导体芯片上排列约9个焊球的工序中，本发明相比以往技术具有使半导体芯片100面积减小约5.271％的效果。
[0064]
下表2是比较焊球个数约为16个时的以往技术的正方形结构与本发明的菱形结构的验证例。
[0065]
表2
[0066][0067]
参照表2，根据以往技术的正方形结构，在半导体芯片上排列约16个焊球，需要具有约2.560mm2面积的半导体芯片1，但根据本发明的菱形结构，在半导体芯片上排列约16个焊球，需要具有约2.336mm2面积的半导体芯片100。因此，在半导体芯片上排列约16个焊球的工序中，本发明相比以往技术具有使半导体芯片100面积减小约7.584％的效果。
[0068]
下表3是比较焊球个数约为25个时的以往技术的正方形结构与本发明的菱形结构的验证例。
[0069]
表1
[0070][0071][0072]
参照表3，根据以往技术的正方形结构，在半导体芯片上排列约25个焊球，需要具有约4.000mm2面积的半导体芯片1，但根据本发明的菱形结构，在半导体芯片上排列约25个焊球，需要具有约3.642mm2面积的半导体芯片100。因此，在半导体芯片上排列约25个焊球的工序中，本发明相比以往技术具有使半导体芯片100面积减小约8.957％的效果。
[0073]
下表4是比较焊球个数约为36个时的以往技术的正方形结构与本发明的菱形结构的验证例。
[0074]
表4
[0075][0076]
参照表4，根据以往技术的正方形结构，在半导体芯片上排列约36个焊球，需要具有约5.760mm2面积的半导体芯片1，但根据本发明的菱形结构，在半导体芯片上排列约36个焊球，需要具有约5.192mm2面积的半导体芯片100。因此，在半导体芯片上排列约36个焊球的工序中，本发明相比以往技术具有使半导体芯片100面积减小约9.868％的效果。
[0077]
下表5是比较焊球个数约为49个时的以往技术的正方形结构与本发明的菱形结构的验证例。
[0078]
表5
[0079]
[0080][0081]
参照表5，根据以往技术的正方形结构，在半导体芯片上排列约49个焊球，需要具有约7.840mm2面积的半导体芯片1，但根据本发明的菱形结构，在半导体芯片上排列约49个焊球，需要具有约7.016mm2面积的半导体芯片100。因此，在半导体芯片上排列约49个焊球的工序中，本发明相比以往技术具有使半导体芯片100面积减小约10.515％的效果。
[0082]
下表6是比较焊球个数约为100个时的以往技术的正方形结构与本发明的菱形结构的验证例。
[0083]
表6
[0084][0085]
参照表6，根据以往技术的正方形结构，在半导体芯片上排列约100个焊球，需要具有约16.000mm2面积的半导体芯片1，但根据本发明的菱形结构，在半导体芯片上排列约100个焊球，需要具有约14.132mm2面积的半导体芯片100。因此，在半导体芯片上排列约100个焊球的工序中，本发明相比以往技术具有使半导体芯片100面积减小约11.674％的效果。
[0086]
如上所述，根据本发明，菱形的晶片级芯片尺寸封装的提供，相比以往矩形或正方形芯片封装，具有芯片大小可以减小约5％至12％的效果。
[0087]
另外，菱形的晶片级芯片尺寸封装的提供，具有使用以往半导体制造装备便可制作的效果。
[0088]
参照特定实现例，记述了菱形的晶片级芯片尺寸封装，但本发明不限于此。因此，本领域的普通技术人员容易理解，在不超出附带的权利要求书定义的本发明思想和范围的范围内，可以实现多样的修订和变形。

技术特征：
1.一种菱形的晶片级芯片尺寸封装，包括：菱形的半导体芯片；及焊球阵列，所述焊球阵列由在所述半导体芯片的一面上形成的多个焊球构成；其中，所述半导体芯片的4个内角中，沿短对角线方向相向的2个内角约为120
°
，沿长对角线方向相向的2个内角约为60
°
。2.根据权利要求1所述的菱形的晶片级芯片尺寸封装，其中，构成焊球阵列的各焊球之间的间隔距离相同。3.根据权利要求2所述的晶片级芯片尺寸封装，其特征在于，半导体芯片具有由2个等边三角形结合而成的平面形状，构成焊球阵列的多个焊球相对于半导体芯片的短对角线和长对角线，对称排列于半导体芯片的一面上。4.根据权利要求3所述的晶片级芯片尺寸封装，其中，中心点位于与半导体芯片的一面相应的2个等边三角形区域之一，连接彼此相邻的3个焊球的中心点的3条线段形成等边三角形。5.根据权利要求4所述的晶片级芯片尺寸封装，其特征在于，n个焊球排列于半导体芯片的短对角线上，在半导体芯片的短对角线的上部和下部区域，焊球数以从所述n个焊球起逐个递减直至为一个焊球时为止的方式交替排列。

技术总结
本公开涉及一种菱形的晶片级芯片尺寸封装。本公开包括：菱形的半导体芯片；及焊球阵列，所述焊球阵列由在所述半导体芯片的一面上形成的多个焊球构成；其中，所述半导体芯片的4个内角中，沿短对角线方向相向的2个内角约为120


技术研发人员：洪志勳
受保护的技术使用者：杭州芯迈半导体技术有限公司
技术研发日：2023.06.27
技术公布日：2023/10/5