一种电子设备及TYPE-C接口电路的制作方法

一种电子设备及type-c接口电路
技术领域
1.本技术涉及电子技术领域，特别是涉及一种电子设备及type-c接口电路。


背景技术：

2.目前一个type-c接口(type-c是一种usb(universal serial bus，通用串行总线)接口外形标准)只支持常规的pd(power delivery，一种快速充电标准)协议、usb2.0(一种usb规范)协议、usb3.0(一种usb规范)协议，无法支持串口通讯协议的识别，导致type-c接口的功能较少。


技术实现要素：

3.本技术实施例的目的在于提供一种电子设备及type-c接口电路，以实现增加type-c接口电路的功能。具体技术方案如下：
4.第一方面，本技术实施例提供一种电子设备，包括：处理器及type-c接口电路；
5.所述type-c接口电路包括：type-c接口、比较器、逻辑门电路、第一mux模块、协议匹配模块、第一模数转换模块、第二模数转换模块、第二mux模块；
6.所述type-c接口包括第一cc管脚、第二cc管脚、第一sbu管脚、第二sbu管脚；
7.所述第一cc管脚分别与所述比较器、所述协议匹配模块、所述第一模数转换模块连接；所述第二cc管脚分别与所述第二模数转换模块、所述协议匹配模块连接；所述第一sbu管脚与所述第一mux模块连接；所述第二sbu管脚与所述第一mux模块连接；所述第一模数转换模块分别与所述逻辑门电路、所述第二mux模块连接；所述第二模数转换模块分别与所述逻辑门电路、所述第二mux模块连接；所述逻辑门电路与所述第一mux模块连接；
8.所述比较器的输出端连接所述处理器的第一接口；所述第一mux模块的输出端连接所述处理器的第二接口；所述第二mux模块的输出端连接所述处理器的第三接口；
9.所述协议匹配模块用于在未接收到所述第一cc管脚的电压信号，且未接收到所述第二cc管脚的电压信号的情况下，判定接入的为pd快充设备；
10.所述处理器用于在外部设备插入所述type-c接口的情况下，当所述第一接口接收到第一电平信号时，判定接入的为usb2.0网卡；在外部设备插入所述type-c接口的情况下，当所述第一接口接收到第二电平信号时，判定接入的为usb2.0u盘；在外部设备插入所述type-c接口的情况下，当所述第二接口接收到第三电平信号时，判定接入的外部设备为串口通讯设备；其中，所述第一电平信号与所述第二电平信号为高低电平相反的信号。
11.在一种可能的实施方式中，所述电路还包括电源管理模块；所述协议匹配模块与所述电源管理模块连接；所述电源管理模块的输出端用于连接后级电路；
12.所述第一cc管脚在接入第一预设阻值的电阻时，分别向所述比较器、所述协议匹配模块、所述第一模数转换模块输出低电平信号；所述第二cc管脚在接入第一预设阻值的电阻时，分别向所述第二模数转换模块、所述协议匹配模块输出低电平信号；
13.所述协议匹配模块用于在未接收到所述第一cc管脚的电压信号，且未接收到所述
第二cc管脚的电压信号的情况下，向所述后级电路发送充电指令。
14.在一种可能的实施方式中，所述第一cc管脚在接入第一预设阻值的电阻时输出第一低电平信号，在接入第二预设阻值的电阻时输出高电平信号；
15.所述比较器用于在接收到所述第一cc管脚输出的第一低电平信号时，向所述处理器的第一接口输出第一低电平信号；在接收到所述第一cc管脚输出的高电平信号时，向所述处理器的第一接口输出高电平信号；
16.所述处理器用于在外部设备插入所述type-c接口的情况下，当所述第一接口接收到第一低电平信号时，判定接入的为usb2.0网卡；在外部设备插入所述type-c接口的情况下，当所述第一接口接收到高电平信号时，判定接入的为usb2.0u盘。
17.在一种可能的实施方式中，在所述第一cc管脚接地时，向所述第一模数转换模块输出第二低电平信号，所述第一模数转换模块向所述逻辑门电路输出第二低电平信号；在所述第二cc管脚接地时，向所述第二模数转换模块输出第四低电平信号，所述第二模数转换模块向所述逻辑门电路输出第四低电平信号；所述逻辑门电路将所述第一模数转换模块与所述第二模数转换模块输出的电平信号叠加后发送给所述第一mux模块，在所述第一mux模块接收到所述逻辑门电路输出的叠加低电平信号后，所述第一mux模块向所述处理器的第二接口输出所述叠加低电平信号；
18.所述处理器具体用于在外部设备插入所述type-c接口的情况下，当所述第二接口接收到所述叠加低电平信号时，判定接入的外部设备为串口通讯设备。
19.在一种可能的实施方式中，所述处理器还用于：在判定接入的外部设备为串口通信设备的情况下，当向所述串口通信设备发送数据时，利用所述第一mux模块选通所述第一sbu管脚，通过所述第二接口及所述第一sbu管脚向所述串口通信设备发送数据；当从所述串口通信设备接收数据时，利用所述第一mux模块选通所述第二sbu管脚，，通过所述第二接口及所述第二sbu管脚接收所述串口通信设备发送的数据。
20.在一种可能的实施方式中，在所述第一cc管脚接入第一预设阻值的电阻时，向所述第一模数转换模块输出第三低电平信号，所述第一模数转换模块向所述第二mux模块输出第三低电平信号，在所述第二mux模块接收到所述第一模数转换模块输出的第三低电平信号后，所述第二mux模块选通所述第一数模转换模块侧，将所述第一模数转换模块输出的第三低电平信号输送给所述处理器的第三接口；
21.所述处理器具体用于在外部设备插入所述type-c接口的情况下，当所述第三接口接收到所述第一模数转换模块输出的第三低电平信号时，判定接入的为所述第一cc管脚侧的usb3.0u盘；
22.或者；
23.在所述第二cc管脚接入第一预设阻值的电阻时，向所述第二模数转换模块输出第五低电平信号，所述第二模数转换模块向所述第二mux模块输出第五低电平信号，在所述第二mux模块接收到所述第二模数转换模块输出的第五低电平信号后，所述第二mux模块选通所述第二数模转换模块侧，将所述第二模数转换模块输出的第五低电平信号输送给所述处理器的第三接口；
24.所述处理器具体用于在外部设备插入所述type-c接口的情况下，当所述第三接口接收到所述第二模数转换模块输出的第五低电平信号时，判定接入的为所述第二cc管脚侧
的usb3.0u盘。
25.在一种可能的实施方式中，所述第二cc管脚在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号。
26.第二方面，本技术实施例提供一种type-c接口电路，所述电路包括：
27.type-c接口、比较器、逻辑门电路、第一mux模块、协议匹配模块、第一模数转换模块、第二模数转换模块、第二mux模块；
28.所述type-c接口包括第一cc管脚、第二cc管脚、第一sbu管脚、第二sbu管脚；
29.所述第一cc管脚分别与所述比较器、所述协议匹配模块、所述第一模数转换模块连接；所述第二cc管脚分别与所述第二模数转换模块、所述协议匹配模块连接；所述第一sbu管脚与所述第一mux模块连接；所述第二sbu管脚与所述第一mux模块连接；所述第一模数转换模块分别与所述逻辑门电路、所述第二mux模块连接；所述第二模数转换模块分别与所述逻辑门电路、所述第二mux模块连接；所述逻辑门电路与所述第一mux模块连接；
30.所述比较器的输出端连接处理器的第一接口；所述第一mux模块的输出端连接所述处理器的第二接口；所述第二mux模块的输出端连接所述处理器的第三接口。
31.在一种可能的实施方式中，所述电路还包括电源管理模块；所述协议匹配模块与所述电源管理模块连接；所述电源管理模块的输出端用于连接后级电路；
32.所述第一cc管脚在接入第一预设阻值的电阻时，分别向所述比较器、所述协议匹配模块、所述第一模数转换模块输出低电平信号；所述第二cc管脚在接入第一预设阻值的电阻时，分别向所述第二模数转换模块、所述协议匹配模块输出低电平信号；
33.所述协议匹配模块用于在未接收到所述第一cc管脚的电压信号，且未接收到所述第二cc管脚的电压信号的情况下，向所述后级电路发送充电指令。
34.在一种可能的实施方式中，所述第一cc管脚在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号；
35.所述第二cc管脚在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号。
36.在一种可能的实施方式中，所述type-c接口还包括第一usb3.0管脚、第二usb3.0管脚、第一usb2.0管脚、第二usb2.0管脚；
37.所述第一usb3.0管脚与所述第二mux模块连接；
38.所述第二usb3.0管脚与所述第二mux模块连接；
39.所述第一usb2.0管脚与所述第二usb2.0管脚连接，还用于与所述处理器的第四接口连接。
40.本技术实施例有益效果：
41.本技术实施例提供的一种电子设备及type-c接口电路，电子设备包括：处理器及type-c接口电路；type-c接口电路包括：type-c接口、比较器、逻辑门电路、第一mux模块、协议匹配模块、第一模数转换模块、第二模数转换模块、第二mux模块；type-c接口包括第一cc管脚、第二cc管脚、第一sbu管脚、第二sbu管脚；第一cc管脚分别与比较器、协议匹配模块、第一模数转换模块连接；第二cc管脚分别与第二模数转换模块、协议匹配模块连接；第一sbu管脚与第一mux模块连接；第二sbu管脚与第一mux模块连接；第一模数转换模块分别与逻辑门电路、第二mux模块连接；第二模数转换模块分别与逻辑门电路、第二mux模块连接；
逻辑门电路与第一mux模块连接；比较器的输出端连接处理器的第一接口；第一mux模块的输出端连接处理器的第二接口；第二mux模块的输出端连接处理器的第三接口；协议匹配模块用于在未接收到第一cc管脚的电压信号，且未接收到第二cc管脚的电压信号的情况下，判定接入的为pd快充设备；处理器用于在外部设备插入type-c接口的情况下，当第一接口接收到第一电平信号时，判定接入的为usb2.0网卡；在外部设备插入type-c接口的情况下，当第一接口接收到第二电平信号时，判定接入的为usb2.0u盘；在外部设备插入type-c接口的情况下，当第二接口接收到第三电平信号时，判定接入的外部设备为串口通讯设备；其中，第一电平信号与第二电平信号为高低电平相反的信号。通过本技术的电子设备及type-c接口电路，使得在一个type-c接口能够支持四种协议模式，即pd协议，usb3.0协议、usb2.0(一种usb规范，usb2.0的最大传输带宽为480mbps，usb3.0的最大传输带宽为5.0gbps)主从识别协议、串口通讯协议，增加了type-c接口电路的功能。
42.当然，实施本技术的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
43.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
44.图1为本技术实施例提供的电子设备的第一种结构示意图；
45.图2为本技术实施例提供的电子设备的第二种结构示意图；
46.图3为本技术实施例提供的电子设备的第三种结构示意图；
47.图4为本技术实施例提供的电子设备的第四种结构示意图；
48.图5为本技术实施例提供的电子设备的第五种结构示意图；
49.图6为本技术实施例提供的电子设备的第六种结构示意图；
50.图7为本技术实施例提供的type-c接口电路的第一种结构示意图；
51.图8为本技术实施例提供的type-c接口电路的第二种结构示意图；
52.图9为本技术实施例提供的type-c接口电路的第三种结构示意图。
具体实施方式
53.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员基于本技术所获得的所有其他实施例，都属于本技术保护的范围。
54.相关技术中的type-c接口只支持常规的pd协议、usb2.0协议、usb3.0协议，不支持串口通讯协议的识别，也无法支持usb2.0协议主从识别，导致type-c接口的功能较少。
55.为了解决上述问题中的至少一项，本技术实施例提供了一种电子设备，参见图1，所述电子设备包括处理器2及type-c接口电路1；
56.所述type-c接口电路1包括：type-c接口11、比较器12、逻辑门电路13、第一mux
(multiplexer，多路复用)模块14、协议匹配模块15、第一模数转换模块16、第二模数转换模块17、第二mux模块18；
57.所述type-c接口11包括第一cc管脚111、第二cc管脚112、第一sbu管脚113、第二sbu管脚114；
58.所述第一cc管脚111分别与所述比较器12、所述协议匹配模块15、所述第一模数转换模块16连接；所述第二cc管脚112分别与所述第二模数转换模块17、所述协议匹配模块15连接；所述第一sbu管脚113与所述第一mux模块14连接；所述第二sbu管脚114与所述第一mux模块14连接；所述第一模数转换模块16分别与所述逻辑门电路13、所述第二mux模块18连接；所述第二模数转换模块17分别与所述逻辑门电路13、所述第二mux模块18连接；所述逻辑门电路13与所述第一mux模块14连接；
59.所述比较器12的输出端连接所述处理器2的第一接口；所述第一mux模块14的输出端连接所述处理器2的第二接口；所述第二mux模块18的输出端连接所述处理器2的第三接口；
60.所述协议匹配模块15用于在未接收到所述第一cc管脚111的电压信号，且未接收到所述第二cc管脚112的电压信号的情况下，判定接入的为pd快充设备；
61.所述处理器2用于在外部设备插入所述type-c接口11的情况下，当所述第一接口接收到第一电平信号时，判定接入的为usb2.0网卡；在外部设备插入所述type-c接口11的情况下，当所述第一接口接收到第二电平信号时，判定接入的为usb2.0u盘；在外部设备插入所述type-c接口11的情况下，当所述第二接口接收到第三电平信号时，判定接入的外部设备为串口通讯设备；其中，所述第一电平信号与所述第二电平信号为高低电平相反的信号。
62.第一cc管脚及第二cc管脚主要用于判断type-c接口的工作状态，第一cc管脚及第二cc管脚是唯一支持双向信号传输的管脚。
63.第一sbu管脚及第二sbu管脚是type-c接口的辅助通信管脚，主要用于信号传输。第一sbu管脚及第二sbu管脚通常用于连接耳机、音箱等外部设备。
64.以第一cc管脚及第二cc管脚均默认5.1k下拉(接入5.1kω电阻时输出低电平电压)为例：
65.一个例子中，当type-c接口插入usb2.0网卡时，第一cc管脚接入5.1kω电阻输出低电平电压(也称为下拉电压)，比较器接收到第一cc管脚输出的低电平电压后，比较器输出低电平电压，处理器的第一接口识别到低电平电压后进入usb2.0主模式，进行usb网卡配置。
66.一个例子中，当type-c接口插入usb2.0u盘时：第一cc管脚接入56kω电阻输出高电平电压(也称为上拉电压)，例如，第一cc管脚输出电压为0.42v。比较器后接收到第一cc管脚输出的高电平电压后，比较器输出高电平电压，处理器的第一接口识别到高电平电压后进入usb2.0从模式，设备作为u盘。
67.一个例子中，比较器输出的低电平电压与高电平电压之间的幅值差异大于第一cc管脚的下拉电压与上拉电压之前的幅值差异，且比较器输出的低电平电压与高电平电压均为预先设置的定值，这样能够便于比较器更加准确的判断出第一接口接收到的是高电平电压还是低电平电压。
68.相关技术中type-c接口第一cc管脚后并不包括比较器，而是连接一个adc(模数转换器)，该adc基于预设的协议，通过对第一cc管脚的输出信号进行采样的方式，来识别出第一cc管脚输出的是上拉电压还是下拉电压，以实现usb2.0设备的主从识别，但是这样会增加整体系统启动时的软件协议复杂度。而在本技术实施例中通过在type-c接口中增加比较器，实现了在比较器接收到下拉电压时，输出预设幅值的低电平电压；在比较器接收到上拉电压时，输出预设幅值的高电平电压；从而处理器的第一接口在识别到低电平电压后进入usb2.0主模式(usb网卡模式)，在识别到高电平电压后进入usb2.0从模式(u盘模式)，实现了usb2.0主从模式的识别，且可以减少一个adc，从而降低软件协议的复杂度。
69.一个例子中，当type-c接口插入usb3.0u盘时：由于usb3.0最高速率在5gbps，无法直接把usb3.0正反两个通道都直接接到type接口上，需要通过第二mux模块进行单边选通，即通过检测第一cc管脚和第二cc管脚的电压，判别第一cc管脚和第二cc管脚哪一边的type插入，以此判定第二mux模块选通哪边的usb3.0信号线。
70.一个例子中，当type-c接口插入pd快充设备时，协议匹配模块未接收到第一cc管脚和第二cc管脚的下拉电压，协议匹配模块判定为pd快充设备。
71.一个例子中，当type-c接口插入串口通讯设备时，通过对第一cc管脚和第二cc管脚进行电流和电平检测，只有当检测到第一cc管脚和第二cc管脚均为直接接地时，逻辑门电路会输出低电平信号，其他情况逻辑门电路会输出高电平信号。逻辑门电路输出为低电平时控制mux模块实现串口tx和rx分别映射到第一sbu管脚和第二sbu管脚；逻辑门电路输出为高电平时，第一sbu管脚和第二sbu管脚保持悬空状态。
72.在本技术实施例中，通过电子设备及type-c接口电路，使得在一个type-c接口能够支持四种协议模式(pd协议，usb3.0正反插识别协议、usb2.0主从识别协议、串口通讯协议)，增加了type-c接口电路的功能。
73.在一种可能的实施方式中，参见图2，所述type-c接口电路1还包括电源管理模块19；
74.所述协议匹配模块15与所述电源管理模块19连接；所述电源管理模块19的输出端用于连接后级电路；
75.所述第一cc管脚111在接入第一预设阻值的电阻时，分别向所述比较器12、所述协议匹配模块15、所述第一模数转换模块16输出低电平信号；所述第二cc管脚112在接入第一预设阻值的电阻时，分别向所述第二模数转换模块17、所述协议匹配模块15输出低电平信号；
76.参见图3，所述协议匹配模块15用于在未接收到所述第一cc管脚111的电压信号，且未接收到所述第二cc管脚112的电压信号的情况下，向所述后级电路发送充电指令。
77.当第一cc管脚配置为默认内置电阻，第二cc管脚配置为默认内置电阻时，协议匹配模块即为pd快充协议模式，在pd快充协议模式下第一cc管脚及第二cc管脚无需接入外部线缆端的电阻。一个例子中，第一cc管脚的默认内置电阻可以配置为5.1k下拉，第二cc管脚的默认内置电阻可以配置为5.1k下拉。
78.在本技术实施例中，通过将第一cc管脚配置为默认内置电阻，第二cc管脚配置为默认内置电阻，在type-c接口上实现了pd快充协议模式。
79.在一种可能的实施方式中，参见图4，所述第一cc管脚111在接入第一预设阻值的
电阻时输出第一低电平信号，在接入第二预设阻值的电阻时输出高电平信号；
80.所述比较器12用于在接收到所述第一cc管脚111输出的第一低电平信号时，向所述处理器2的第一接口输出第一低电平信号；在接收到所述第一cc管脚111输出的高电平信号时，向所述处理器2的第一接口输出高电平信号；
81.所述处理器2用于在外部设备插入所述type-c接口11的情况下，当所述第一接口接收到第一低电平信号时，判定接入的为usb2.0网卡；在外部设备插入所述type-c接口11的情况下，当所述第一接口接收到高电平信号时，判定接入的为usb2.0u盘。
82.基于默认内置电阻，第一cc管脚在接入第一预设阻值的电阻时，向比较器输出第一低电平信号，通过比较器后继续保持第一低电平信号，处理器的第一接口接收比较器输出的第一低电平信号，对第一低电平信号进行识别后进入usb2.0主模式，进行usb2.0网卡配置。一个例子中，第一预设阻值的电阻可以为5.1k下拉。
83.基于默认内置电阻，第一cc管脚在接入第二预设阻值的电阻时，向比较器输出高电平信号，通过比较器后继续保持高电平信号，处理器的第一接口接收比较器输出的高电平信号，对高电平信号进行识别后进入usb2.0从模式，进行usb2.0u盘配置。一个例子中，第二预设阻值的电阻可以为56k上拉，接入56k上拉后，第一cc管脚的输出电压可以为0.42v。
84.可以理解的是，可以是第一接口接收到第一低电平信号时，判定接入的为usb2.0网卡，第一接口接收到高电平信号时，判定接入的为usb2.0u盘；也可以是第一接口接收到高电平信号时，判定接入的为usb2.0网卡，第一接口接收到第一低电平信号时，判定接入的为usb2.0u盘，本技术对此不作具体限定。
85.在本技术实施例中，在usb2.0的主从识别上，通过比较器的形式进行了usb2.0的识别，不需要经过模数转换器adc采样方式即可实现主从识别(usb2.0网卡、usb2.0u盘)，减少整体系统启动时的软件协议复杂度。
86.在一种可能的实施方式中，参见图5，在所述第一cc管脚111接地时，向所述第一模数转换模块16输出第二低电平信号，所述第一模数转换模块16向所述逻辑门电路13输出第二低电平信号；在所述第二cc管脚112接地时，向所述第二模数转换模块17输出第四低电平信号，所述第二模数转换模块17向所述逻辑门电路13输出第四低电平信号；所述逻辑门电路13将所述第一模数转换模块16与所述第二模数转换模块17输出的电平信号叠加后发送给所述第一mux模块14，在所述第一mux模块14接收到所述逻辑门电路13输出的叠加低电平信号后，所述第一mux模块14向所述处理器2的第二接口输出所述叠加低电平信号；
87.所述处理器2具体用于在外部设备插入所述type-c接口11的情况下，当所述第二接口接收到所述叠加低电平信号时，判定接入的外部设备为串口通讯设备。
88.通过对第一cc管脚和第二cc管脚进行电流和电平检测，只有当检测到第一cc管脚和第二cc管脚均为直接接地时，逻辑门电路会输出低电平信号，其他情况为高电平信号。逻辑门电路输出低电平信号时控制第一mux模块实现串口tx和rx(rx是接收，receive；tx是发送，transmit)分别映射到第一sbu管脚和第二sbu管脚；逻辑门电路输出高电平信号时，第一sbu管脚和第二sbu管脚保持悬空状态。
89.在本技术实施例中，针对第一sbu管脚和第二sbu管脚实现了自定义的mux模块的串口电路，在不拆机的情况下即可完成串口调试的工作，便于设备调试和后期维修。
90.在一种可能的实施方式中，所述处理器2还用于：在判定接入的外部设备为串口通
信设备的情况下，当向所述串口通信设备发送数据时，利用所述第一mux模块14选通所述第一sbu管脚113，通过所述第二接口及所述第一sbu管脚113向所述串口通信设备发送数据；当从所述串口通信设备接收数据时，利用所述第一mux模块14选通所述第二sbu管脚114，通过所述第二接口及所述第二sbu管脚114接收所述串口通信设备发送的数据。
91.相比于相关技术中，在串口调试时需要拆机后直接将串口通信设备连接到处理器的管脚上，在本实施方式中，在识别为串口通信设备后，通过mux模块的选通功能，来实现处理器与串口通信设备之间的通讯，不用拆机即可实现串口调试工作，便于电子设备的调试和后期维修。
92.在一种可能的实施方式中，参见图6，在所述第一cc管脚111接入第一预设阻值的电阻时，向所述第一模数转换模块16输出第三低电平信号，所述第一模数转换模块16向所述第二mux模块18输出第三低电平信号，在所述第二mux模块18接收到所述第一模数转换模块16输出的第三低电平信号后，所述第二mux模块18选通所述第一数模转换模块侧，将所述第一模数转换模块16输出的第三低电平信号输送给所述处理器2的第三接口；
93.所述处理器2具体用于在外部设备插入所述type-c接口的情况下，当所述第三接口接收到所述第一模数转换模块16输出的第三低电平信号时，判定接入的为所述第一cc管脚111侧的usb3.0u盘；
94.或者；
95.在所述第二cc管脚112接入第一预设阻值的电阻时，向所述第二模数转换模块17输出第五低电平信号，所述第二模数转换模块17向所述第二mux模块18输出第五低电平信号，在所述第二mux模块18接收到所述第二模数转换模块17输出的第五低电平信号后，所述第二mux模块18选通所述第二数模转换模块侧，将所述第二模数转换模块17输出的第五低电平信号输送给所述处理器2的第三接口；
96.所述处理器2具体用于在外部设备插入所述type-c接口的情况下，当所述第三接口接收到所述第二模数转换模块17输出的第五低电平信号时，判定接入的为所述第二cc管脚112侧的usb3.0u盘。
97.基于默认内置电阻，第一cc管脚在接入第一预设阻值的电阻时，向第一模数转换模块输出第三低电平信号。基于默认内置电阻，第二cc管脚在接入第一预设阻值的电阻时，向第二模数转换模块输出第五低电平信号。一个例子中，第一预设阻值的电阻可以为5.1k下拉。
98.由于usb3.0最高速率在5gbps，无法将usb3.0两组都直接接到type-c接口上，需要通过第二mux模块进行单边选择。通过检测第一cc管脚和第二cc管脚的电压，判别第一cc管脚和第二cc管脚哪一侧的type-c进行插入，通过判断第一模数转换模块输出的第三低电平信号/第二模数转换模块输出的第五低电平信号判别单边选通哪侧的usb3.0信号线。
99.在本技术实施例中，通过第一cc管脚及第二cc管脚实现了usb3.0正反插识别协议模式。
100.上述实施例中，通过第一cc管脚、第二cc管脚、第一sbu管脚及第二sbu管脚实现了四种协议模式(pd快充协议，usb3.0正反插识别协议、usb2.0主从识别协议、串口通讯协议)的识别，使得可以在一个type-c接口上，不仅实现常规的pd快充协议和usb3.0协议，同时也能支持自定义的usb2.0主从识别和串口通讯协议，同时支持四种协议模式，相互之间不会
发生冲突而导致功能异常。
101.在一种可能的实施方式中，所述第二cc管脚112在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号。
102.此处同第一cc管脚在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号。
103.本技术实施例还提供了一种type-c接口电路1，参见图7，所述type-c接口电路1包括：
104.type-c接口11、比较器12、逻辑门电路13、第一mux模块14、协议匹配模块15、第一模数转换模块16、第二模数转换模块17、第二mux模块18；
105.所述type-c接口11包括第一cc管脚111、第二cc管脚112、第一sbu管脚113、第二sbu管脚114；
106.所述第一cc管脚111分别与所述比较器12、所述协议匹配模块15、所述第一模数转换模块16连接；所述第二cc管脚112分别与所述第二模数转换模块17、所述协议匹配模块15连接；所述第一sbu管脚113与所述第一mux模块14连接；所述第二sbu管脚114与所述第一mux模块14连接；所述第一模数转换模块16分别与所述逻辑门电路13、所述第二mux模块18连接；所述第二模数转换模块17分别与所述逻辑门电路13、所述第二mux模块18连接；所述逻辑门电路13与所述第一mux模块14连接；
107.所述比较器12的输出端连接处理器2的第一接口；所述第一mux模块14的输出端连接所述处理器2的第二接口；所述第二mux模块18的输出端连接所述处理器2的第三接口。
108.具体分析同上述，此处不再进行赘述。
109.在一种可能的实施方式中，参见图8，所述电路1还包括电源管理模块19；所述协议匹配模块15与所述电源管理模块19连接；所述电源管理模块19的输出端用于连接后级电路；
110.所述第一cc管脚111在接入第一预设阻值的电阻时，分别向所述比较器12、所述协议匹配模块15、所述第一模数转换模块16输出低电平信号；所述第二cc管脚112在接入第一预设阻值的电阻时，分别向所述第二模数转换模块17、所述协议匹配模块15输出低电平信号；
111.所述协议匹配模块15用于在未接收到所述第一cc管脚111的电压信号，且未接收到所述第二cc管脚112的电压信号的情况下，向所述后级电路发送充电指令。
112.具体分析同上述，此处不再进行赘述。
113.在一种可能的实施方式中，所述第一cc管脚111在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号。
114.所述第二cc管脚112在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号。
115.在一种可能的实施方式中，参见图9，所述type-c接口11还包括第一usb3.0管脚115、第二usb3.0管脚116、第一usb2.0管脚117、第二usb2.0管脚118；
116.所述第一usb3.0管脚115与所述第二mux模块18连接；
117.所述第二usb3.0管脚116与所述第二mux模块18连接；
118.所述第一usb2.0管脚117与所述第二usb2.0管脚118连接，还用于与所述处理器2
的第四接口连接。
119.具体分析同上述，此处不再进行赘述。
120.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
121.本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
122.以上所述仅为本技术的较佳实施例，并非用于限定本技术的保护范围。凡在本技术的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本技术的保护范围内。

技术特征：
1.一种电子设备，其特征在于，包括：处理器及type-c接口电路；所述type-c接口电路包括：type-c接口、比较器、逻辑门电路、第一mux模块、协议匹配模块、第一模数转换模块、第二模数转换模块、第二mux模块；所述type-c接口包括第一cc管脚、第二cc管脚、第一sbu管脚、第二sbu管脚；所述第一cc管脚分别与所述比较器、所述协议匹配模块、所述第一模数转换模块连接；所述第二cc管脚分别与所述第二模数转换模块、所述协议匹配模块连接；所述第一sbu管脚与所述第一mux模块连接；所述第二sbu管脚与所述第一mux模块连接；所述第一模数转换模块分别与所述逻辑门电路、所述第二mux模块连接；所述第二模数转换模块分别与所述逻辑门电路、所述第二mux模块连接；所述逻辑门电路与所述第一mux模块连接；所述比较器的输出端连接所述处理器的第一接口；所述第一mux模块的输出端连接所述处理器的第二接口；所述第二mux模块的输出端连接所述处理器的第三接口；所述协议匹配模块用于在未接收到所述第一cc管脚的电压信号，且未接收到所述第二cc管脚的电压信号的情况下，判定接入的为pd快充设备；所述处理器用于在外部设备插入所述type-c接口的情况下，当所述第一接口接收到第一电平信号时，判定接入的为usb2.0网卡；在外部设备插入所述type-c接口的情况下，当所述第一接口接收到第二电平信号时，判定接入的为usb2.0u盘；在外部设备插入所述type-c接口的情况下，当所述第二接口接收到第三电平信号时，判定接入的外部设备为串口通讯设备；在外部设备插入所述type-c接口的情况下，当所述第三接口接收到第四电平信号时，判定接入的为usb3.0u盘；其中，所述第一电平信号与所述第二电平信号为高低电平相反的信号。2.根据权利要求1所述的电子设备，其特征在于，所述电路还包括电源管理模块；所述协议匹配模块与所述电源管理模块连接；所述电源管理模块的输出端用于连接后级电路；所述第一cc管脚在接入第一预设阻值的电阻时，分别向所述比较器、所述协议匹配模块、所述第一模数转换模块输出低电平信号；所述第二cc管脚在接入第一预设阻值的电阻时，分别向所述第二模数转换模块、所述协议匹配模块输出低电平信号；所述协议匹配模块用于在未接收到所述第一cc管脚的电压信号，且未接收到所述第二cc管脚的电压信号的情况下，向所述后级电路发送充电指令。3.根据权利要求1所述的电子设备，其特征在于，所述第一cc管脚在接入第一预设阻值的电阻时输出第一低电平信号，在接入第二预设阻值的电阻时输出高电平信号；所述比较器用于在接收到所述第一cc管脚输出的第一低电平信号时，向所述处理器的第一接口输出第一低电平信号；在接收到所述第一cc管脚输出的高电平信号时，向所述处理器的第一接口输出高电平信号；所述处理器用于在外部设备插入所述type-c接口的情况下，当所述第一接口接收到第一低电平信号时，判定接入的为usb2.0网卡；在外部设备插入所述type-c接口的情况下，当所述第一接口接收到高电平信号时，判定接入的为usb2.0u盘。4.根据权利要求1所述的电子设备，其特征在于，在所述第一cc管脚接地时，向所述第一模数转换模块输出第二低电平信号，所述第一模数转换模块向所述逻辑门电路输出第二低电平信号；在所述第二cc管脚接地时，向所述第二模数转换模块输出第四低电平信号，所述第二模数转换模块向所述逻辑门电路输出第四低电平信号；所述逻辑门电路将所述第一
模数转换模块与所述第二模数转换模块输出的电平信号叠加后发送给所述第一mux模块，在所述第一mux模块接收到所述逻辑门电路输出的叠加低电平信号后，所述第一mux模块向所述处理器的第二接口输出所述叠加低电平信号；所述处理器具体用于在外部设备插入所述type-c接口的情况下，当所述第二接口接收到所述叠加低电平信号时，判定接入的外部设备为串口通讯设备。5.根据权利要求1或4所述的电子设备，其特征在于，所述处理器还用于：在判定接入的外部设备为串口通信设备的情况下，当向所述串口通信设备发送数据时，利用所述第一mux模块选通所述第一sbu管脚，通过所述第二接口及所述第一sbu管脚向所述串口通信设备发送数据；当从所述串口通信设备接收数据时，利用所述第一mux模块选通所述第二sbu管脚，通过所述第二接口及所述第二sbu管脚接收所述串口通信设备发送的数据。6.根据权利要求1所述的电子设备，其特征在于，在所述第一cc管脚接入第一预设阻值的电阻时，向所述第一模数转换模块输出第三低电平信号，所述第一模数转换模块向所述第二mux模块输出第三低电平信号，在所述第二mux模块接收到所述第一模数转换模块输出的第三低电平信号后，所述第二mux模块选通所述第一数模转换模块侧，将所述第一模数转换模块输出的第三低电平信号输送给所述处理器的第三接口；所述处理器具体用于在外部设备插入所述type-c接口的情况下，当所述第三接口接收到所述第一模数转换模块输出的第三低电平信号时，判定接入的为所述第一cc管脚侧的usb3.0u盘；或者；在所述第二cc管脚接入第一预设阻值的电阻时，向所述第二模数转换模块输出第五低电平信号，所述第二模数转换模块向所述第二mux模块输出第五低电平信号，在所述第二mux模块接收到所述第二模数转换模块输出的第五低电平信号后，所述第二mux模块选通所述第二数模转换模块侧，将所述第二模数转换模块输出的第五低电平信号输送给所述处理器的第三接口；所述处理器具体用于在外部设备插入所述type-c接口的情况下，当所述第三接口接收到所述第二模数转换模块输出的第五低电平信号时，判定接入的为所述第二cc管脚侧的usb3.0u盘。7.根据权利要求6所述的电子设备，其特征在于，所述第二cc管脚在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号。8.一种type-c接口电路，其特征在于，所述电路包括：type-c接口、比较器、逻辑门电路、第一mux模块、协议匹配模块、第一模数转换模块、第二模数转换模块、第二mux模块；所述type-c接口包括第一cc管脚、第二cc管脚、第一sbu管脚、第二sbu管脚；所述第一cc管脚分别与所述比较器、所述协议匹配模块、所述第一模数转换模块连接；所述第二cc管脚分别与所述第二模数转换模块、所述协议匹配模块连接；所述第一sbu管脚与所述第一mux模块连接；所述第二sbu管脚与所述第一mux模块连接；所述第一模数转换模块分别与所述逻辑门电路、所述第二mux模块连接；所述第二模数转换模块分别与所述逻辑门电路、所述第二mux模块连接；所述逻辑门电路与所述第一mux模块连接；所述比较器的输出端连接处理器的第一接口；所述第一mux模块的输出端连接所述处
理器的第二接口；所述第二mux模块的输出端连接所述处理器的第三接口。9.根据权利要求8所述的电路，其特征在于，所述电路还包括电源管理模块；所述协议匹配模块与所述电源管理模块连接；所述电源管理模块的输出端用于连接后级电路；所述第一cc管脚在接入第一预设阻值的电阻时，分别向所述比较器、所述协议匹配模块、所述第一模数转换模块输出低电平信号；所述第二cc管脚在接入第一预设阻值的电阻时，分别向所述第二模数转换模块、所述协议匹配模块输出低电平信号；所述协议匹配模块用于在未接收到所述第一cc管脚的电压信号，且未接收到所述第二cc管脚的电压信号的情况下，向所述后级电路发送充电指令。10.根据权利要求9所述的电路，其特征在于，所述第一cc管脚在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号；所述第二cc管脚在接入第一预设阻值的电阻时输出低电平信号，在接入第二预设阻值的电阻时输出高电平信号。11.根据权利要求8所述的电路，其特征在于，所述type-c接口还包括第一usb3.0管脚、第二usb3.0管脚、第一usb2.0管脚、第二usb2.0管脚；所述第一usb3.0管脚与所述第二mux模块连接；所述第二usb3.0管脚与所述第二mux模块连接；所述第一usb2.0管脚与所述第二usb2.0管脚连接，还用于与所述处理器的第四接口连接。

技术总结
本申请实施例提供了一种电子设备及TYPE-C接口电路，电子设备包括：处理器及TYPE-C接口电路；TYPE-C接口电路包括：TYPE-C接口、比较器、逻辑门电路、第一MUX模块、协议匹配模块、第一模数转换模块、第二模数转换模块、第二MUX模块；TYPE-C接口包括第一CC管脚、第二CC管脚、第一SBU管脚、第二SBU管脚；协议匹配模块在未接收到第一CC管脚的电压信号，且未接收到第二CC管脚的电压信号的情况下，判定接入的为PD快充设备；处理器用于在外部设备插入TYPE-C接口的情况下，第一接口接收到第一电平信号时，判定接入的为USB2.0网卡；第一接口接收到第二电平信号时，判定接入的为USB2.0U盘；第二接口接收到第三电平信号时，判定接入的外部设备为串口通讯设备。增加了TYPE-C接口电路的功能。C接口电路的功能。C接口电路的功能。


技术研发人员：陈峰
受保护的技术使用者：杭州微影软件有限公司
技术研发日：2023.06.28
技术公布日：2023/10/5