一种同层金属布线结构及形成方法与流程

1.本公开涉及半导体领域，尤其涉及一种同层金属布线结构及形成方法。


背景技术：

2.在集成电路制造过程中，同层金属布线的延伸方向相同，缩小金属层中相邻导线之间的节距(pitch)是进一步提高集成度的关键挑战之一。然而，缩小的节距增大了对制造工艺的要求，例如，需要更高精度的光刻工艺才能制备出可靠的小节距同层金属布线。此外，随着相邻导线之间的节距的持续缩小，相邻导线之间的寄生电容在增大，这样，会对信号传输的过程造成干扰。


技术实现要素：

3.有鉴于此，本公开实施例提供了一种同层金属布线结构及形成方法，在提高金属布线集成度的情况下，降低了对高精度制造工艺的要求，并进一步减小了相邻导线之间的寄生电容。
4.本发明的技术方案是这样实现的：
5.本公开实施例提供了一种同层金属布线结构，包括：多条第一导线、多条第二导线和电介质层；其中，多条第一导线和多条第二导线均沿第一方向并行延伸；每条第二导线位于每两条相邻第一导线之间，且在竖直方向上与第一导线错位设置；第一方向垂直于竖直方向；电介质层位于相邻第一导线和第二导线之间；每条第一导线与相邻第二导线的寄生电容的等效正对面积小于第一导线的侧面面积。
6.上述方案中，在第一方向上，每条第一导线的截面呈正置梯形，每条第二导线的截面呈倒置梯形。
7.上述方案中，电介质层呈曲折型。
8.上述方案中，电介质层呈凹形。
9.上述方案中，每条第二导线的厚度小于或等于每条第一导线的厚度。
10.上述方案中，第一导线的宽度大于相邻导线之间的节距。
11.本公开实施例还提供了一种半导体形成方法，包括：提供衬底；在衬底上形成多条沿第一方向并行延伸的第一导线；在多条第一导线上形成电介质层；在电介质层上，形成多条沿第一方向并行延伸的第二导线；其中，每条第二导线位于每两条相邻第一导线之间，且在竖直方向上与第一导线错位设置；第一方向垂直于竖直方向；电介质层位于相邻第一导线和第二导线之间；每条第一导线与相邻第二导线的寄生电容的等效正对面积小于第一导线的侧面面积。
12.上述方案中，在衬底上形成多条沿第一方向并行延伸的第一导线，包括：在衬底上沉积第一导线材料层；在第一导线材料层上形成图案化的硬掩膜；沿图案化的硬掩膜对第一导线材料层进行刻蚀，形成多条沿第一方向并行延伸的第一导线；其中，在第一方向上，每条第一导线的截面呈正置梯形；相邻第一导线之间设置有沟槽，沟槽的截面呈倒置梯形。
13.上述方案中，在电介质层上，形成多条沿第一方向并行延伸的第二导线，包括：覆盖电介质层，沉积第二导线材料层；对第二导线材料层进行化学机械研磨，直至暴露第一导线顶部的电介质层，形成多条沿第一方向并行延伸的第二导线；其中，第二导线的厚度等于第一导线的厚度。
14.上述方案中，在电介质层上，形成多条沿第一方向并行延伸的第二导线，还包括：覆盖电介质层，沉积第二导线材料层；对第二导线材料层进行化学机械研磨，直至暴露第一导线的顶部，形成多条沿第一方向并行延伸的第二导线；其中，第二导线的厚度小于第一导线的厚度。
15.本公开实施例公开了一种同层金属布线结构，包括：多条第一导线、多条第二导线和电介质层；其中，多条第一导线和多条第二导线均沿第一方向并行延伸；每条第二导线位于每两条相邻第一导线之间，且在竖直方向上与第一导线错位设置；第一方向垂直于竖直方向；电介质层位于相邻第一导线和第二导线之间；每条第一导线与相邻第二导线的寄生电容的等效正对面积小于第一导线的侧面面积。这样，电介质层位于相邻第一导线和第二导线之间，能够缩小相邻第一导线和第二导线之间的节距。在同样的面积下，能够形成更多条导线，也即，形成的同层金属布线结构更加致密。从而，进一步缩小了同层金属布线结构的面积，进一步提高同层金属布线结构的集成度。同时，每条第一导线与相邻第二导线的寄生电容的等效正对面积小于第一导线的侧面面积，从而，能够减小相邻导线之间的寄生电容，避免对同层金属布线结构传输信号的过程造成干扰。
附图说明
16.图1为本公开实施例提供的同层金属布线结构的结构示意图一；
17.图2为本公开实施例提供的半导体器件的结构示意图；
18.图3为本公开实施例提供的同层金属布线结构的结构示意图二；
19.图4为本公开实施例提供的同层金属布线结构的结构示意图三；
20.图5为本公开实施例提供的同层金属布线结构的结构示意图四；
21.图6为本公开实施例提供的同层金属布线结构形成方法的流程示意图；
22.图7a为本公开实施例提供的同层金属布线结构形成方法的示意图一；
23.图7b为本公开实施例提供的同层金属布线结构形成方法的示意图二；
24.图8为本公开实施例提供的同层金属布线结构形成方法的示意图三；
25.图9a为本公开实施例提供的同层金属布线结构形成方法的示意图四；
26.图9b为本公开实施例提供的同层金属布线结构形成方法的示意图五；
27.图10a为本公开实施例提供的同层金属布线结构形成方法的示意图六；
28.图10b为本公开实施例提供的同层金属布线结构形成方法的示意图七；
29.图11为本公开实施例提供的同层金属布线结构形成方法的示意图八
30.图12a为本公开实施例提供的同层金属布线结构形成方法的示意图九；
31.图12b为本公开实施例提供的同层金属布线结构形成方法的示意图十；
32.图13为本公开实施例提供的同层金属布线结构形成方法的示意图十一。
具体实施方式
33.为了使本公开的目的、技术方案和优点更加清楚，下面结合附图和实施例对本公开的技术方案进一步详细阐述，所描述的实施例不应视为对本公开的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。
34.在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
35.如果申请文件中出现“第一/第二”的类似描述则增加以下的说明，在以下的描述中，所涉及的术语“第一/第二/第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
36.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
37.图1是本公开实施例提供的一种可选的同层金属布线结构80的结构示意图，如图1所示，同层金属布线结构80包括：多条第一导线10、多条第二导线20和电介质层30。其中，多条第一导线10和多条第二导线20均沿第一方向x并行延伸。每条第二导线20位于每两条相邻第一导线10之间，且在竖直方向z上与第一导线10错位设置；第一方向x垂直于竖直方向z。电介质层30位于相邻第一导线10和第二导线20之间。每条第一导线10与相邻第二导线20的寄生电容的等效正对面积小于第一导线10的侧面面积。
38.图2是本公开实施例提供的一种可选的半导体器件90的结构示意图，本公开实施例中，结合图1和图2，半导体器件90包括第一金属层m0和第二金属层m1。同层金属布线结构80可以为半导体器件90中的第一金属层m0。例如，图1中的绝缘层40在图2中以第一绝缘层410的形式进行表示，图1中的多条第一导线10和多条第二导线20可以均位于图2中的第一金属层m0。半导体器件90可以为动态随机存取存储器(dynamic random access memory，dram)、静态随机存取存储器(static random access memory，sram)等器件中的任意一种。
39.需要说明的是，本公开实施例中，参考图1，形成第一导线10和第二导线20的材料均可以为钨(w)、钴(co)、铜(cu)、铝(al)、镍(ni)、金(au)或者银(ag)等材料中的任意一种。多条第一导线10和多条第二导线20均沿第一方向x并行延伸。这样，在传输高频信号的情况下，相邻的第一导线10和第二导线20会产生寄生电容，会对第一导线10和第二导线20的信号传输过程造成干扰。
40.图3更为具体地示出了图1中第一导线10和第二导线20的位置关系，需要说明的是，第二方向y可以垂直于第一方向x和竖直方向z。
41.进一步地，本公开实施例中，结合图1和图3，每条第二导线20位于每两条相邻第一导线10之间，且在竖直方向z上与第一导线10错位设置。这样，每条第一导线10与相邻第二导线20的寄生电容的等效正对面积为：第一导线10和第二导线20在第二方向y上的投影的重叠面积s1。由于第一导线10的侧面的宽度h2大于投影的重叠部分的宽度h1，第一导线10和第二导线20在第二方向y上的投影的重叠面积s1小于第一导线10的侧面面积s2。也就是
说，每条第一导线10与相邻第二导线20的寄生电容的等效正对面积小于第一导线10的侧面面积s2。从而，能够减小相邻导线之间的寄生电容，避免对同层金属布线结构传输信号的过程造成干扰。同时，随着工艺的发展，存储器等半导体器件的工作频率提升，寄生电容的影响范围也会扩大，因此，本公开实施例能够更适应于先进的工艺。
42.本公开实施例中，参考图1，电介质层30位于相邻第一导线10和第二导线20之间。形成电介质层30的材料可以为氧化物材料或氮化物材料中的任意一种。这样，电介质层30能够将相邻的第一导线10和第二导线20进行电气隔离，从而，避免同层金属布线结构80出现导线短路等缺陷。
43.本公开的一些实施例中，参考图1，在第一方向x上，每条第一导线10的截面呈正置梯形，每条第二导线20的截面呈倒置梯形。
44.需要说明的是，参考图2，相邻金属层中的导线通过在绝缘层上开孔(孔内填充导电材料)的方式实现电学连接。例如，第一金属层m0和第二金属层m1之间的第二绝缘层420生成通孔(via)，将第一金属层m0和第二金属层m1上的导线进行连接；在第一金属层m0与元器件层600之间的第一绝缘层410上生成用于连接元器件与导线的接触结构(contact)，将第一金属层m0中的导线与元器件层600中的元器件进行连接。
45.还需要说明的是，图1中的绝缘层40在图2中第一绝缘层410和第二绝缘层420的形式进行示出。形成绝缘层40的材料可以为氧化硅(sio2)。
46.进一步地，本公开实施例中，结合图1和图2，第一导线10在第一方向x上的截面呈正置梯形，第二导线20在第一方向x上的截面呈倒置梯形。以多条第一导线10和多条第二导线20均位于第一金属层m0为例进行说明：在竖直方向z上，第一绝缘层410位于第一导线10和元器件层600之间，第一导线10与第一绝缘层410接触的底表面的面积更大，第二绝缘层420位于第一导线10和元器件层600之间，第二导线10与第二绝缘层420接触的顶底面的面积更大。这样，更便于形成接触孔和通孔，能够进一步降低工艺难度。
47.本公开的一些实施例中，参考图1，电介质层30呈曲折型。
48.本公开实施例中，继续参考图1，电介质层30呈曲折型。这样，电介质层30能够将第一导线10和第二导线20进行电气隔离。
49.图4是本公开实施例提供的另一种可选的同层金属布线结构80的结构示意图。
50.本公开的一些实施例中，参考图4，电介质层30呈凹形。这样，电介质层30能够将第一导线10和第二导线20进行电气隔离。同时，能够进一步降低金属层的厚度，提高同层金属布线结构80的集成度。
51.本公开的一些实施例中，参考图1，每条第二导线20的厚度等于每条第一导线10的厚度。
52.本公开的另一些实施例中，参考图4，每条第二导线20的厚度小于每条第一导线10的厚度。这样，能够进一步降低同层金属布线结构80的厚度，提高同层金属布线结构80的集成度。
53.图5更为具体地示出了图1中第一导线10和第二导线20与电介质层30的位置关系，本公开的一些实施例中，参考图5，第一导线10的宽度l1大于相邻导线之间的节距l2。
54.需要说明的是，本公开实施例中，鉴于深紫外(deep ultra violet，duv)光刻机的分辨率的限制，形成的同层金属布线结构的特征尺寸(chip features)不会小于深紫外光
刻机的分辨率。也就是说，导线的宽度、相邻导线之间的节距会大于深紫外光刻机的分辨率。例如，深紫外光刻机的分辨率限制下，形成导线的宽度以及相邻导线之间的节距为40nm。
55.还需要说明的是，相关技术会在使用深紫外光刻机的基础上，通过自对准双重成像工艺或自对准四重成像工艺形成更低分辨率的图案，从而，以该更低分辨率的图形为掩膜形成具有更小特征尺寸的导线。然而，相关技术中通常形成的导线的宽度和相邻导线之间节距的比例为1：1，也即，导线的宽度等于相邻导线之间的节距。在这种情况下，导线的宽度较窄，相邻导线之间的寄生电容等参数较大。
56.进一步地，本公开实施例中，参考图5，第一导线10可以基于深紫外光刻机形成的掩膜制成。第一导线10的宽度可以约为40nm。电介质层30位于相邻第一导线10和第二导线20之间，也即，电介质层30的厚度l1为相邻第一导线10和第二导线20之间的节距。电介质层30可以通过原子层沉积(atomic layer deposition，ald)等工艺形成。例如，电介质层30的厚度l1可以为10nm。这样，能够缩小相邻第一导线10和第二导线20之间的节距，从而，在同样的面积下，能够形成更多条导线，也即，形成的同层金属布线结构更加致密，进一步缩小了同层金属布线结构的面积，提高同层金属布线结构的集成度。
57.另外，电介质层30的厚度l1小于第一导线10的宽度l2，也即，相邻第一导线10和第二导线20之间的节距小于第一导线10的宽度l2。这样，相较于相关技术，本公开形成的导线的宽度较宽，能够进一步减小相邻导线之间的寄生电容。
58.图6是本公开实施例提供的同层金属布线结构的形成方法的一个可选的流程示意图，本公开实施例可以通过图6示出的步骤形成图1所示的同层金属布线结构。
59.s101、提供衬底。
60.本公开实施例中，衬底500可以是半导体衬底；具体包括至少一个单质半导体材料(例如为硅(si)衬底、锗(ge)衬底等)、至少一个iii-v化合物半导体材料(例如为氮化镓(gan)衬底、砷化镓(gaas)衬底、磷化铟(inp)衬底等)、至少一个ii-vi化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料，还可以包括其他含半导体材料的衬底，例如绝缘体上硅(soi)衬底、绝缘体上锗(geoi)衬底、绝缘体上的多晶半导体层、硅锗衬底、碳化硅(sic)衬底等。
61.s102、在衬底上形成多条沿第一方向并行延伸的第一导线。
62.图7a和图7b示例出了第一导线10，图7a和图7b分别为前视剖视图和俯视图，图7a的剖视位置为图7b中a-a'处。需要说明的是，图7a和图7b以同层金属布线结构包括3条第一导线10进行示例，第一导线10的数量此处不做限制。
63.本公开实施例中，结合图7a和图7b，在衬底500上形成多条沿第一方向x并行延伸的第一导线10。例如，本公开可以如图11所示在衬底500上依次沉积绝缘层40和第一导线材料层100。而后，在第一导线材料层100形成如图12a所示的图案化的硬掩膜700。最后，沿图12a中的图案化的硬掩膜700对第一导线材料层100进行刻蚀，形沿图7a所示的沿第一方向x并行延伸的多条第一导线10。图案化的硬掩膜700可以通过深紫外光刻机形成。
64.s103、在多条第一导线上形成电介质层。
65.图8为前视图，具体示例出了电介质层30，本公开实施例中，结合图7a和图8，可以通过原子层沉积等工艺在多条第一导线10上沉积氧化硅等材料，在多条第一导线10上形成
电介质层30。这样，相邻第一导线10之间形成了沟槽210，从而，后续步骤能够利用沟槽210形成在第一方向x的截面呈倒置梯形的导线。同时，本公开还能够通过控制电介质层30的厚度，调整相邻导线之间的节距，以及，调整沟槽210中形成的导线的宽度。
66.s104、在电介质层上，形成多条沿第一方向并行延伸的第二导线；其中，每条第二导线位于每两条相邻第一导线之间，且在竖直方向上与第一导线错位设置；第一方向垂直于竖直方向；电介质层位于相邻第一导线和第二导线之间；每条第一导线与相邻第二导线的寄生电容的等效正对面积小于第一导线的侧面面积。
67.图9a和图9b示例出了第二导线20，图9a和图9b分别为前视剖视图和俯视图，图9a的剖视位置为图9b中a-a'处。
68.本公开实施例中，结合图8和图9a，在电介质层30上，形成多条沿第一方向并行延伸的第二导线20。例如，本公开可以在电介质层30上沉积如图13所示的第二导线材料层200，而后，对第二导线材料层200进行化学机械研磨(chemical mechanical polishing，cmp)，形成图9a所示的多条第二导线20。
69.本公开实施例中，结合图9a和图9b，每条第二导线20位于每两条相邻第一导线10之间，且在竖直方向z上与第一导线10错位设置。电介质层30位于相邻第一导线10和第二导线20之间；每条第一导线10与相邻第二导线20的寄生电容的等效正对面积小于第一导线10的侧面面积。这样，电介质层30位于相邻第一导线10和第二导线20之间，能够缩小相邻第一导线10和第二导线20之间的节距，能够进一步减小同层金属布线结构的面积，提高同层金属布线结构的集成度。同时，相较于相关技术，本公开在使用较低分辨率的光刻机的情况下，形成的导线更加致密，降低了对光刻工艺的精度要求；并且，本公开形成的导线的宽度更宽，能够进一步降低相邻导线之间的寄生电容。另外，本公开进一步简化了同层金属布线结构的制造工艺，消除了自对准双重图案工艺等工艺在对齐过程中所带来的良率风险。
70.本公开的一些实施例中，可以通过s201～s203来实现图6示出的s102，将结合各步骤进行说明。
71.s201、在衬底上沉积第一导线材料层。
72.本公开实施例中，参考图11，在衬底500上沉积第一导线材料层100。沉积第一导线材料层100的工艺可以为化学气相沉积(chemical vapor deposition，cvd)、物理气相沉积(physical vapor deposition，pvd)、原子层沉积等工艺中的任意一种。
73.s202、在第一导线材料层上形成图案化的硬掩膜。
74.图12a和图12b实例出了图案化的硬掩膜700，图12a和图12b分别为前视剖视图和俯视图，图12a的剖视位置为图12b中a-a'处。需要说明的是，形成图案化的硬掩膜700的材料可以为光刻胶(photoresist)，硬掩膜700可以具有多条沿第一方向x延伸的光刻胶结构710。图12a和图12b中以硬掩膜700包括3条光刻胶结构710进行示例。
75.本公开实施例中，结合图12a和图12b，在第一导线材料层100上形成图案化的硬掩膜700。例如，本公开可以在第一导线材料层100上沉积光刻胶，而后，利用深紫外光刻机对光刻胶进行光刻处理，形成具有多条沿第一方向x并行延伸的光刻胶结构710。
76.s203、沿图案化的硬掩膜对第一导线材料层进行刻蚀，形成多条沿第一方向并行延伸的第一导线；其中，在第一方向上，每条第一导线的截面呈正置梯形；相邻第一导线之间设置有沟槽，沟槽的截面呈倒置梯形。
77.本公开实施例中，结合图7a和图12a，沿图案化的硬掩膜700对第一导线材料层100进行刻蚀，可以形成多条沿第一方向x并行延伸的第一导线10。例如，可以使用干法刻蚀(dry etch)对第一导线材料层100进行刻蚀。每条第一导线10在第一方向x上的截面呈正置梯形。相邻第一导线10之间设置有沟槽210，沟槽210在第一方向x上的截面呈倒置梯形。这样，沟槽210能够用于形成如图9a所示的第二导线20，并且，形成的第二导线20在第一方向x上的截面呈倒置梯形。从而，第二导线与其上方的绝缘层(图中未示出)的接触面积更大，更便于在第二导线上形成通孔，进一步降低了在第二导线上形成通孔的工艺难度。
78.本公开的一些实施例中，可以通过s301～s302来实现图示出的s103，将结合各步骤进行说明。
79.s301、覆盖电介质层，沉积第二导线材料层。
80.图13为前视图，具体示例出了第二导线材料层200，本公开实施例中，结合图8和图13，覆盖电介质层30，沉积第二导线材料层200。
81.s302、对第二导线材料层进行化学机械研磨，直至暴露第一导线顶部的电介质层，形成多条沿第一方向并行延伸的第二导线；其中，第二导线的厚度等于第一导线的厚度。
82.本公开实施例中，结合图9a和图13，对第二导线材料层200进行化学机械研磨，直至暴露第一导线10顶部的电介质层30，形成多条沿第一方向x并行延伸的第二导线20。第二导线20的厚度等于第一导线10的厚度。这样，在利用化学机械研磨形成第二导线20的情况下，能够对暴露出的第二导线20和电介质层30进行平坦化处理，更加便于在第二导线上形成通孔。同时，进一步简化了同层金属布线结构的制造工艺。
83.本公开的另一些实施例中，可以通过s401～s402来实现图示出的s103，将结合各步骤进行说明。
84.s401、覆盖电介质层，沉积第二导线材料层。
85.本公开实施例中，结合图8和图13，覆盖电介质层30，沉积第二导线材料层200。
86.s402、对第二导线材料层进行化学机械研磨，直至暴露第一导线的顶部，形成多条沿第一方向并行延伸的第二导线；其中，第二导线的厚度小于第一导线的厚度。
87.图10a和图10b示例出了第二导线20，图10a和图10b分别为前视剖视图和俯视图，图10a的剖视位置为图10b中a-a'处。
88.本公开实施例中，结合图10a和图13，对第二导线材料层200进行化学机械研磨，直至暴露第一导线10的顶部，形成多条沿第一方向x并行延伸的第二导线20。第二导线20的厚度小于第一导线10的厚度。这样，化学机械研磨过程既能够形成第二导线20，又能够对暴露出的第一导线10和第二导线20的表面进行平坦化处理，从而，能够进一步简化了8同层金属布线结构的制造工艺。同时，化学机械研磨对第二导线材料层200进行研磨，使得形成的同层金属布线结构的厚度等于第一导线10的厚度，从而，能够提高同层金属布线结构的集成度。
89.本公开实施例中，参考图10a，第一导线10的宽度大于相邻导线之间的节距。
90.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该
要素的过程、方法、物品或者装置中还存在另外的相同要素。
91.上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
92.以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

技术特征：
1.一种同层金属布线结构，其特征在于，包括：多条第一导线、多条第二导线和电介质层；其中，多条所述第一导线和多条所述第二导线均沿第一方向并行延伸；每条所述第二导线位于每两条相邻所述第一导线之间，且在竖直方向上与所述第一导线错位设置；所述第一方向垂直于所述竖直方向；所述电介质层位于相邻所述第一导线和所述第二导线之间；每条所述第一导线与相邻所述第二导线的寄生电容的等效正对面积小于所述第一导线的侧面面积。2.根据权利要求1所述的同层金属布线结构，其特征在于，在所述第一方向上，每条所述第一导线的截面呈正置梯形，每条所述第二导线的截面呈倒置梯形。3.根据权利要求1所述的同层金属布线结构，其特征在于，所述电介质层呈曲折型。4.根据权利要求1所述的同层金属布线结构，其特征在于，所述电介质层呈凹形。5.根据权利要求1所述的同层金属布线结构，其特征在于，每条所述第二导线的厚度小于或等于每条所述第一导线的厚度。6.根据权利要求1所述的同层金属布线结构，其特征在于，所述第一导线的宽度大于相邻导线之间的节距。7.一种同层金属布线结构的形成方法，其特征在于，包括：提供衬底；在所述衬底上形成多条沿第一方向并行延伸的第一导线；在多条所述第一导线上形成电介质层；在所述电介质层上，形成多条沿所述第一方向并行延伸的第二导线；其中，每条所述第二导线位于每两条相邻所述第一导线之间，且在竖直方向上与所述第一导线错位设置；所述第一方向垂直于所述竖直方向；所述电介质层位于相邻所述第一导线和所述第二导线之间；每条所述第一导线与相邻所述第二导线的寄生电容的等效正对面积小于所述第一导线的侧面面积。8.根据权利要求7所述的同层金属布线结构的形成方法，其特征在于，在所述衬底上形成多条沿第一方向并行延伸的所述第一导线，包括：在所述衬底上沉积第一导线材料层；在所述第一导线材料层上形成图案化的硬掩膜；沿所述图案化的硬掩膜对所述第一导线材料层进行刻蚀，形成多条沿所述第一方向并行延伸的所述第一导线；其中，在所述第一方向上，每条所述第一导线的截面呈正置梯形；相邻所述第一导线之间设置有沟槽，所述沟槽的截面呈倒置梯形。9.根据权利要求7或8所述的同层金属布线结构的形成方法，其特征在于，在所述电介质层上，形成多条沿所述第一方向并行延伸的所述第二导线，包括：覆盖所述电介质层，沉积第二导线材料层；对所述第二导线材料层进行化学机械研磨，直至暴露所述第一导线顶部的所述电介质层，形成多条沿所述第一方向并行延伸的所述第二导线；其中，所述第二导线的厚度等于所述第一导线的厚度。10.根据权利要求7或8所述的同层金属布线结构的形成方法，其特征在于，在所述电介
质层上，形成多条沿所述第一方向并行延伸的所述第二导线，还包括：覆盖所述电介质层，沉积第二导线材料层；对所述第二导线材料层进行化学机械研磨，直至暴露所述第一导线的顶部，形成多条沿所述第一方向并行延伸的所述第二导线；其中，所述第二导线的厚度小于所述第一导线的厚度。

技术总结
本公开涉及一种同层金属布线结构及形成方法，其中，同层金属布线结构包括：多条第一导线、多条第二导线和电介质层；多条第一导线和多条第二导线均沿第一方向并行延伸；每条第二导线位于每两条相邻第一导线之间，且在竖直方向上与第一导线错位设置；第一方向垂直于竖直方向；电介质层位于相邻第一导线和第二导线之间；每条第一导线与相邻第二导线的寄生电容的等效正对面积小于第一导线的侧面面积。这样，电介质层位于相邻第一导线和第二导线之间，能够缩小相邻第一导线和第二导线之间的节距，进一步提高同层金属布线结构的集成度。每条第一导线与相邻第二导线的寄生电容的等效正对面积小于第一导线的侧面面积，减小相邻导线之间的寄生电容。的寄生电容。的寄生电容。


技术研发人员：尹春山
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2023.06.28
技术公布日：2023/10/5