栅极金属-绝缘体-场板金属集成电路电容器及形成其的方法与流程

1.本发明一般涉及一种包含晶体管和电容器的集成电路，并且更具体地涉及一种包含共享公共金属层和电介质的晶体管和电容器的集成电路。


背景技术：

2.晶体管通常与其他电气组件(诸如电容器)集成。例如，美国专利第10,153,273号公开了在单个集成电路中制造的fet晶体管和金属-绝缘体-金属电容器。然而，金属-绝缘体-金属电容器使用与晶体管不同的金属层，因此需要单独的工艺流程来制造器件，这使得制造工艺复杂化。
3.已知用fet和金属-绝缘体-金属电容器形成集成电路，其中电容器具有由与fet的栅极相同的金属层形成的底板、由与覆盖fet的场板相同的金属层形成的顶板，以及其中在电容器的板之间的绝缘体由覆盖fet的同一电介质层形成。然而，在这种现有技术的集成电路中，场板金属(其也用作电容器的顶板)必须是相对厚的(》200nm)铝基膜，使得它可以充当蚀刻停止，用于对电容器的顶板的通孔接触进行化学选择性蚀刻。厚的铝场板降低晶圆表面的拓扑结构并且是不利的，特别是在具有多个场板的器件中。
4.因此，需要形成具有集成栅极金属层-绝缘体层-场板层电容器的集成电路，其中场板层由薄的非铝金属形成，其中，无需将顶板用作蚀刻停止的情况下制作与电容器的顶板的接触。


技术实现要素：

5.本发明通过提供一种集成电路，其包括gan晶体管和金属-绝缘体-金属电容器，电容器与横向gan工艺流程完全地集成，即，在gan fet中使用的同一栅极金属层、场板金属层和电介质层也被用于形成电容器的底板、绝缘体和顶板。然而，与上述现有技术不同，本发明的场板层由非铝金属层(优选tin)形成，其相对薄(～40nm)，因此不具有上述现有技术的缺点。
6.根据本发明，电容器的顶板优选地通过导电通孔电接触，但是，与现有技术不同，通孔穿过电容器的顶板，因为顶板不是由铝形成并且不用作蚀刻停止。
7.在本发明的第一实施例中，栅极金属层的区段而不是场板金属充当导电接触通孔的蚀刻停止。
8.在本发明的第二实施例中，电容器的底板的至少一部分以围绕顶板的导电接触通孔的环的形状形成，以提高电容器在第一极性的击穿电压。
9.在本发明的另一实施例中，用于导电接触通孔的蚀刻停止以环的形状形成，使得电容器的击穿电压在两种极性上都被增加。
10.在本发明的又一实施例中，电容器设置有三个金属电极，其中第三电极由在第一场板金属层上方的第二场板金属层形成，以及与gan fet共用的另一电介质层，该另一电介质层被设置在第一场板层和第二场板层之间，以形成电容器的附加绝缘体层。
11.现在将参考附图更具体地描述并在权利要求中指出，本文描述的上述和其他优选特征，包括元件的实现和组合的各种新颖细节。应当理解，特定的方法和装置仅以说明的方式示出，而不作为权利要求的限制。如本领域技术人员将理解的，本文教导的原理和特征可以在各种且众多的实施例中采用而不脱离权利要求的范围。
附图说明
12.本公开的特征、目的和优点将从当结合附图时下面给出的详细描述变得更加明显，在附图中，相似的附图标记在全文中对应地标识，并且其中：
13.图1a和图1b分别示出了根据本发明第一实施例的包括场效应晶体管(fet)和电容器的集成电路的平面图和截面图，以及图1c所示的电容器及其与2deg区域的连接的电路示意图；
14.图2至图6示出了示出用于形成图1a和图1b的集成电路的工艺流程的结构；
15.图7a和图7b分别示出了根据本发明第二实施例的集成电路的平面图和截面图，以及图7c所示的电容器及其与2deg区域的连接的电路示意图；
16.图8至图12示出了形成图7a和图7b的集成电路的各个阶段的结构；
17.图13a和图13b示出了本发明的集成电路的另一实施例的平面图和截面图；
18.图14a和图14b示出了本发明的集成电路的又一实施例的平面图和截面图；
19.图15a和图15b示出了本发明的集成电路的另一实施例的平面图和截面图，以及图15c所示的电容器及其与2deg区域的连接的电路示意图；以及
20.图16a和图16b示出了本发明的集成电路的又一个实施例的平面图和截面图。
具体实施方式
21.在下面的详细描述中，参考了某些实施例。这些实施例被足够详细地描述以使本领域技术人员能够实践它们。应当理解，可以采用其他实施例，并且可以进行各种结构、逻辑和电气改变。
22.图1a和图1b示出了根据本发明的第一实施例的集成电路700的平面图和截面图，该集成电路700包括场效应晶体管(fet)710和电容器720。场效应晶体管(fet)710优选为gan fet。电容器720是具有底板1001和顶板3001的金属-绝缘体-金属电容器。如下所述，电容器720与gan fet 710的横向制造工艺流程被完全地集成。
23.集成电路700包括基板4001、在基板4001上的氮化镓(gan)层4002、以及gan层4002上方的氮化铝镓(algan)前阻挡层4003。二维电子气(2deg)区域5004，其形成在gan层4002和前阻挡层4003之间的界面处，横向延伸穿过电容器的底板1001并在底板1001下方，其中其由附图标记1004标识。
24.集成电路700还包括gan晶体管710的栅极金属5001，其由栅极金属层形成，优选为tin(厚)。横向地穿过的同一金属层形成电容器720的底板/电极1001。类似地，电容器710的顶板/电极3001由与设置在gan晶体管710上方的场板5005相同的导电金属层(优选地tin)形成。有利地，与现有技术不同，形成场板5005和顶板3001的场板金属层不包含铝，并且是厚度为的薄金属(优选为tin)。因为场板金属(其形成顶板3001)不含铝，所以它不能用作蚀刻停止，并且接触顶板的通孔3003穿过顶板3001。在图1b所示的本
发明的第一实施例中，导电通孔3003(优选为钨插塞)接触顶板3001并延伸穿过顶板3001，继续穿过第一层间电介质(绝缘)层2001(优选为si3n4)，并停止在用作蚀刻停止的栅极金属层的隔离区段3006处。电容器的底板1001通过底板接触通孔1003、布线金属1005、欧姆接触通孔5003和欧姆接触5002电连接到下面的2deg区域1004。
25.集成电路700还包括第二层间电介质2002、第三层间电介质2003和第四层间电介质2004，它们与金属层和第一层间电介质2001一样，与gan晶体管710和电容器720所共用。第一层间电介质2001用作电容器710的绝缘体层。如图1a所示，电容器底板1001和顶板3001的重叠区域1006是电容器的有源区域。
26.图1a和图1b的上述实施例被限制为在电容器720上的电压约为6伏，超过该电压，导电连接至顶板3001的蚀刻停止3006将与2deg 1004短路，如在图1c所示的电容器720的示意图中的常开熔丝3007所示。
27.图2至图6示出了在形成集成电路700的各个阶段的半导体层结构，并且相应地示出了形成集成电路700的方法。参考图2，在工艺开始时，氮化镓(gan)层4002被设置在基板4001上方，并且氮化铝镓(algan)前阻挡层4003被设置在gan层4002上方。栅极金属层1007形成或沉积在algan前阻挡层4003上。
28.参考图3，在工艺的第二步骤中，利用图案化光刻胶掩模蚀刻栅极金属层1007，以形成电容器底板1001、蚀刻停止3006和晶体管栅极金属5001(图1b)，全部来自同一栅极金属层1007。接下来，第一层间电介质2001被沉积在电容器底板1001、顶板蚀刻停止3006和晶体管栅极金属5001、以及algan前阻挡层4003上方。
29.参照图4，在工艺的第三步骤中，在第一层间电介质层2001上沉积第一场板金属层(优选为tin)，并用图案化光刻胶掩模进行刻蚀，以形成电容器顶板3001和第一场板5005(图1b)。因此，电容器顶板3001和第一场板5005由相同金属层形成。接下来，在电容器顶板3001、第一场板5005和第一层间电介质层2001上方沉积第二层间电介质2002。
30.参考图5，在工艺的第四步骤中，穿过电介质执行蚀刻以形成通孔，并且将金属沉积到通孔中，以形成欧姆接触金属5002。然后在欧姆接触金属5002和第二层间电介质2002上方沉积第三层间电介质2003。
31.参考图6，在工艺的最后步骤中，在第三层间电介质2003上沉积第四层间电介质2004；图案化和蚀刻通孔洞；将金属沉积到通孔洞中并通过化学机械平坦化(cmp)来平坦化，以形成顶板接触3003(即，到电容器顶板的电接触)、底板接触1003(即，到电容器底板的电接触)、以及到欧姆金属5002的电接触5003。底板接触1003、顶板接触3003以及通向欧姆金属接触5002的接触5003优选地各自为钨插塞通孔。
32.此外，金属(诸如alcu或alsicu)被沉积在上表面上(在第四层间电介质2004、顶板接触3003、底板接触1003以及通向欧姆接触金属5002的接触5003之上)，并且然后图案化和蚀刻，以形成底板布线金属1005和顶板布线金属3005。
33.图7a和图7b示出了本发明的第二实施例集成电路800的平面图和截面图，集成电路800不具有第一实施例的电容器击穿电压限制。集成电路800的许多组件以及形成集成电路800的许多工艺与上述集成电路700(图1a和图1b)及其形成方法(图2-图6)相同或相似。
34.集成电路800类似于第一实施例的集成电路700，但没有蚀刻停止3006；因此，在第二实施例中，顶板接触(顶板通孔)3003延伸穿过前阻挡层4003，以接触下面的2deg 3004。
由于顶板3001和底板1001现在均电连接至2deg 3004，因此需要在结构中提供二极管，以防止电容器的板由通过2deg的传导而短路。为了形成二极管，电容器720的电容器底板1001被形成为包括围绕或围合顶板接触3003的环形部分p1001，从而防止来自在顶板接触3003(其导电地连接至顶板3001)下方的2deg区域3004到在欧姆接触5002(其导电地连接至底板1001)下方的2deg区域1004的传导，并防止顶板3001与底板1001短路。环形部分p1001可以是任何合适的环形形状(例如圆形、矩形或三角形)。如图7c的电路示意图所示，由电容器底板1001形成的环用作在二极管配置中的fet的栅极。当电容器顶板3001处于比电容器底板1001更高的电压时，环形部分p1001(具有通过栅极金属1001到2deg 1004的连接形成的fet的二极管配置)防止从2deg区域3004到2deg区域1004的传导，防止从顶板3001到底板1001的传导(即，防止电容器短路)，即使电容器720被偏置超过大约6伏特。
35.图8至图12示出了形成集成电路800的各个阶段的结构，并且相应地示出了形成集成电路800的方法。图8、图10、图11的结构和工艺与图2、图4和图5的结构和工艺相同或相似。然而，与图3形成对比，在图9中，栅极金属层1007形成为使得电容器720的电容器底板1001具有环形形状或环形部分。此外，在图9中没有形成顶板蚀刻停止3006。因此，与图3形成对比，在图12中，顶板接触(例如，顶板通孔)3003延伸到2deg层3004并接触2deg层3004，如上所述。
36.图13a和图13b示出了集成电路910的平面图和截面图，本发明的另一实施例，其将第二实施例的底板栅极金属环1001与第一实施例的蚀刻停止3006组合。
37.集成电路910的电容器720包括第二实施例的环形下电极1001和第一实施例的蚀刻停止3006两者。与图7b中所示的第二实施例的电容器类似，集成电路910的电容器720可以在第一极性方向(从顶板到底板，当上电极处于比下电极更高的电压时)支持较高电压，因为与图1b的电容器相比，底板1001包括围绕顶板蚀刻停止3006的环形部分p1001，图1b的电容器缺少用于形成击穿阻挡二极管的环形部分。
38.图14a和图14b示出了集成电路920的平面图和横截面图，本发明的另一实施例，其中接触3003通过欧姆金属接触5002导电地连接到顶板3001，该欧姆金属接触5002连接到在顶板接触3003下方的2deg 3004，如图所示。如在先前描述的实施例中，集成电路920的电容器720通过将电容器的底板1001的部分配置为环形形状来支持高电压(在单向方向上，从顶板到底板)，如在第二实施例中。
39.图15a和图15b示出了集成电路930的平面图和横截面图，本发明的另一个实施例，其包括到电容器的顶板和底板两者的下面的2deg的欧姆金属接触5002(如在之前的实施例中，图14b)以及用于顶板接触通孔3003的蚀刻停止3006(如在第一实施例中，图1b)。重要的是，本发明的该实施例为电容器在两种极性下提供了增加的击穿电压。蚀刻停止3006形成为围绕顶板3001的欧姆接触金属5002的环形p3006，以防止在2deg层3004(在顶板3001的欧姆金属接触5002下方)与2deg区域1004(在底板1001的欧姆接触金属5002下方)之间沿第二极性方向的传导，其中环形部分p3006用作被配置为二极管的fet的栅极。第二极性方向对应于电容器720的下电极1001处于比上电极3001更高的电压；即，第二极性方向与第一极性方向相反。底板1001的环形部分p1001围绕顶板3001的欧姆接触金属接触5002和蚀刻停止3006，以防止在2deg层3004(在顶板3001的欧姆金属接触5002下方)和2deg区域1004(在(在底板1001的欧姆接触5002下方)沿第一极性方向的传导，其中环形部分p1001有效地用作被
配置为二极管的另一个fet的栅极(类似于图7a-图7c的实施例)。
40.图15c的示意图示出了环形蚀刻停止3006和环形底板1001如何各自形成在二极管配置中的相应fet，以防止在两个方向上跨电容器的电压击穿。环形底板1001的二极管和环形蚀刻停止3006的二极管以背对背配置布置，由在环形蚀刻停止3006和环形底板1001之间的环形缝隙区域下方的2deg区域932分隔开。背对背二极管配置阻止在两个(相反)方向上的电压击穿电流。因此，当电容器顶板3001相对于电容器底板1001处于正电压时，环形底板1001的阻断二极管防止电流沿第一极性方向流过2deg区域932(这将使电容器短路)；并且当电容器顶板3001相对于电容器底板1001处于负电压时，环形蚀刻停止3006的阻断二极管防止电流沿相反方向流过2deg区域932(这将使电容器短路)。
41.因此，如图15a、图15b和图15c所示的背对背二极管配置的实现导致不具有第一实施例的电容器击穿电压限制，并且不具有第二实施例的单极性击穿限制的结构，从而允许电容器720在任一极性下处理超过6伏的电压而不会击穿。
42.如图15b所示，顶板3001经由顶板接触通孔3003、布线金属3005、接触通孔5003和欧姆接触金属5002导电连接到2deg 3004。然而，顶板3001可以替代地通过将顶板3001延伸到与2deg 3004接触的欧姆接触5002(如图14b所示)或通过任何其他合适的方式来导电连接到2deg 3004。
43.图16a和图16b示出了集成电路940的平面图和截面图，本发明的又一个实施例，其中电容器720由三个交错的电极形成，即电容器底板1001、电容器顶板3001和由与第二场板5006相同的金属层(优选为薄tin层)形成第三导电板1008。第三电容器电极/板1008优选地通过钨插塞通孔1003接触，并且通过钨插塞通孔1003导电地连接至电容器下电极1001。三个交错的电极，即电容器下电极1001、电容器上电极3001和第三电极1008，增加了电容器720的单位面积的电容。
44.上述描述和附图仅被认为是实现本文描述的特征和优点的具体实施例的说明。可以对特定工艺条件进行修改和替换。因此，本发明的实施例不应被认为受到前述描述和附图的限制。

技术特征：
1.一种集成电路，包括：场效应晶体管(fet)，所述fet包括由栅极金属层形成的栅极金属；第一场板，所述第一场板被设置在所述fet上方并由场板金属层形成；电容器，包括：下电极，所述下电极由所述栅极金属层形成；以及上电极，所述上电极由所述场板金属层形成；以及到所述上电极的接触，所述接触包括延伸穿过所述上电极的导电通孔；以及第一电介质层，所述第一电介质层被设置在所述栅极金属和所述第一场板之间，并且设置在所述电容器的所述上电极和所述下电极之间。2.如权利要求1所述的集成电路，其中所述fet包括gan fet并且所述集成电路还包括：基板上方的gan层；以及所述gan层上方的前阻挡层；其中二维电子气(2deg)被形成在所述gan层与所述前阻挡层之间的界面处。3.如权利要求2所述的集成电路，其中所述电容器的所述下电极通过欧姆接触电连接到所述2deg。4.如权利要求3所述的集成电路，其中形成所述第一场板和所述电容器的上电极的所述场板金属层包括氮化钛。5.如权利要求2所述的集成电路，其中所述电容器的所述上电极通过欧姆接触电连接到所述2deg。6.如权利要求1所述的集成电路，其中所述导电通孔将所述集成电路的顶部接触导电地连接到所述电容器的所述上电极。7.如权利要求6所述的集成电路，其中所述栅极金属层的区段用作所述导电通孔的蚀刻停止。8.如权利要求1所述的集成电路，其中所述电容器的所述下电极具有以围绕所述导电通孔的环的形状形成的部分。9.如权利要求3所述的集成电路，其中所述电容器的所述下电极具有围绕所述导电通孔的环的所述形状形成的部分，其中所述环相对于位于所述环下方的所述2deg的部分形成二极管，以当所述上电极处于比所述下电极更高的电压时，阻挡电流流动并提高所述电容器在第一极性方向上的电压击穿能力。10.如权利要求9所述的集成电路，其中所述电容器的所述上电极通过欧姆接触电连接到所述2deg，并且用于所述导电通孔的蚀刻停止形成为围绕所述欧姆接触的环的形状，其中所述环相对于位于所述环下方的所述2deg的部分形成二极管，以当所述下电极处于比所述上电极更高的电压时，阻挡电流流动并提高所述电容器在与所述第一极性方向相反的第二极性方向上的所述电压击穿能力。11.如权利要求1所述的集成电路，还包括：设置在所述电容器的所述上电极上方的为所述fet共用的第二电介质层；以及设置在所述第二电介质层上方的为所述fet共用的第二场板，其中所述第二场板形成第三电容器电极。12.一种形成集成电路的方法，所述集成电路包括具有由栅极金属层形成的栅极金属的fet、在所述fet上方的由场板金属层形成的场板、以及具有下电极和上电极的金属-绝缘
体-金属电容器，所述方法包括：由所述栅极金属层形成所述电容器的所述下电极，由所述场板金属层形成所述电容器的所述上电极，形成到所述上电极的接触，所述接触包括延伸穿过所述上电极至蚀刻停止的导电通孔，以及形成为所述fet和所述电容器共用的至少一个电介质层，所述电介质层被设置为在所述电容器的所述上电极和所述下电极之间的绝缘体。13.如权利要求12所述的方法，其中所述fet包括具有2deg区域的gan fet，并且所述方法还包括以围绕所述导电通孔的环的形状形成所述电容器的所述下电极的部分，其中所述环相对于位于所述环下方的所述2deg区域的部分形成二极管，以当所述上电极处于比所述下电极更高的电压时，阻挡电流流动并提高所述电容器在第一极性方向上的电压击穿能力。14.如权利要求13所述的方法，还包括形成欧姆接触以将所述电容器的所述上电极连接到所述2deg区域，以及以围绕所述欧姆接触的环的形状形成用于所述导电通孔的蚀刻停止，其中所述环相对于位于所述环下方的所述2deg区域的第二部分形成二极管，以当所述下电极处于比所述上电极更高的电压时，阻挡电流流动并提高所述电容器在第二极性方向上的所述电压击穿能力。

技术总结
一种集成电路，其包括GaN FET和金属-绝缘体-金属电容器。该电容器与横向GaN工艺流程完全地集成，即，GaN FET的同一栅极金属层、场板金属层和电介质层也被用于形成电容器的底板(1001)、绝缘体(2001)和顶板(3001)。顶板通过延伸穿过顶板的导电通孔(3003)接触。为了提高集成电路的电容器的电压击穿能力，以围绕导电通孔的环的形状形成栅极金属层的部分。通孔的环的形状形成栅极金属层的部分。通孔的环的形状形成栅极金属层的部分。


技术研发人员：曹建军 G
受保护的技术使用者：宜普电源转换公司
技术研发日：2022.02.16
技术公布日：2023/10/5