DC-DC转换器的制作方法

dc-dc转换器
技术领域
1.相关专利申请的交叉引用
2.本技术要求基于2021年12月20日提交的韩国专利申请no.10-2021-0182457的优先权权益，并且该韩国专利申请的文献中公开的所有内容被包括作为本说明书的一部分。
3.本公开涉及一种dc-dc转换器。


背景技术：

4.dc-dc转换器转换输入电压并提供具有所需电压电平的输出电压。在dc-dc转换器中，可能根据电压切换而产生瞬态电压。缓冲器电路(snubber circuit)可以应用于dc-dc转换器，以防止由于瞬态电压引起的部件损坏并且去除emi辐射噪声。
5.为了去除噪声，需要通过变更和设计缓冲器电路的诸如电阻和电容的缓冲值来优化缓冲器电路，并且当缓冲器电路嵌入ic器件中时，除非更换ic器件，否则难以更改缓冲器电路的缓冲值。


技术实现要素：

6.技术问题
7.在包括缓冲器电路的dc-dc转换器中，当所述缓冲器电路嵌入ic器件中时，提供能够可变地应用缓冲值的dc-dc转换器。
8.技术方案
9.根据本发明的特征，一种转换器包括：集成电路，所述集成电路包括至少一个功率晶体管和与所述至少一个功率晶体管并联连接的缓冲器电路；以及选择电阻器，所述选择电阻器连接在被提供给所述集成电路的电源电压和所述缓冲器电路之间，其中，所述缓冲器电路包括至少两个缓冲器，所述至少两个缓冲器中的每一个包括串联连接的电阻器、第一晶体管和电容器，并且所述选择电阻器连接到所述至少两个缓冲器中的任何一个缓冲器的所述第一晶体管的栅极。
10.所述至少两个缓冲器中的任何一个缓冲器的所述第一晶体管可以由通过所述选择电阻器提供的电源电压导通。
11.所述至少两个缓冲器中的除了所述任何一个缓冲器之外的其余缓冲器的第一晶体管可以截止。
12.所述集成电路还可以包括开关控制电路，所述开关控制电路被配置为接收所述电源电压并且控制所述至少一个功率晶体管的开关操作。
13.根据本发明的另一方面，提供了一种转换器，所述转换器包括：集成电路，所述集成电路包括至少一个功率晶体管和并联连接到所述至少一个功率晶体管的缓冲器电路；以及连接在被提供给所述集成电路的电源电压和所述缓冲器电路之间的至少两个选择电阻器，其中，所述缓冲器电路包括至少两个电阻器、分别串联连接到所述至少两个电阻器的至少两个第一晶体管、至少两个电容器、以及分别串联连接到所述至少两个电容器的至少两
个第二晶体管，所述至少两个选择电阻器中的第一选择电阻器连接到串联连接到所述至少两个电阻器中的任何一个电阻器的第一晶体管的栅极，并且所述至少两个选择电阻器中的第二选择电阻器连接到串联连接到所述至少两个电容器中的任何一个电容器的第二晶体管的栅极。
14.串联连接到所述至少两个电阻器中的任何一个电阻器的第一晶体管可以由通过所述第一选择电阻器提供的电源电压导通，并且串联连接到所述至少两个电容器中的任何一个电容器的第二晶体管可以由通过所述第二选择电阻器提供的电源电压导通。
15.串联连接到所述至少两个电阻器中的除了所述任何一个电阻器之外的其余电阻器的第一晶体管可以截止，并且串联连接到所述至少两个电容器中的除了所述任何一个电容器之外的其余电容器的第二晶体管可以截止。
16.所述集成电路还可以包括开关控制电路，所述开关控制电路被配置为接收所述电源电压并且控制所述至少一个功率晶体管。
17.所述至少两个选择电阻器中的第三选择电阻器可以连接到与所述至少两个电阻器中的另一个电阻器串联连接的第一晶体管的栅极，并且所述缓冲器电路的电阻值可以是所述至少两个电阻器中的一个和另一个电阻器的并联合成电阻。
18.所述至少两个选择电阻器中的第三选择电阻器可以连接到与所述至少两个电容器中的另一个电容器串联连接的第二晶体管的栅极，并且所述缓冲器电路的电容值可以是所述至少两个电容器中的一个和另一个电容器的并联合成电容。
19.有益效果
20.根据本公开，在包括缓冲器电路的dc-dc转换器中，当所述缓冲器电路嵌入在ic器件中时，可以提供能够选择性地配置多个缓冲器中的缓冲器电路或者可变地应用缓冲器电路的电阻值和电容的dc-dc转换器。
附图说明
21.图1是示意性地示出根据示例性实施方式的转换器的框图。
22.图2是示出根据示例性实施方式的实现缓冲器电路和电阻箱的示例的电路图。
23.图3是示出根据示例性实施方式的电阻箱的示例的电路图。
24.图4是示出根据示例性实施方式的实现缓冲器电路和电阻箱的示例的电路图。
25.图5是示出根据示例性实施方式的电阻箱的示例的电路图。
26.图6是示出根据示例性实施方式的电阻箱的示例的电路图。
27.图7是示出根据示例性实施方式的电阻箱的示例的电路图。
具体实施方式
28.在下文中，将参照附图详细描述本说明书中公开的示例性实施方式，在附图中，相同或相似的部件被给予相同或相似的附图标记，并且将省略对其的重复描述。在下面的描述中，用于构成元件的后缀“模块”和/或“单元”仅考虑描述的便利性而给出或或混合使用，并且不具有彼此区分的含义或作用。另外，在描述本说明书中公开的示例性实施方式时，当确定相关已知技术的详细描述可能使本说明书中公开的示例性实施方式的要点模糊时，将省略其详细描述。另外，提供附图仅仅是为了容易地理解本说明书中公开的示例性实施方
式，并且本说明书中公开的技术精神不受附图限制，并且应当理解，包括在本发明的精神和技术范围内的所有变化、等同物和替代物都被包括在内。
29.可能使用包括诸如第一、第二等序数的术语来描述各种元件，但这些元件不受这些术语的限制。这些术语仅用于区分一个部件与另一个部件的目的。
30.在本技术中，应当理解，术语“包括”或“具有”表示存在说明书中描述的特征、数字、步骤、操作、部件、部分或其组合，但不预先排除存在或添加一个或更多个其他特征、数字、步骤、操作、部件、部分或其组合的可能性。
31.图1至图7示出了用于将输入dc电压转换为dc电压的转换器电路，其允许缓冲器电路以各种方式进行配置。
32.图1是示意性地示出根据示例性实施方式的转换器的框图。
33.转换器1可以对输入电压vin进行dc-dc转换并输出输出电压vout。转换器1可以包括集成电路(ic)10、电阻箱20和输出单元30。转换器1可以安装在印刷电路板(pcb)上。
34.电源电压vcc可以通过端子p1提供给ic 10，并且电源电压vcc可被提供给电阻箱20。
35.输入电压vin可以通过端子p1提供给ic 10。ic 10可以对输入电压vin进行dc-dc转换，并且通过端子p4和端子p5将输出电压发送到输出单元30。
36.电阻箱20可以通过多个选择端子p11至p13来选择ic 10的配置。虽然图1示出了ic 10包括三个选择端子p11至p13，但是本公开不限于此，并且ic 10可以被实现为包括两个或更多个选择端子。
37.ic 10可以通过多个晶体管和开关控制电路来转换输入电压。ic 10可以包括开关控制电路110、第一功率晶体管q1、第一电阻器r1、第一电容器c1、第二功率晶体管q2、缓冲器电路120和电感器l。
38.开关控制电路110可以通过使用经由端子p1输入的电源电压vcc作为电源来产生用于控制第一功率晶体管q1和第二功率晶体管q2的开关操作的晶体管控制信号qcs1和qcs2。可以根据从开关控制电路110提供的晶体管控制信号qcs1和qcs2来控制第一功率晶体管q1和第二功率晶体管q2的开关操作。
39.第一电阻器r1和第一电容器c1彼此串联连接，并且并联连接到第一功率晶体管q1。第一功率晶体管q1的一端连接到开关控制电路110的一端。第一功率晶体管q1的另一端连接到第二功率晶体管q2的一端、缓冲器电路120的端子p21和电感器l的一端所连接至的节点。第二功率晶体管q2的另一端连接到开关控制电路110的另一端和缓冲器电路120的端子p22所连接至的节点。缓冲器电路120的端子p23连接到ic 10的端子p5。电感器l的另一端连接到端子p4，缓冲器电路120的端子p23连接到端子p5。
40.输出单元30可以包括电容器c和负载r。在输出单元30中，输出电压vout的一端连接到电容器c的一端和负载r的一端所连接至的节点，输出电压vout的另一端连接到电容器c的另一端和电阻器r的另一端所连接至的节点。
41.晶体管控制信号qcs1和qcs2的导通电平是高电平，而其截止电平是低电平。当通过高电平的晶体管控制信号qcs1和低电平的晶体管控制信号qcs2使第一功率晶体管q1导通并使第二功率晶体管q2截止时，输入电压vin被提供给电感器l，使得流过电感器l的电流可以增加。当通过低电平的晶体管控制信号qcs1和高电平的晶体管控制信号qcs2使第一功
率晶体管q1截止并使第二功率晶体管q2导通时，流过电感器l的电流可在流过第二功率晶体管q2时减小。流过电感器l的电流可以被提供给负载r，并且输出电压vout可以通过电容器c而平稳到恒定电平。开关控制电路110可以感测输出电压vout，并且可以控制第一功率晶体管q1和第二功率晶体管q2的开关操作，使得输出电压vout可保持在预定电平。
42.在下文中，将参照图2和图3描述根据电阻箱20的内部电路构造的缓冲器电路120的操作。
43.图2是示出根据示例性实施方式的实现缓冲器电路和电阻箱的示例的电路图。
44.根据图2所示示例的缓冲器电路可以在其中电阻器、电容器和晶体管串联连接的缓冲器单元中操作。
45.缓冲器电路120可以包括第一缓冲器121、第二缓冲器122、第三缓冲器123和多个栅极电阻器rg21至rg23。第一缓冲器121可以包括电阻器r21、电容器c21和晶体管q21，第二缓冲器122可以包括电阻器r22、电容器c22和晶体管q22，第三缓冲器123可以包括电阻器r23、电容器c23和晶体管q23。
46.虽然图2示出缓冲器电路120包括三个缓冲器121至123，但是本公开不限于此，并且缓冲器电路120可以被实现为包括两个或更多个缓冲器。如图2所示，可以基于包括在缓冲器电路120中的缓冲器的数量来增加或减少选择端子p11至p13的数量。
47.第一缓冲器121的一端、第二缓冲器122的一端和第三缓冲器123的一端连接到端子p21，第一缓冲器121的另一端、第二缓冲器122的另一端和第三缓冲器123的另一端连接到端子p22和端子p23所连接至的节点。
48.端子p21连接到电阻器r21的一端、电阻器r22的一端和电阻器r23的一端所连接至的节点。
49.电阻器r21的另一端连接到晶体管q21的一端。晶体管q21的另一端连接到电容器c21的一端。栅极电阻器rg21的一端连接到晶体管q21的栅极端，栅极电阻器rg21的另一端连接到选择端子p11。
50.电阻器r22的另一端连接到晶体管q22的一端。晶体管q22的另一端连接到电容器c22的一端。栅极电阻器rg22的一端连接到晶体管q22的栅极端，栅极电阻器rg22的另一端连接到选择端子p12。
51.电阻器r23的另一端连接到晶体管q23的一端。晶体管q23的另一端连接到电容器c23的一端。栅极电阻器rg23的一端连接到晶体管q23的栅极端，并且栅极电阻器rg23的另一端连接到选择端子p13。
52.电容器c21的另一端、电容器c22的另一端和电容器c23的另一端连接到端子p22和端子p23所连接至的节点。
53.根据图2所示的示例性实施方式的缓冲器电路120可以根据电阻箱20的配置通过从第一缓冲器121、第二缓冲器122和第三缓冲器123中选择的至少一个来操作。
54.电阻箱20可以包括多个独立电阻箱21至23。在图2中，电阻箱21被示为包括三个独立电阻箱21至23，但是本公开不限于此，并且电阻箱21可以被实现为包括两个或更多个独立电阻箱。可以基于选择端子p11至p13的数量来增加或减少独立电阻箱的数量。
55.多个独立电阻箱21至23中的每一个可以包括选择电阻器。另选地，多个独立电阻箱21至23中的每一个可以是开路电路。在下文中，在多个独立电阻箱21至23中不包括选择
电阻器的电阻箱将被描述为开路的。
56.在下文中，将参照图3描述包括在电阻箱20中的独立电阻箱21至23的示例性实施方式。
57.图3是示出根据示例性实施方式的电阻箱的示例的电路图。
58.在图3的示例中，选择电阻器rs1被包括在独立电阻箱21中，并且选择电阻器不被包括在其余的独立电阻箱22和23中。
59.提供给电阻箱20的电源电压vcc可以通过多个独立电阻箱21至23中的包括选择电阻器的独立电阻箱(例如，21)向多个选择端子p11至p13中的相应选择端子(例如，p11)提供电流。
60.在使用图2和图3的缓冲器电路120和电阻箱20的转换器1中，晶体管q21由通过电阻器rs1和电阻器rg21提供的电源电压vcc而导通。当晶体管q21被导通时，第一缓冲器121并联连接到第二功率晶体管q2。即，第一缓冲器121可以针对在第二功率晶体管q2的开关操作期间可能出现的瞬态电压来操作。
61.当晶体管q21被导通时，缓冲器电路120的电阻值可以是电阻器r21的电阻值，并且缓冲器电路120的电容可以被确定为电容器c21的电容。
62.在下文中，将参照图4至图7描述根据能够分别控制缓冲器的电阻器和电容器的电阻箱20的内部电路配置的缓冲器电路120的操作。
63.图4是示出根据示例性实施方式的实现缓冲器电路和电阻箱的示例的电路图。
64.与根据图2所示的示例性实施方式的缓冲器电路不同，根据图4所示的示例性实施方式的缓冲器电路可以不在缓冲器单元中操作。
65.缓冲器电路120可以包括多个电阻器r21至r23，多个电容器c21至c23，多个晶体管q21至q23、q211、q221和q231，以及多个栅极电阻器rg21至rg23、rg211、rg221和rg231。
66.端子p21连接到电阻器r21的一端、电阻器r22的一端和电阻器r23的一端所连接至的节点。
67.电阻器r21的另一端连接到晶体管q21的一端。栅极电阻器rg21的一端连接到晶体管q21的栅极端，栅极电阻器rg21的另一端连接到选择端子p11。晶体管q211的一端连接到电容器c21的一端。栅极电阻器rg211的一端连接到晶体管q211的栅极端，栅极电阻器rg211的另一端连接到选择端子p14。
68.电阻器r22的另一端连接到晶体管q22的一端。栅极电阻器rg22的一端连接到晶体管q22的栅极端，栅极电阻器rg22的另一端连接到选择端子p12。晶体管q221的一端连接到电容器c22的一端。栅极电阻器rg221的一端连接到晶体管q221的栅极端，栅极电阻器rg221的另一端连接到选择端子p15。
69.电阻器r23的另一端连接到晶体管q23的一端。栅极电阻器rg32的一端连接到晶体管q23的栅极端，栅极电阻器rg32的另一端连接到选择端子p13。晶体管q231的一端连接到电容器c23的一端。栅极电阻器rg231的一端连接到晶体管q231的栅极端，栅极电阻器rg231的另一端连接到选择端子p16。
70.晶体管q21的另一端、晶体管q211的另一端、晶体管q22的另一端、晶体管g221的另一端、晶体管23的另一端和晶体管q231的另一端连接到节点nn。
71.电容器c21的另一端、电容器c22的另一端和电容器c23的另一端连接到端子p22和
端子p23所连接至的节点。
72.根据图4所示的示例性实施方式的缓冲器电路120可以通过多个电阻器r21至r23中的根据电阻箱20的配置而被选择的至少一个以及多个电容器c21至c23中的根据电阻箱20的配置而被选择的至少一个来操作。
73.电阻箱20可以包括多个独立电阻箱21至26。在图4中，电阻箱21被示出为包括六个独立电阻箱21至26，并且选择端子p11至p16的数量被示出为六个。
74.多个独立电阻箱21至26中的每一个可以包括选择电阻器。或者，多个独立电阻箱21至26中的每一个可以是开路电路。在下文中，多个独立电阻箱21至26中的不包括选择电阻器的电阻箱将被描述为开路的。
75.在下文中，将参照图5描述被包括在电阻箱20中的独立电阻箱21至26的示例性实施方式。
76.图5是示出根据示例性实施方式的电阻箱的示例的电路图。
77.在图5的示例中，独立电阻箱21包括选择电阻器rs1，独立电阻箱25包括选择电阻器rs5，并且其余的独立电阻箱22至24和26不包括选择电阻器。
78.被提供给电阻箱20的电源电压vcc可以通过多个独立电阻箱21至26中的包括选择电阻器的独立电阻箱(例如，21和25)向多个选择端子p11至p16中的相应选择端子(例如，p11和p15)提供电流。
79.在使用图4和图5的缓冲器电路120和电阻箱20的转换器1中，晶体管q21由通过电阻器rs1和电阻器rg21提供的电源电压vcc导通，晶体管q221由通过电阻器rs5和电阻器rg221提供的电源电压vcc导通。通过使晶体管q21和晶体管q221导通，电阻器r21和电容器c22并联连接到第二功率晶体管q2。
80.通过使晶体管q21和晶体管q221导通，缓冲器电路120的电阻值可以是电阻器r21的电阻值，并且缓冲器电路120的电容可以被确定为电容器c22的电容。
81.此外，在使用图4的缓冲器电路120的转换器1中，缓冲器电路120的电阻值可以被确定为使用多个电阻器的复合电阻，或者缓冲器电路120的电容可以被确定为使用多个电容器的复合电容。
82.在下文中，将参照图6和图7描述允许缓冲器电路120具有复合电阻或复合电容的电阻箱的示例性实施方式。
83.图6是示出根据示例性实施方式的电阻箱的示例的电路图。
84.在图6的示例中，独立电阻箱21包括选择电阻器rs1，独立电阻箱23包括选择电阻器rs3，独立电阻箱25包括选择电阻器rs5，并且其余的独立电阻箱22、24和26不包括选择电阻器。
85.提供给电阻箱20的电源电压vcc可以通过多个独立电阻箱21至26中的包括选择电阻器的独立电阻箱(例如，21、23和25)向多个选择端子p11至p16中的相应选择端子(例如，p11、p13和p15)提供电流。
86.在使用图4和图6的缓冲器电路120和电阻箱20的转换器1中，晶体管q21由通过电阻器rs1和电阻器rg21提供的电源电压vcc导通，晶体管q23由通过电阻器rs3和电阻器rg23提供的电源电压vcc导通，晶体管q221由通过电阻器rs5和电阻器rg221提供的电源电压vcc导通。当晶体管q21、晶体管q23和晶体管q221导通时，电阻器r21、电阻器r23和电容器c22并
联连接到第二功率晶体管q2。
87.通过晶体管q21、晶体管q23和晶体管q221的导通，缓冲器电路120的电阻值可以是电阻器r21和电阻器r23的并联合成电阻值，并且缓冲器电路120的电容可以被确定为电容器c22的电容。
88.图7是示出根据示例性实施方式的电阻箱的示例的电路图。
89.在图7的示例中，选择电阻器rs1被包括在独立电阻箱21中，选择电阻器rs5被包括在独立电阻箱25中，选择电阻器rs6被包括在独立电阻箱26中，并且选择电阻器不被包括在其余的独立电阻箱22至24中。
90.提供给电阻箱20的电源电压vcc可以通过多个独立电阻箱21至26中的包括选择电阻器的独立电阻箱(例如，21、25和26)向多个选择端子p11至p16中的相应选择端子(例如，p11、p15和p16)提供电流。
91.在使用图4和图7的缓冲器电路120和电阻箱20的转换器1中，晶体管q21由通过电阻器rs1和电阻器rg21提供的电源电压vcc导通，晶体管q221由通过电阻器rs5和电阻器rg221提供的电源电压vcc导通，晶体管q231由通过电阻器rs6和电阻器rg231提供的电源电压vcc导通。当晶体管q21、晶体管q221和晶体管q231导通时，电阻器r21、电容器c22和电容器c23并联连接到第二功率晶体管q2。
92.通过晶体管q21、晶体管q221和晶体管q231的导通，缓冲器电路120的电阻值可以是电阻器r21电阻值，并且缓冲器电路120的电容可以被确定为电容器c22和电容器c23的并联合成电容。
93.缓冲器电路120可以包括如图4和图6所示的多个电阻器，或者可以包括如图4和图7所示的多个电容器。另选地，缓冲器电路120可以包括其中图6所示的电阻箱和图7所示的电阻箱被组合以包括多个电阻器和多个电容器的电阻箱。
94.通过根据示例性实施方式的缓冲器电路120，可以降低可能在第二功率晶体管q2中产生的噪声，并且可以根据被包括在位于ic 10外部的电阻箱20中的选择电阻器的配置来调整安装在ic 10中的缓冲器电路120的缓冲值。可以在ic 10外部调整缓冲值以减少用于噪声去除的调试时间。
95.虽然已经详细描述了本发明的示例性实施方式，但是本发明的范围不限于此，并且本发明所属领域的技术人员所做出的各种修改和改进也属于本发明的范围。

技术特征：
1.一种转换器，所述转换器包括：集成电路，所述集成电路包括至少一个功率晶体管和与所述至少一个功率晶体管并联连接的缓冲器电路；以及选择电阻器，所述选择电阻器连接在被提供给所述集成电路的电源电压和所述缓冲器电路之间，其中，所述缓冲器电路包括至少两个缓冲器，其中，所述至少两个缓冲器中的每一个包括串联连接的电阻器、第一晶体管和电容器，并且所述选择电阻器连接到所述至少两个缓冲器中的任何一个缓冲器的所述第一晶体管的栅极。2.根据权利要求1所述的转换器，其中，所述至少两个缓冲器中的任何一个缓冲器的所述第一晶体管由通过所述选择电阻器提供的所述电源电压导通。3.根据权利要求2所述的转换器，其中，所述至少两个缓冲器中的除了所述任何一个缓冲器之外的其余缓冲器的所述第一晶体管截止。4.根据权利要求1所述的转换器，其中，所述集成电路：还包括开关控制电路，所述开关控制电路被配置为接收所述电源电压并且控制所述至少一个功率晶体管的开关操作。5.一种转换器，所述转换器包括：集成电路，所述集成电路包括至少一个功率晶体管和与所述至少一个功率晶体管并联连接的缓冲器电路；以及至少两个选择电阻器，所述至少两个选择电阻器连接在被提供给所述集成电路的电源电压和所述缓冲器电路之间，其中，所述缓冲器电路：包括至少两个电阻器、与所述至少两个电阻器中的每一个串联连接的至少两个第一晶体管、至少两个电容器、以及与所述至少两个电容器中的每一个串联连接的至少两个第二晶体管，所述至少两个选择电阻器中的第一选择电阻器连接到与所述至少两个电阻器中的任何一个电阻器串联连接的所述第一晶体管的栅极，并且所述至少两个选择电阻器中的第二选择电阻器连接到与所述至少两个电容器中的任何一个电容器串联连接的所述第二晶体管的栅极。6.根据权利要求5所述的转换器，其中，串联连接到所述至少两个电阻器中的任何一个电阻器的所述第一晶体管由通过所述第一选择电阻器提供的所述电源电压导通，并且串联连接到所述至少两个电容器中的任何一个电容器的所述第二晶体管由通过所述第二选择电阻器提供的所述电源电压导通。7.根据权利要求6所述的转换器，其中，串联连接到所述至少两个电阻器中的除了所述任何一个电阻器之外的其余电阻器的所述第一晶体管截止，并且串联连接到所述至少两个电容器中的除了所述任何一个电容器之外的其余电容器的所述第二晶体管截止。
8.根据权利要求5所述的转换器，其中，所述集成电路：还包括开关控制电路，所述开关控制电路被配置为接收所述电源电压以控制所述至少一个功率晶体管。9.根据权利要求5所述的转换器，其中，所述至少两个选择电阻器中的第三选择电阻器连接到与所述至少两个电阻器中的另一个电阻器串联连接的所述第一晶体管的栅极，并且所述缓冲器电路的电阻值是所述至少两个电阻器中的一个电阻器和另一个电阻器的并联合成电阻。10.根据权利要求5所述的转换器，其中，所述至少两个选择电阻器中的第三选择电阻器连接到与所述至少两个电容器中的另一个电容器串联连接的所述第二晶体管的栅极，并且所述缓冲器电路的电容值是所述至少两个电容器中的一个电容器和另一个电容器的并联合成电容。

技术总结
本发明涉及一种DC-DC转换器。转换器包括：集成电路，所述集成电路包括至少一个功率晶体管和与所述至少一个功率晶体管并联连接的缓冲器电路；以及选择电阻器，所述选择电阻器连接在所述缓冲器电路和被提供给所述集成电路的电源电压之间，其中，所述缓冲器电路包括至少两个缓冲器，所述至少两个缓冲器中的每一个包括串联连接的第一晶体管、电容器和电阻器，并且所述选择电阻器连接到所述至少两个缓冲器的任何一个第一晶体管的栅极。器的任何一个第一晶体管的栅极。器的任何一个第一晶体管的栅极。


技术研发人员：金併建
受保护的技术使用者：株式会社LG新能源
技术研发日：2022.11.01
技术公布日：2023/10/5