一种可抗dV的制作方法

一种可抗dvs/dt噪声的高侧栅极驱动电路
技术领域
1.本发明涉及可抗噪声干扰的高压栅极驱动领域，特别涉及一种应用于电机驱动领域的高压半桥栅极驱动芯片中，为防止高侧驱动电路因dvs/dt噪声导致输出有误所使用的噪声消除电路设计。


背景技术：

2.栅极驱动电路在电机驱动、自动化控制、开关电源等领域有着广泛应用，信号传输的可靠性一直是相关产品设计的追求目标。
3.半桥驱动芯片内部电路分为高侧电路和低侧电路。其中高侧栅极驱动电路输入采用双路窄脉冲驱动以减少在高压管处的功耗，双路窄脉冲经电平转换电路和滤波电路后由rs触发器将其还原，还原信号作为输出功率管的驱动信号。低侧电路的信号传输延时与高侧电路信号传输延时相匹配，两侧输出同时作为外部半桥结构拓扑的功率管的输入控制信号。当浮动地低侧功率管截止，高侧功率管导通时，vs被外部高压电源抬升，自举电路使vs维持在高压电平的过程中，vb始终高于vs15v，即电源电压值。由于高侧电路中起电平转换作用的lmos器件存在寄生电容，当vs电平快速上升时，随之产生的位移电流会对寄生电容充电，并在ldmos漏极和电源间的电阻上产生压降，导致干扰信号的产生，即dvs/dt噪声。该干扰信号可传递到后级电路导致rs触发器发生意料之外的复位输出，从而影响最终输出结果。传统的方案一般采用脉冲滤波电路，但此方案需要保证作为有效信号的双路窄脉冲不被滤除，滤波能力有限且延时较大。采用该方案难以显著提升芯片的抗dvs/dt噪声能力。


技术实现要素：

4.本发明的目的是针对背景技术中提出的问题，提出一种可抗dvs/dt噪声的高侧栅极驱动电路。
5.本发明解决其的技术问题所采用的技术方案如下：
6.本发明电路包括高压电平移位电路，电流源电路，rs触发器电路，与非门、反相器和传输门电路、输出驱动级电路。
7.如图1所示高压电平移位电路的输入来源于低侧脉冲边缘获取电路(对应于图1中的pluse generator电路)产生的双路窄脉冲，其输出作为电流源电路的输入，控制电流源电路是否工作。电流源电路的两路输出信号一方面作为rs触发器的输入，另一方面两路信号经过与非门和非门的逻辑转换后，产生传输门的控制信号。传输门的输入信号为rs触发器的输出信号，其输出信号为后级驱动电路的输入信号，反相器为后级驱动电路的一部分，现有的输出驱动级电路(对应图2中的driver)通过输出驱动信号控制外部功率管的开启与关断。抗dvs/dt噪声电路包括pmos管mp1，pmos管mp2，pmos管mp3，pmos管mp4，nmos管mn1，nmos管mn2，nmos管mn3，nmos管mn4，rs触发器，与非门nand1，反相器inv1，nmos管mn5，pmos管mp5，反相器inv2，反相器inv3。
8.本发明相较于传统的技术方案，其抗共模噪声能力更强，且在电源电压稳定时，本
发明不影响电路的正常工作状况。因为本发明中无需加入额外的滤波电路，电路传输延时大大降低，有效提高信号的传输效率。
附图说明
9.图1是高压栅极驱动芯片用作半桥驱动的典型应用示意图。
10.图2是本发明可抗dvs/dt噪声的高侧栅极驱动电路的具体结构。
11.图3是本发明没有噪声干扰时的波形图。
12.图4是本发明有噪声干扰时的波形图。
13.图5是传统的高侧栅极驱动电路未滤除噪声干扰时的波形图。
14.图6是本发明在dvs/dt噪声为85v/ns时的仿真图。
15.图7是传统的高侧栅极驱动电路在dvs/dt噪声为50v/ns时的仿真图。
具体实施方式
16.下面结合附图和实施例对本发明作进一步说明。
17.图1描述了高压栅极驱动芯片用作半桥驱动的典型应用。其中highside region为本发明在高压栅极驱动芯片所处位置，其内部电路如图2所示。本发明电路包括高压电平移位电路，电流源电路，rs触发器电路，与非门、反相器和传输门电路，输出驱动级电路。电流源电路，rs触发器电路，与非门、反相器和传输门电路共同构成本发明的抗干扰作用电路主体，其具体描述如下：
18.本发明抗dvs/dt噪声的高侧栅极驱动电路，包括第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、rs触发器、与非门nand1、第一反相器inv1、第五nmos管mn5、第五pmos管mp5、第二反相器inv2和第三反相器inv3组成；第一pmos管mp1的栅极接第二pmos管mp2的栅极，同时接第一ldmos管ld1的漏极，并且接第一电阻r1的下端和第一齐纳二极管d1的阳极，第一pmos管mp1的源极接高侧电压电源vb，第一pmos管mp1的漏极接第一nmos管mn1的漏极，同时接rs触发器的复位端r，并且接与非门nand1的其中一个输入端，第二pmos管mp2的源极接高侧电压电源vb，第二pmos管mp2的漏极接第三nmos管mn3的漏极，同时接第三nmos管mn3的栅极和第四nmos管mn4的栅极，第三pmos管mp3的栅极接第四pmos管mp4的栅极，同时接第二ldmos管ld2的漏极，并且接第二电阻r2的下端和第二齐纳二极管d2的阳极，第三pmos管mp3的源极接高侧电压电源vb，第三pmos管mp3的漏极接第二nmos管mn2的漏极，同时接第二nmos管mn2的栅极和第一nmos管mn1的栅极，第四pmos管mp4的源极接高侧电压电源vb，第四pmos管mp4的漏极接第四nmos管mn4的漏极，同时接rs触发器的置位端s，并且接与非门nand1的其中一个输入端，第一nmos管mn1的源极接高侧参考地vs，第二nmos管mn2的源极接高侧参考地vs，第三nmos管mn3的源极接高侧参考地vs，第四nmos管mn4的源极接高侧参考地vs，rs触发器的输出接第五nmos管mn5的漏极和第五pmos管mp5的源极，与非门nand1的输出接第一反相器inv1的输入，同时接第五nmos管mn5的栅极，第一反相器inv1的输出接第五pmos管mp5的栅极，第五nmos管mn5的源极接第五pmos管mp5的漏极，同时接第二反相器inv2和第三反相器inv3的输入，第二反相器inv2和第三反相器inv3的输出接驱动电路的输入。
19.图3和图4分别展示了本发明没有噪声干扰时和有噪声干扰时的波形示意图。当高
侧信号通过图1中脉冲产生电路后，输出如图3所示的fin和rin脉冲信号，两路脉冲信号作为现有高压电平移位电路的输入接到第一ldmos管ld1和第二ldmos管ld2的栅极。电路中大部分的动态功耗来源于第一ldmos管ld1和第二ldmos管ld2进行高压电瓶转换的过程，脉冲作为输入可有效降低电路功耗。fin和rin经第一ldmos管ld1和第二ldmos管ld2转换后作为第一pmos管mp1到第四pmos管mp4的栅极控制信号，只有在脉冲来临时第一pmos管mp1到第四pmos管mp4才会开启，电流镜开始工作，将脉冲信号送到rs触发器和与与非门nand1输入。与非门nand1的输出信号本身以及经过第一反相器inv1反相后的信号分别作为第五nmos管mn5和第五pmos管mp5的栅极和控制信号。第五nmos管mn5和第五pmos管mp5构成传输门电路。电路正常工作时，传输门开启，输出信号ho正常。噪声来临时传输门受与非门的控制将关闭一段时间，使干扰信号大幅衰减，衰减后的干扰信号被第二反相器inv2和第三inv3滤除，输出信号ho正常。
20.图6和图7分别展示了本发明在dvs/dt噪声为85v/ns时的仿真图和传统的高侧栅极驱动电路在dvs/dt噪声为50v/ns时的仿真图。从图中可以看出，传统的高侧栅极驱动电路在dvs/dt噪声为50v/ns时已超出其抗干扰能力，若要进一步提升抗噪声能力，需加大内部滤波器的滤波能力，这将大大增加信号的传输延时。而本发明在dvs/dt噪声高达85v/ns扔可保证输出信号ho正常，且内部无额外滤波器，传输延时较传统方案而言大大降低。

技术特征：
1.一种可抗dv
s
/dt噪声的高侧栅极驱动电路，其特征在于，包括高压电平移位电路，电流源电路，rs触发器电路，与非门、反相器和传输门电路、输出驱动级电路；高压电平移位电路的输入来源于低侧脉冲边缘获取电路产生的双路窄脉冲，其输出作为电流源电路的输入，控制电流源电路是否工作；电流源电路的两路输出信号一方面作为rs触发器的输入，另一方面两路信号经过与非门和非门的逻辑转换后，产生传输门的控制信号；传输门的输入信号为rs触发器电路的输出信号，其输出信号为输出驱动电路的输入信号，反相器为输出驱动电路的一部分，输出驱动级电路通过输出驱动信号控制外部功率管的开启与关断。2.根据权利要求1所述的一种可抗dv
s
/dt噪声的高侧栅极驱动电路，其特征在于，该包括第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第一nmos管mn1、第二nmos管mn2、第三nmos管mn3、第四nmos管mn4、rs触发器、与非门nand1、第一反相器inv1、第五nmos管mn5、第五pmos管mp5、第二反相器inv2和第三反相器inv3组成；第一pmos管mp1的栅极接第二pmos管mp2的栅极，同时接第一ldmos管ld1的漏极，并且接第一电阻r1的下端和第一齐纳二极管d1的阳极，第一pmos管mp1的源极接高侧电压电源vb，第一pmos管mp1的漏极接第一nmos管mn1的漏极，同时接rs触发器的复位端r，并且接与非门nand1的其中一个输入端，第二pmos管mp2的源极接高侧电压电源vb，第二pmos管mp2的漏极接第三nmos管mn3的漏极，同时接第三nmos管mn3的栅极和第四nmos管mn4的栅极，第三pmos管mp3的栅极接第四pmos管mp4的栅极，同时接第二ldmos管ld2的漏极，并且接第二电阻r2的下端和第二齐纳二极管d2的阳极，第三pmos管mp3的源极接高侧电压电源vb，第三pmos管mp3的漏极接第二nmos管mn2的漏极，同时接第二nmos管mn2的栅极和第一nmos管mn1的栅极，第四pmos管mp4的源极接高侧电压电源vb，第四pmos管mp4的漏极接第四nmos管mn4的漏极，同时接rs触发器的置位端s，并且接与非门nand1的其中一个输入端，第一nmos管mn1的源极接高侧参考地vs，第二nmos管mn2的源极接高侧参考地vs，第三nmos管mn3的源极接高侧参考地vs，第四nmos管mn4的源极接高侧参考地vs，rs触发器的输出接第五nmos管mn5的漏极和第五pmos管mp5的源极，与非门nand1的输出接第一反相器inv1的输入，同时接第五nmos管mn5的栅极，第一反相器inv1的输出接第五pmos管mp5的栅极，第五nmos管mn5的源极接第五pmos管mp5的漏极，同时接第二反相器inv2和第三反相器inv3的输入，第二反相器inv2和第三反相器inv3的输出接驱动电路的输入。3.根据权利要求2所述的一种可抗dv
s
/dt噪声的高侧栅极驱动电路，其特征在于，该高侧信号通过脉冲产生电路后，输出fin和rin脉冲信号，两路脉冲信号作为高压电平移位电路的输入接到第一ldmos管ld1和第二ldmos管ld2的栅极；fin和rin经第一ldmos管ld1和第二ldmos管ld2转换后作为第一pmos管mp1到第四pmos管mp4的栅极控制信号，只有在脉冲来临时第一pmos管mp1到第四pmos管mp4才会开启，电流镜开始工作，将脉冲信号送到rs触发器和与非门nand1输入；与非门nand1的输出信号本身以及经过第一反相器inv1反相后的信号分别作为第五nmos管mn5和第五pmos管mp5的栅极和控制信号；第五nmos管mn5和第五pmos管mp5构成传输门电路，电路正常工作时，传输门开启，输出信号ho正常；噪声来临时传输门受与非门的控制将关闭一段时间，使干扰信号大幅衰减，衰减后的干扰信号被第二反相器inv2和第三inv3滤除，输出信号ho正常。

技术总结
本发明公开了一种可抗dV


技术研发人员：代雄志 王传政 喻明艳
受保护的技术使用者：北京卓芯半导体科技有限公司
技术研发日：2023.07.14
技术公布日：2023/10/5