一种高速低损耗的薄膜铌酸锂相位编码光子集成芯片的制作方法

1.本发明涉及光通信技术领域，特别涉及一种高速低损耗的薄膜铌酸锂相位编码光子集成芯片。


背景技术：

2.相位编码原理是基于在不等臂马赫-曾德尔干涉仪调制器（英文全称asymmetric mach-zehnder interferometer modulator，中文简称 amzm）的高速调相器中，通过数字调制的方式组合实现不同相位编码，进而实现高速的相位编码。
3.常用的相位编码的量子密钥分发（qkd）系统方案中，多采用传统分立的光学元器件通过光纤熔接等技术搭建而成。而传统的分立光学元器件光纤系统在在实际生产中，通常要求光纤切割的工艺精度达到百微米级甚至更低，这一点往往很难保证。这是制约相位编码qkd实用化和产品化的关键难点。除此之外随着调制带宽的逐渐增加，很难在系统中使用光纤熔接实现延时环，因此考虑在集成光学片上制作不等臂的amzm，可以大大减小体积，减少结构的复杂度，降低器件功耗，具有稳定性高、结构更紧凑、相位延时精度高、批量制作成本低等优点。
4.为满足高速相位调制，系统中的延时环长度往往需达到厘米量级，常见硅基波导非调制区的传播损耗典型值为2 db/cm ，其调制区波导典型损耗值达到10.8 db/cm，iii-iv族材料的波导损耗典型值为1.5 db/cm，上述材料均不满足系统低损耗要求。但是绝缘体上的薄膜铌酸锂材料（lnoi）无论在调制区还是非调制区，波导传播损耗典型值都为0.2 db/cm，同单位距离下，相比前述材料可降低一个数量级。因此具有低损耗，高电光效应，稳定性高的lnoi材料成为了量子通信保密系统中的最佳选择方案。


技术实现要素：

5.针对现有技术存在以上缺陷，本发明提出一种高速低损耗的薄膜铌酸锂相位编码光子集成芯片。
6.本发明的技术方案是这样实现的：一种高速低损耗的薄膜铌酸锂相位编码光子集成芯片，所述芯片包括集成在绝缘体薄膜铌酸锂基上的第一模斑转换器、第二模斑转换器、第三模斑转换器、第四模斑转换器、第一多模干涉器、第二多模干涉器、电调高速相移器以及延时环，所述第一模斑转换器、第二模斑转换器分别通过不同的s波导连接第一多模干涉器输入端口，所述第一多模干涉器分别通过长臂以及短臂连接第二多模干涉器，所述长臂上连接有延时环，所述长臂以及短臂上均通过电调高速相移器并与其上行波电极连接，所述第二多模干涉器分别通过不同的s波导连接第三模斑转换器、第四模斑转换器。
7.优选地，所述行波电极包括连接在长臂上的第一行波电极组以及连接短臂上的第二行波电极组，所述第一行波电极组包括第一电极、第二电极、第三电极，三个电极设置在包含有两条平行脊线的薄膜铌酸锂脊波导上，所述第一电极、第三电极为接地电极且分别
设置在两条脊线的外侧，所述第二电极为阳极电极且设置在两条脊线的内侧，三个电极高度h相等，且水平方向上距离相邻脊线的距离g也相等，两条所述脊线的宽度w相同，且两条所述脊线的高度h也相同，所述w=1.6um，h=0.5un，h=0.25um，g为1.7 um。
8.优选地，所述延时环的波导长度通过公式l=c/neff*t得到，其中l为延时环波导长度，neff为薄膜铌酸锂波导有效折射率，c为光速，t为延时时间，所述neff=2.2，c=3*10^8 m/s，t取390ps，得l设计长度为5.318 cm。
9.优选地，所述电调高速相移器的电光响应 3 db 带宽在 12 ghz 以上。
10.优选地，所述第一多模干涉器、第二多模干涉器均采用多模干涉器mmi2*2，所述第一多模干涉器、第二多模干涉器与延时环通过波导构成一个不等臂的马赫曾德尔调制器，其中第一多模干涉器与延时环之间设有外部金属制成的高速调制行波电极。
11.优选地，所述延时环中的弯道绕制采用90
°
欧拉曲线。
12.优选地，所述90
°
欧拉曲线的有效半径大于150um。
13.与现有技术相比，本发明有以下有益效果：本发明的一种低损耗高集成相位编码光子集成芯片，将3db耦合器与相位调制器利用光波导器件设计并集成在同一片光子芯片上，系统具有成本低、体积小、集成度高、稳定性好等优点，另外，利用多模干涉器mmi、波导+行波电极构成的高速调相器、波导延时线实现的amzi干涉环，实现了qkd系统的相位编码，具有系统简单，编码速度高、可靠性高等优点；本发明提供的一种低损耗高集成相位编码光子集成芯片，利用半导体工艺保证了amzi臂长差的一致性，解决了传统相位编码qkd系统光纤切割精度难以保证的问题。
14.本发明提供的一种低损耗高集成相位编码光子集成芯片，可作为量子密钥分发（qkd）发射端器件，其发射端alice，只需要1个单光子源，相比plc波导的被动调制相位编码qkd系统的4或8个单光子源及4个amzi干涉环；大大降低了成本和系统复杂度。
15.本发明提供的一种低损耗高集成相位编码光子集成芯片，其编码amzi的高速调相器可以通过数字调制的方式组合实现0，π/2，π，3π/2，4种相位编码，实现高速的相位编码。
16.5、本发明提供的一种低损耗高集成相位编码光子集成芯片，可以同时应用在量子密钥分发接收端解码设计中，实现器件的统一性，节省研发和制造成本。
附图说明
17.图1为本发明低损耗高集成相位编码光子集成芯片的结构示意图；图2为本发明延时环臂长差实际测试结果图；图3为本发明行波电极结构示意图；图4为本发明波导模式损耗随电极与波导间距及电极厚度变化示意图；图5为本发明电光s21 的测试结果示意图；图6为本发明多模干涉器mmi2*2损耗随波长变化示意图；图7为本发明延时环欧拉弯道损耗随不同有效半径变化示意图。
具体实施方式
18.下面将结合本发明实施例中的附图，对本发明进行清楚、完整地描述。
19.如图1所示，一种低损耗高集成相位编码光子集成芯片，所述芯片包括集成在绝缘体薄膜铌酸锂基上的第一模斑转换器1、第二模斑转换器2、第三模斑转换器3、第四模斑转换器4、第一多模干涉器5、第二多模干涉器6、电调高速相移器7以及延时环8，所述第一模斑转换器1、第二模斑转换器2分别通过不同的s波导连接第一多模干涉器5输入端口，所述第一多模干涉器5分别通过长臂以及短臂连接第二多模干涉器6，所述长臂上连接有延时环8，所述长臂以及短臂上均通过电调高速相移器7并与其上行波电极连接，所述第二多模干涉器6分别通过不同的s波导连接第三模斑转换器3、第四模斑转换器4。
20.如图3所示，所述行波电极包括连接在长臂上的第一行波电极组9以及连接短臂上的第二行波电极组10，所述第一行波电极组9包括第一电极9-1、第二电极9-2、第三电极9-3，三个电极设置在包含有两条平行脊线11的薄膜铌酸锂脊波导12上，所述第一电极9-1、第三电极9-3为接地电极且分别设置在两条脊线11的外侧，所述第二电极9-2为阳极电极且设置在两条脊线11的内侧，三个电极高度h相等，且水平方向上距离相邻脊线11的距离g也相等，两条所述脊线11的宽度w相同，且两条所述脊线11的高度h也相同，所述w=1.6um，h=0.5un，h=0.25um，g为1.7 um。
21.所述延时环8的波导长度通过公式l=c/neff*t得到，其中l为延时环波导长度，neff为薄膜铌酸锂波导有效折射率，c为光速，t为延时时间，所述neff=2.2，c=3*10^8 m/s，t取390ps，得l设计长度为5.318 cm。
22.所述第一多模干涉器5、第二多模干涉器6均采用多模干涉器mmi2*2，所述第一多模干涉器5、第二多模干涉器6与延时环8通过波导构成一个不等臂的马赫曾德尔调制器，其中第一多模干涉器5与延时环8之间设有外部金属制成的高速调制行波电极。
23.其中各个模斑转换器由锥形在行波方向波导宽度上逐渐增大，降低模式耦合损耗；另外，利用粒子群算法优化设计出低损耗高性能薄膜铌酸锂的多模干涉器mmi2*2，使透过率为99.3%，几乎无损耗，此外器件的两个输出端失衡比约为1:1。
24.上述设计合理间距的行波电极，使得调制区波导损耗较低；延时环8中的弯道绕制采用90
°
欧拉曲线设计，当欧拉曲线的有效半径与圆弧半径相同时，通过3d-fdtd计算其弯道损耗约为常规90
°
圆弧弯道损耗的1/4，然而为满足高速相位调制，系统中的延时环8长度往往需达到厘米量级，为了提高芯片集成度，波导绕制时往往存在较多弯道，若有n个弯道，则损耗可相对降低n/4。
25.芯片的输入端通过水平耦合实现外接脉冲激光器光源与芯片平面波导之间的连接，所述水平耦合通过透镜光纤及设置于芯片上的模斑转换器实现。
26.所述两个多模干涉器mmi2*2与延时环以及波导构成一个不等臂的马赫曾德尔调制器，其中靠近输入端的分束器与延时环之间设有外部金属制成的高速调制行波电极。
27.所述波导由铌酸锂材料制成。
实施例
28.如图1所示，一种低损耗高集成相位编码光子集成芯片，在第一模斑转换器1中通过光纤透镜输入一束脉冲，通过s波导依次经过第一多模干涉器5分成上下两束功率减半的脉冲信号，上束脉冲信号经过第一行波电极组9，再依次通过390ps延时环8，到达第二多模
干涉器6又分成上下两束功率减半的脉冲信号，上下束脉冲信号分别通过s波导分别从第三模斑转换器3、第四模斑转换器4输出到单光子探测器。同理从第一多模干涉器5输出的下束脉冲通过直波导进入第二多模干涉器6后也分成上下两束功率减半的脉冲信号，上下述脉冲信号分别通过s波导分别从第三模斑转换器3、第四模斑转换器4输出到单光子探测器中。单光子探测器取平均功率，依次得到幅度不同的两束延时为390ps的脉冲光，其中经过延时环8的脉冲光幅度相对较低，未经过延时环8的脉冲幅度较高。上述脉冲经过第一行波电极组9相位调制区时，通过改变施加在第一电极9-1、第二电极9-2、第三电极9-3上的电压，改变相位调制区波导的折射率，从而改变光的传输特性，将加载的rf电信号转化为相位信息，使脉冲信号转换为携带编码后的相位信息，从而实现相位编码调制。上述第二电极9-2上接阳极，第一电极9-1、第三电极9-3分别接地，可以形成推挽电极，使半波电压减少一半，从而降低功耗。在第二行波电极组10处外接50ω终端匹配可以有效减少带宽的衰减。
29.所述的第一行波电极组9加电通过行波电极改变薄膜铌酸锂波导折射率，实现0，π/2，π，3π/2相位调制。
30.所述的第二行波电极组10通过bias电极实现相位跟踪补偿，对环境造成的相位偏差进行实时补偿所述延时环8波导长度根据l=c/neff*t获得，其中l为延时环波导长度，neff为薄膜铌酸锂波导有效折射率，c为光速，t为延时时间。已知neff=2.2，c=3*10^8 m/s,t=390ps，l设计长度为5.318 cm。
31.如图2所示，为芯片延时环臂长差实际测试图，其中横轴坐标为时间，纵轴坐标为单光子探测器计数，由第二个峰值对应的横坐标时间值减去第一个峰值对应的横坐标时间值，得到实际测得臂长延时差为390ps，与理论设计值相一致。
32.如图3所示，所述行波电极包括连接在长臂上的第一行波电极组9以及连接短臂上的第二行波电极组10，所述第一行波电极组9包括第一电极9-1、第二电极9-2、第三电极9-3，三个电极设置在包含有两条平行脊线11的薄膜铌酸锂脊波导12上，所述第一电极9-1、第三电极9-3为接地电极且分别设置在两条脊线11的外侧，所述第二电极9-2为阳极电极且设置在两条脊线11的内侧，三个电极高度h相等，且水平方向上距离相邻脊线11的距离g也相等，两条所述脊线11的宽度w相同，且两条所述脊线11的高度h也相同，所述w=1.6um，h=0.5un，h=0.25um，g为1.7 um。
33.如图4所示，为在铌酸锂波导宽度w=1.6um，h=0.5un，h=0.25um条件下，波导模式损耗随电极与波导间距及电极厚度变化示意图，发现电极厚度变化对波导损耗影响不大，电极与波导间距g的变化对中心波导损耗影响较大，综合考虑取电极与波导间距g为1.7 um。
34.如图5所示，为电光s21 的测试结果，根据结果可知，所述电调高速相移器的电光响应 3 db 带宽在 12 ghz 以上。
35.如图6所示，为优化后薄膜铌酸锂mmi2*2插损随波长变化示意图，得到1550nm波长时，器件插损几乎为0。
36.如图7所示，为延时环中90
°
欧拉弯道损耗随不同有效半径变化示意图，当有效半径大于150um时，损耗几乎为0。
37.综合本发明结构与实施例可知，本发明将3db耦合器与相位调制器利用光波导器件设计并集成在同一片光子芯片上，系统具有成本低、体积小、集成度高、稳定性好等优点，另外，利用多模干涉器mmi、波导+行波电极构成的高速调相器、波导延时线实现的amzi干涉
环，实现了qkd系统的相位编码，具有系统简单，编码速度高、可靠性高等优点；利用半导体工艺保证了amzi臂长差的一致性，解决了传统相位编码qkd系统光纤切割精度难以保证的问题。
38.可作为量子密钥分发（qkd）发射端器件，其发射端alice，只需要1个单光子源，相比plc波导的被动调制相位编码qkd系统的4或8个单光子源及4个amzi干涉环；大大降低了成本和系统复杂度。其编码amzi的高速调相器可以通过数字调制的方式组合实现0，π/2，π，3π/2，4种相位编码，实现高速的相位编码。可以同时应用在量子密钥分发接收端解码设计中，实现器件的统一性，节省研发和制造成本。

技术特征：
1.一种高速低损耗的薄膜铌酸锂相位编码光子集成芯片，其特征在于，所述芯片包括集成在绝缘体薄膜铌酸锂基上的第一模斑转换器、第二模斑转换器、第三模斑转换器、第四模斑转换器、第一多模干涉器、第二多模干涉器、电调高速相移器以及延时环，所述第一模斑转换器、第二模斑转换器分别通过不同的s波导连接第一多模干涉器输入端口，所述第一多模干涉器分别通过长臂以及短臂连接第二多模干涉器，所述长臂上连接有延时环，所述长臂以及短臂上均通过电调高速相移器并与其上行波电极连接，所述第二多模干涉器分别通过不同的s波导连接第三模斑转换器、第四模斑转换器。2.如权利要求1所述的高速低损耗的薄膜铌酸锂相位编码光子集成芯片，其特征在于，所述行波电极包括连接在长臂上的第一行波电极组以及连接短臂上的第二行波电极组，所述第一行波电极组包括第一电极、第二电极、第三电极，三个电极设置在包含有两条平行脊线的薄膜铌酸锂脊波导上，所述第一电极、第三电极为接地电极且分别设置在两条脊线的外侧，所述第二电极为阳极电极且设置在两条脊线的内侧，三个电极高度h相等，且水平方向上距离相邻脊线的距离g也相等，两条所述脊线的宽度w相同，且两条所述脊线的高度h也相同，所述w=1.6um，h=0.5un，h=0.25um，g为1.7 um。3.如权利要求1所述的高速低损耗的薄膜铌酸锂相位编码光子集成芯片，其特征在于，所述延时环的波导长度通过公式l=c/neff*t得到，其中l为延时环波导长度，neff为薄膜铌酸锂波导有效折射率，c为光速，t为延时时间，所述neff=2.2，c=3*10^8 m/s，t取390ps，得l设计长度为5.318 cm。4.如权利要求3所述的高速低损耗的薄膜铌酸锂相位编码光子集成芯片，其特征在于，所述电调高速相移器的电光响应 3 db 带宽在 12 ghz 以上。5.如权利要求1或2或3或4所述的高速低损耗的薄膜铌酸锂相位编码光子集成芯片，其特征在于，所述第一多模干涉器、第二多模干涉器均采用多模干涉器mmi2*2，所述第一多模干涉器、第二多模干涉器与延时环通过波导构成一个不等臂的马赫曾德尔调制器，其中第一多模干涉器与延时环之间设有外部金属制成的高速调制行波电极。6.如权利要求1或2或3或4所述的高速低损耗的薄膜铌酸锂相位编码光子集成芯片，其特征在于，所述延时环中的弯道绕制采用90
°
欧拉曲线。7.如权利要求6所述的高速低损耗的薄膜铌酸锂相位编码光子集成芯片，其特征在于，所述90
°
欧拉曲线的有效半径大于150um。

技术总结
本发明属于光通信技术领域，公开了一种高速低损耗的薄膜铌酸锂相位编码光子集成芯片，所述芯片包括集成在绝缘体薄膜铌酸锂基上的第一模斑转换器、第二模斑转换器、第三模斑转换器、第四模斑转换器、第一多模干涉器、第二多模干涉器、电调高速相移器以及延时环。与现有技术相比，将3dB耦合器与相位调制器利用光波导器件设计并集成在同一片光子芯片上，系统具有成本低、体积小、集成度高、稳定性好等优点，另外，利用多模干涉器MMI、波导+行波电极构成的高速调相器、波导延时线实现的AMZI干涉环，可实现QKD系统的相位编码，具有系统简单，编码速度高、可靠性高等有益效果。可靠性高等有益效果。可靠性高等有益效果。


技术研发人员：徐涛 黄大骏 齐若琳 周琛
受保护的技术使用者：浙江九州量子信息技术股份有限公司
技术研发日：2023.08.14
技术公布日：2023/10/5