一种晶圆及其印刷方法与流程

1.本发明属于半导体技术领域，具体地涉及一种晶圆及其印刷方法。


背景技术：

2.随着现代电子装置对小型化、轻量化、高性能化、多功能化、低功耗化和低成本化方面的要求不断提高，ic芯片的特征尺寸不断缩小，且集成规模迅速扩大，芯片封装技术也在不断革新，凸点加工工艺也因此发展起来。对于凸点加工工艺，一般分为四类：蒸发/溅射凸点制作法，电镀凸点制作法，化学镀凸点制作法，模板印刷凸点制作。
3.一般在晶圆级封装技术，针对半导体发光二极管主要采用模板印刷凸点制作基础技术，用于在凸点焊区上制作凸点，形成焊球阵列。而这不得不提模板印刷凸点制作。但是现有的晶圆级封装技术随着芯片特征尺寸的缩小和集成规模的扩大，gap的间距不断减小、数量不断增多。当gap间距缩小到80μm以下时，印刷过程中的脱模，连锡，桥接问题也越发的突出，大大降低了产品的良率，针对此问题，长期以往的工程师采用电铸开孔的钢网来解决此问题，虽然此问题得到了相应的改善，但是钢网的工艺成本却大幅增加。


技术实现要素：

4.为了解决上述技术问题，本发明提供了一种晶圆及其印刷方法，用解决钢网的工艺成本高的技术问题。
5.一方面，该发明提供以下技术方案，一种晶圆，包括衬底及模板，所述衬底上以第一间隔阵列有若干芯片，所述模板上以第二间隔阵列有若干通孔，若干所述通孔与若干所述芯片一一对应，且所述通孔与所述芯片的形状对应，所述通孔的尺寸大于所述芯片的尺寸，所述芯片包括依次层叠的嵌入层、焊盘及半导体层，所述焊盘顶部的部分与所述半导体层底部的部分接触，所述半导体层包括依次层叠的粘连层、润湿层及抗氧化层，所述半导体层的尺寸小于所述嵌入层，其中，所述焊盘嵌入在所述嵌入层内，所述嵌入层顶部开设有第一凹槽，以使所述焊盘的顶部部分裸露。与现有技术相比，本发明的有益效果是：通过对激光纳米钢网的适当扩增，提高晶圆级封装产品的印刷良率，解决印刷的工艺问题，并通过工艺改善，替换了电铸钢网，因此大幅降低钢网的成本，以此来提高产品的竞争力。
6.进一步的，所述粘连层的中部向下弯曲，以使所述粘连层中部的顶部形成第二凹槽，向下弯曲的所述粘连层填充所述第一凹槽，且所述粘连层的部分与所述焊盘接触；所述润湿层的中部向下弯曲，以使所述润湿层中部的顶部形成第三凹槽，向下弯曲的所述润湿层填充所述第二凹槽；所述抗氧化层底部的中部向下延伸有填充部，所述填充部用于填充所述第三凹槽。
7.进一步的，所有所述通孔的面积总和与所述模板的面积比的范围为0.55~0.95，所述第二间隔的尺寸的范围为20μm ~60μm。
8.进一步的，所述通孔的长边尺寸与所述芯片的长边尺寸的倍数范围为1.01倍~1.25倍，所述通孔的宽边尺寸与所述芯片的宽边尺寸的倍数范围为1.02倍~1.3倍。
9.进一步的，所述半导体层由cr、al、alcu、ti、pt、ni、au、sn、ausn、snagcu中的一种或多种组合形成。
10.另一方面，本发明还提出一种晶圆印刷方法，所述印刷方法包括以下步骤：提供一衬底，在所述衬底上沉积有嵌入层，其中，所述嵌入层内阵列有多个焊盘；所述嵌入层上以第一间隔阵列沉积有粘连层，其中，所述粘连层的底部部分与所述焊盘的顶部部分接触；所述粘连层上沉积有润湿层，所述润湿层上沉积有抗氧化层，以形成若干芯片；提供一模板，通过开孔工艺在所述模板上阵列开设若干通孔，将所述模板贴合于所述衬底，以使若干所述通孔与若干所述芯片一一对应；将锡膏倒入所述模板的一侧，驱动刮刀带动所述锡膏在所述模板移动，并从所述模板的一侧移动到所述模板的另一侧，以使所述锡膏填充入所述通孔内形成若干锡膏块；将所述模板脱离所述衬底，以使所述锡膏块脱离于所述通孔，进而所述锡膏块落在所述芯片上，将落有所述锡膏块的所述芯片进行回流焊。
11.进一步的，所述开孔工艺包括如下步骤：通过激光打孔的方式对所述模板按照预设的图纸进行开孔，以形成若干所述通孔；通过预设的溶液对所述通孔的边缘进行清洗，以消除切割产生的毛刺；在所述模板的顶部及所述通孔的侧壁涂上纳米涂层。
12.进一步的，所述所述开孔工艺还包括如下步骤：将感光菲林涂布在电铸母材上，通过光刻机进行曝光，显影；将镍基电铸到所述电铸母材上以形成多个通孔，通过去胶液去除所述感光菲林。
13.进一步的，所述模板上设置有刮刀，所述刮刀与所述模板成角度设置。
14.进一步的，所述刮刀与所述模板之间的角度范围为30
°
~80
°
，所述模板的宽边垂直于所述刮刀的运动方向。
附图说明
15.图1为本发明一实施例中的芯片的结构示意图。
16.图2为本发明一实施例中的晶圆的结构示意图。
17.图3为本发明一实施例中晶圆的印刷方法流程图。
18.图4为本发明一实施例中锡膏印刷的流程图。
19.图5为本发明一实施例激光工艺的流程图。
20.图6为本发明一实施例电铸工艺的流程图。
21.主要元件符号说明：1、抗氧化层；2、润湿层；3、粘连层；4、焊盘；5、嵌入层；6、衬底；7、锡膏；8、模板；9、刮刀；10、通孔；11、晶圆。
22.如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
23.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
24.需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
25.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
26.实施例一请参阅图1至图4，所示为本发明第一实施例中的晶圆，包括衬底6、模板8及与所述模板8呈现一定角度设置的刮刀9，所述衬底6上以第一间隔阵列有若干芯片，所述模板8上以第二间隔阵列有若干通孔10，若干所述通孔10与若干所述芯片一一对应，且所述通孔10与所述芯片的形状对应，所述通孔10的尺寸大于所述芯片的尺寸。本实施例中，第一间隔的尺寸大于所述第二间隔的尺寸，所述通孔10与所述芯片的形状均呈矩形设置。衬底6的尺寸略大于所述模板8的尺寸。所述底板上以第一间隔在第一方向上排列有多个芯片，所述底板上以所述第一间隔在第二方向上排列有多个芯片，所述模板8上以第二间隔在所述第一方向上排列有多个通孔10，所述模板8上以第二间隔在所述第二方向上排列有多个通孔10，其中，所述第二方向与第一方向垂直，在本实施例中，第一方向和第二方向分别与所述衬底6的长边方向和短边方向相同。
27.所述芯片包括依次层叠的嵌入层5、焊盘4及半导体层，所述焊盘4顶部的部分与所述半导体层底部的部分接触。所述半导体层包括依次层叠的粘连层3、润湿层2及抗氧化层1，所述半导体层的尺寸小于所述嵌入层5。具体的，所述焊盘4嵌入在所述嵌入层5内，所述嵌入层5顶部开设有第一凹槽，以使所述焊盘4的顶部部分裸露，且所述粘连层3的中部向下弯曲，进而所述粘连层3中部的顶部形成第二凹槽，向下弯曲的所述粘连层3填充所述第一凹槽，且所述粘连层3的部分与所述焊盘4接触，所述润湿层2的中部向下弯曲，以使所述润湿层2中部的顶部形成第三凹槽，向下弯曲的所述润湿层2填充所述第二凹槽；所述抗氧化层1底部的中部向下延伸有填充部，所述填充部用于填充所述第三凹槽。具体的，所述嵌入层5的顶部的中部开设有嵌入槽，所述半导体层部分嵌入所述嵌入槽内，以使所述半导体层的外侧形成有间隔槽，所述第一凹槽、第二凹槽及第三凹槽的横截面均呈梯形设置，且其梯形的顶边尺寸大于其底边尺寸。可选的，所述半导体层（pd2）由cr、al、alcu、ti、pt、ni、au、sn、ausn、snagcu中的一种或多种组合形成，在本实施例中，半导体层由al、ti、pt、ti、ni、au，依次蒸镀形成，所述焊盘4为al，所述粘连层3为ti-pt-ti，所述润湿层2为ni，所述抗氧化层1为au。
28.进一步的，所有所述通孔10的面积总和与所述模板8的面积比的范围为0.55~0.95，所述第二间隔的尺寸的范围为20μm ~60μm。所述通孔10的长边尺寸与所述芯片的长
边尺寸的倍数范围为1.01倍~1.25倍，所述通孔10的宽边尺寸与所述芯片的宽边尺寸的倍数范围为1.02倍~1.3倍。可选择的是，所有所述通孔10的面积总和与所述模板8的面积比为0.55、或者0.72、或者0.80、或者0.83、或者0.95，所述第二间隔的尺寸为20μm 、或者40μm 、或者60μm，所述通孔10的长边尺寸与所述芯片的长边尺寸的倍数为1.01、或者1.1倍、或者1.13倍、或者1.2倍、或者1.25倍，所述通孔10的宽边尺寸与所述芯片的宽边尺寸的倍数为1.02倍、或者1.1倍、或者1.15倍、或者1.2倍、或者1.3倍。在本实施例中，所有所述通孔10的面积总和与所述模板8的面积比为0.83，所述第二间隔的尺寸为40μm，所述通孔10的长边尺寸与所述芯片的长边尺寸的倍数范围为1.13倍，所述通孔10的宽边尺寸与所述芯片的宽边尺寸的倍数为1.15倍。
29.实施例二请参阅图3，所示为本发明第二实施例中的一种晶圆的印刷方法，所述方法包括以下步骤：步骤s01~ s06；s01，提供一衬底，在所述衬底上沉积有嵌入层，其中，所述嵌入层内设置有焊盘；衬底6可选用(0001)面蓝宝石衬底、aln衬底、si (111)衬底、sic(0001)衬底等均可。具体地，衬底6选用蓝宝石衬底，蓝宝石是目前最常用的衬底材料，蓝宝石衬底具有印刷工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
30.具体实施时，在所述衬底6上沉积有嵌入层5，其中，所述嵌入层5内设置阵列有多个焊盘4，在所述嵌入层5的顶部开设有第一凹槽，以使嵌入在所述嵌入层5内焊盘4的顶部部分裸露出嵌入层5，值得说明的是，第一凹槽的横截面呈梯形设置，且其梯形的顶边大于其底边。
31.具体的，通过蒸镀机台蒸镀al形成焊盘4，所述蒸镀机台的镀率范围为6a/s~10 a/s，蒸镀al的厚度范围为12000a~20000a，在本实施例中，所述蒸镀机台的镀率为8a/s。蒸镀al的厚度为16000a。
32.s02，所述嵌入层上以第一间隔阵列沉积有粘连层，其中，所述粘连层的底部部分与所述焊盘的顶部部分接触；具体实施时，粘连层3的中部沉积在第一凹槽内，以使粘连层3的中部向第一凹槽的方向弯曲，从而粘连层3的顶部的中部形成第二凹槽，同时粘连层3的中部与裸露出嵌入层5的焊盘4的顶部接触。
33.具体的，通过蒸镀机台依次蒸镀ti-pt-ti形成粘连层3，所述蒸镀机台蒸镀ti的镀率范围为1a/s~3 a/s，蒸镀ti的厚度范围为200a~2000a，所述蒸镀机台蒸镀pt的镀率范围为0.1a/s~2a/s ，蒸镀ti的厚度范围为1000a~3000a。
34.在本实施例中，所述蒸镀机台蒸镀ti的镀率为2 a/s，蒸镀ti的厚度分别为范围为1000a和500a，所述蒸镀机台蒸镀pt的镀率为1a/s ，蒸镀ti的厚度为2000a。
35.s03，所述粘连层上沉积有润湿层，所述润湿层上沉积有抗氧化层，以形成若干芯片；具体实施时，润湿层2的中部沉积在第二凹槽内，以使粘连层3的中部向第二凹槽的方向弯曲，从而润湿层2的顶部的中部形成第三凹槽，同时润湿层2的中部与第二凹槽重合，抗氧化层1的底部延伸填充层，以对所述第三凹槽进行填充，以保证抗氧化层1的顶部水平，防止产生弯曲。
36.具体的，通过蒸镀机台依次蒸镀ni形成润湿层2，再蒸镀au形成抗氧化层1，所述蒸镀机台蒸镀ni的镀率范围为2a/s~8 a/s，蒸镀ni的厚度范围为2000a~6000a，所述蒸镀机台蒸镀au的镀率范围为6a/s~10a/s ，蒸镀au的厚度范围为200a~800a。
37.在本实施例中，所述蒸镀机台蒸镀ni的镀率范围为5 a/s，蒸镀ni的厚度范围为4000a，所述蒸镀机台蒸镀au的镀率范围为8a/s ，蒸镀au的厚度范围为500a。
38.s04，提供一模板，通过开孔工艺在所述模板上阵列开设若干通孔，将所述模板贴合于所述衬底，以使若干所述通孔与若干所述芯片一一对应；如图5所示，激光工艺包括通过激光打孔的方式对所述模板8按照预设的图纸进行开孔，以形成若干所述通孔10；通过预设的溶液对所述通孔10的边缘进行清洗，以消除切割产生的毛刺；在所述模板8的顶部及所述通孔10的侧壁涂上纳米涂层。
39.可选的，所有所述通孔10的面积总和与所述模板8的面积比的范围为0.55~0.95。相邻两个通孔10之间的间距范围为20μm ~60μm，所述通孔10的长边尺寸与所述芯片的长边尺寸的倍数范围为1.01倍~1.25倍，所述通孔10的宽边尺寸与所述芯片的宽边尺寸的倍数范围为1.02倍~1.3倍。
40.在本实施例中，所有所述通孔10的面积总和与所述模板8的面积比为0.83，相邻两个通孔10之间的间距为40μm，所述通孔10的长边尺寸与所述芯片的长边尺寸的倍数范围为1.13倍，所述通孔10的宽边尺寸与所述芯片的宽边尺寸的倍数为1.15倍。
41.s05，将锡膏倒入所述模板的一侧，驱动刮刀带动所述锡膏在所述模板移动，并从所述模板的一侧移动到所述模板的另一侧，以使所述锡膏填充入所述通孔内形成若干锡膏块；具体的，所述刮刀9的倾斜角的范围为30
°
~80
°
，所述模板8的宽边垂直于所述刮刀9的运动方向。
42.如图4所示，将锡膏7倒入所述模板8的一侧，驱动刮刀9带动所述锡膏7在所述模板8移动，并从所述模板8的一侧移动到所述模板8的另一侧，以使所述锡膏7填充入所述通孔10内形成若干锡膏块；在本实施例中，所述刮刀9的倾斜角的为60
°
，与所述模板8的夹角为60
°
，所述刮刀9在所述模板8的长度方向上移动。
43.s06，将所述模板脱离所述衬底，以使所述锡膏块脱离于所述通孔，进而所述锡膏块落在所述芯片上，将落有所述锡膏块的所述芯片进行回流焊。
44.具体的，将所述模板8脱离所述衬底6，以使所述锡膏块脱离于所述通孔10，并若干所述锡膏块分别一一对应落在若干所述芯片上，将落有所述锡膏块的所述芯片进行回流焊。
45.实施例三提供一衬底6，在所述衬底6上沉积有嵌入层5，其中，所述嵌入层5内设置有焊盘4；衬底6可选用 (0001)面蓝宝石衬底、aln衬底、si (111)衬底、sic(0001)衬底等均可。具体地，衬底6选用蓝宝石衬底，蓝宝石是目前最常用的衬底材料，蓝宝石衬底具有印刷工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
46.具体实施时，在所述衬底6上沉积有嵌入层5，其中，所述嵌入层5内设置阵列有多个焊盘4，在所述嵌入层5的顶部开设有第一凹槽，以使嵌入在所述嵌入层5内焊盘4的顶部
部分裸露出嵌入层5，值得说明的是，第一凹槽的横截面呈梯形设置，且其梯形的顶边大于其底边。
47.在本实施例中，所述蒸镀机台的镀率为6a/s。蒸镀al的厚度为12000a。
48.所述嵌入层5上以第一间隔阵列沉积有粘连层3，其中，所述粘连层3的底部部分与所述焊盘4的顶部部分接触；具体实施时，粘连层3的中部沉积在第一凹槽内，以使粘连层3的中部向第一凹槽的方向弯曲，从而粘连层3的顶部的中部形成第二凹槽，同时粘连层3的中部与裸露出嵌入层5的焊盘4的顶部接触。
49.在本实施例中，所述蒸镀机台蒸镀ti的镀率为1 a/s，蒸镀ti的厚度分别为范围为500a和1000a，所述蒸镀机台蒸镀pt的镀率为0.5a/s ，蒸镀ti的厚度为1000a。
50.所述粘连层3上沉积有润湿层2，所述润湿层2上沉积有抗氧化层1，以形成若干芯片；具体实施时，润湿层2的中部沉积在第二凹槽内，以使粘连层3的中部向第二凹槽的方向弯曲，从而润湿层2的顶部的中部形成第三凹槽，同时润湿层2的中部与第二凹槽重合，抗氧化层1的底部延伸填充层，以对所述第三凹槽进行填充，以保证抗氧化层1的顶部水平，防止产生弯曲。
51.在本实施例中，所述蒸镀机台蒸镀ni的镀为2 a/s，蒸镀ni的厚度范围为2000a，所述蒸镀机台蒸镀au的镀率为6a/s ，蒸镀au的厚度为200a。
52.提供一模板8，通过开孔工艺在所述模板8上阵列开设若干通孔10，将所述模板8贴合于所述衬底6，以使若干所述通孔10与若干所述芯片一一对应；具体的，通过激光打孔的方式对所述模板8按照预设的图纸进行开孔，以形成若干所述通孔10；通过预设的溶液对所述通孔10的边缘进行清洗，以消除切割产生的毛刺；在所述模板8的顶部及所述通孔10的侧壁涂上纳米涂层。
53.在本实施例中，所有所述通孔10的面积总和与所述模板8的面积比为0.72，相邻两个通孔10之间的间距为20μm，所述通孔10的长边尺寸与所述芯片的长边尺寸的倍数范围为1.01倍，所述通孔10的宽边尺寸与所述芯片的宽边尺寸的倍数为1.02倍。
54.实施例四提供一衬底6，在所述衬底6上沉积有嵌入层5，其中，所述嵌入层5内设置有焊盘4；衬底6可选用 (0001)面蓝宝石衬底、aln衬底、si (111)衬底、sic(0001)衬底等均可。具体地，衬底6选用蓝宝石衬底，蓝宝石是目前最常用的衬底材料，蓝宝石衬底具有印刷工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
55.具体实施时，在所述衬底6上沉积有嵌入层5，其中，所述嵌入层5内设置阵列有多个焊盘4，在所述嵌入层5的顶部开设有第一凹槽，以使嵌入在所述嵌入层5内焊盘4的顶部部分裸露出嵌入层5，值得说明的是，第一凹槽的横截面呈梯形设置，且其梯形的顶边大于其底边。
56.在本实施例中，所述蒸镀机台的镀率为10a/s。蒸镀al的厚度为20000a。
57.所述嵌入层5上以第一间隔阵列沉积有粘连层3，其中，所述粘连层3的底部部分与所述焊盘4的顶部部分接触；
具体实施时，粘连层3的中部沉积在第一凹槽内，以使粘连层3的中部向第一凹槽的方向弯曲，从而粘连层3的顶部的中部形成第二凹槽，同时粘连层3的中部与裸露出嵌入层5的焊盘4的顶部接触。
58.在本实施例中，所述蒸镀机台蒸镀ti的镀率为3 a/s，蒸镀ti的厚度分别为范围为2000a和200a，所述蒸镀机台蒸镀pt的镀率为2a/s ，蒸镀ti的厚度为3000a。
59.所述粘连层3上沉积有润湿层2，所述润湿层2上沉积有抗氧化层1，以形成若干芯片；具体实施时，润湿层2的中部沉积在第二凹槽内，以使粘连层3的中部向第二凹槽的方向弯曲，从而润湿层2的顶部的中部形成第三凹槽，同时润湿层2的中部与第二凹槽重合，抗氧化层1的底部延伸填充层，以对所述第三凹槽进行填充，以保证抗氧化层1的顶部水平，防止产生弯曲。
60.在本实施例中，所述蒸镀机台蒸镀ni的镀率为8 a/s，蒸镀ni的厚度范围为6000a，所述蒸镀机台蒸镀au的镀率为10a/s ，蒸镀au的厚度为800a。
61.提供一模板8，通过开孔工艺在所述模板8上阵列开设若干通孔10，将所述模板8贴合于所述衬底6，以使若干所述通孔10与若干所述芯片一一对应；具体的，通过激光打孔的方式对所述模板8按照预设的图纸进行开孔，以形成若干所述通孔10；通过预设的溶液对所述通孔10的边缘进行清洗，以消除切割产生的毛刺；在所述模板8的顶部及所述通孔10的侧壁涂上纳米涂层。
62.在本实施例中，所有所述通孔10的面积总和与所述模板8的面积比为0.88，相邻两个通孔10之间的间距为60μm，所述通孔10的长边尺寸与所述芯片的长边尺寸的倍数范围为1.25倍，所述通孔10的宽边尺寸与所述芯片的宽边尺寸的倍数为1.3倍。
63.实施例五提供一衬底，在所述衬底上沉积有嵌入层，其中，所述嵌入层内设置有焊盘；衬底6可选用(0001)面蓝宝石衬底、aln衬底、si (111)衬底、sic(0001)衬底等均可。具体地，衬底6选用蓝宝石衬底，蓝宝石是目前最常用的衬底材料，蓝宝石衬底具有印刷工艺成熟、价格较低、易于清洗和处理，高温下有很好的稳定性。
64.具体实施时，在所述衬底6上沉积有嵌入层5，其中，所述嵌入层5内设置阵列有多个焊盘4，在所述嵌入层5的顶部开设有第一凹槽，以使嵌入在所述嵌入层5内焊盘4的顶部部分裸露出嵌入层5，值得说明的是，第一凹槽的横截面呈梯形设置，且其梯形的顶边大于其底边。
65.在本实施例中，所述蒸镀机台的镀率为8a/s。蒸镀al的厚度为16000a。
66.所述嵌入层上以第一间隔阵列沉积有粘连层，其中，所述粘连层的底部部分与所述焊盘的顶部部分接触；具体实施时，粘连层3的中部沉积在第一凹槽内，以使粘连层3的中部向第一凹槽的方向弯曲，从而粘连层3的顶部的中部形成第二凹槽，同时粘连层3的中部与裸露出嵌入层5的焊盘4的顶部接触。
67.具体的，通过蒸镀机台依次蒸镀ti-pt-ti形成粘连层3，所述蒸镀机台蒸镀ti的镀率范围为1a/s~3 a/s，蒸镀ti的厚度范围为200a~2000a，所述蒸镀机台蒸镀pt的镀率范围
为0.1a/s~2a/s ，蒸镀ti的厚度范围为1000a~3000a。
68.在本实施例中，所述蒸镀机台蒸镀ti的镀率为2 a/s，蒸镀ti的厚度分别为范围为1000a和500a，所述蒸镀机台蒸镀pt的镀率为1a/s ，蒸镀ti的厚度为2000a。
69.所述粘连层上沉积有润湿层，所述润湿层上沉积有抗氧化层，以形成若干芯片；具体实施时，润湿层2的中部沉积在第二凹槽内，以使粘连层3的中部向第二凹槽的方向弯曲，从而润湿层2的顶部的中部形成第三凹槽，同时润湿层2的中部与第二凹槽重合，抗氧化层1的底部延伸填充层，以对所述第三凹槽进行填充，以保证抗氧化层1的顶部水平，防止产生弯曲。
70.在本实施例中，所述蒸镀机台蒸镀ni的镀率范围为5 a/s，蒸镀ni的厚度范围为4000a，所述蒸镀机台蒸镀au的镀率范围为8a/s ，蒸镀au的厚度范围为500a。
71.提供一模板8，通过开孔工艺在所述模板8上阵列开设若干通孔10，将所述模板8贴合于所述衬底6，以使若干所述通孔10与若干所述芯片一一对应；如图6所示，电铸工艺包括将感光菲林涂布在电铸母材上，通过光刻机进行曝光，显影；将镍基电铸到所述电铸母材上以形成多个通孔10，通过去胶液去除所述感光菲林。
72.具体的，首先将感光菲林涂布在电铸母材上，然后通过光刻机进行曝光，显影，待完成显影后电铸上镍基的电铸母材，然后将此前的感光菲林胶通过去胶液去除，完成通孔10的制作。
73.可选的，所有所述通孔10的面积总和与所述模板8的面积比的范围为0.55~0.95。相邻两个通孔10之间的间距范围为20μm ~60μm，所述通孔10的长边尺寸与所述芯片的长边尺寸的倍数范围为1.01倍~1.25倍，所述通孔10的宽边尺寸与所述芯片的宽边尺寸的倍数范围为1.02倍~1.3倍。
74.在本实施例中，所有所述通孔10的面积总和与所述模板8的面积比为0.83，相邻两个通孔10之间的间距为40μm，所述通孔10的长边尺寸与所述芯片的长边尺寸的倍数范围为1.13倍，所述通孔10的宽边尺寸与所述芯片的宽边尺寸的倍数为1.15倍。对上述的实施例二至实施例五分别进行了试验，其中，实施例二至实施例五其结构与实施例一相同，但区别如下：现有技术中通孔的尺寸与芯片的尺寸对应。将上述实施例二至实施例五以及现有技术的印刷，测试结果如表1所示：
由表1可知，将现有技术为基准，其印刷良率62%，而实施例二相比现有技术，其印刷良率98%，实施例三相比现有技术，其印刷良率92%，实施例四相比现有技术，其印刷良率93%，实施例五相比现有技术，其印刷良率95%。
75.因此可知，实施例二所提供的晶圆相比现有技术，其印刷良率最大，印刷良率98%。
76.综上，本发明上述实施例当中的晶圆及印刷方法，通过对激光纳米钢网的适当扩增，提高晶圆级封装产品的印刷良率，解决印刷的工艺问题，并通过工艺改善，替换了电铸钢网，因此大幅降低钢网的成本，以此来提高产品的竞争力。
77.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
78.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围为的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的
保护范围为。因此，本发明专利的保护范围为应以所附权利要求为准。

技术特征：
1.一种晶圆，其特征在于，包括衬底及模板，所述衬底上以第一间隔阵列有若干芯片，所述模板上以第二间隔阵列有若干通孔，若干所述通孔与若干所述芯片一一对应，且所述通孔与所述芯片的形状对应，所述通孔的尺寸大于所述芯片的尺寸，所述芯片包括依次层叠的嵌入层、焊盘及半导体层，所述焊盘顶部的部分与所述半导体层底部的部分接触，所述半导体层包括依次层叠的粘连层、润湿层及抗氧化层，所述半导体层的尺寸小于所述嵌入层，其中，所述焊盘嵌入在所述嵌入层内，所述嵌入层顶部开设有第一凹槽，以使所述焊盘的顶部部分裸露。2.根据权利要求1所述的晶圆，其特征在于，所述粘连层的中部向下弯曲，以使所述粘连层中部的顶部形成第二凹槽，向下弯曲的所述粘连层填充所述第一凹槽，且所述粘连层的部分与所述焊盘接触；所述润湿层的中部向下弯曲，以使所述润湿层中部的顶部形成第三凹槽，向下弯曲的所述润湿层填充所述第二凹槽；所述抗氧化层底部的中部向下延伸有填充部，所述填充部用于填充所述第三凹槽。3.根据权利要求1所述的晶圆，其特征在于，所有所述通孔的面积总和与所述模板的面积比的范围为0.55~0.95，所述第二间隔的尺寸的范围为20μm ~60μm。4.根据权利要求1所述的晶圆，其特征在于，所述通孔的长边尺寸与所述芯片的长边尺寸的倍数范围为1.01倍~1.25倍，所述通孔的宽边尺寸与所述芯片的宽边尺寸的倍数范围为1.02倍~1.3倍。5.根据权利要求1所述的晶圆，其特征在于，所述半导体层由cr、al、alcu、ti、pt、ni、au、sn、ausn、snagcu中的一种或多种组合形成。6.一种如权利要求1-5任一项所述的晶圆的印刷方法，其特征在于，包括以下步骤：提供一衬底，在所述衬底上沉积有嵌入层，其中，所述嵌入层内阵列有多个焊盘；所述嵌入层上以第一间隔阵列沉积有粘连层，其中，所述粘连层的底部部分与所述焊盘的顶部部分接触；所述粘连层上沉积有润湿层，所述润湿层上沉积有抗氧化层，以形成若干芯片；提供一模板，通过开孔工艺在所述模板上阵列开设若干通孔，将所述模板贴合于所述衬底，以使若干所述通孔与若干所述芯片一一对应；将锡膏倒入所述模板的一侧，驱动刮刀带动所述锡膏在所述模板移动，并从所述模板的一侧移动到所述模板的另一侧，以使所述锡膏填充入所述通孔内形成若干锡膏块；将所述模板脱离所述衬底，以使所述锡膏块脱离于所述通孔，进而所述锡膏块落在所述芯片上，将落有所述锡膏块的所述芯片进行回流焊。7.根据权利要求6所述的晶圆的印刷方法，其特征在于，所述开孔工艺包括如下步骤：通过激光打孔的方式对所述模板按照预设的图纸进行开孔，以形成若干所述通孔；通过预设的溶液对所述通孔的边缘进行清洗，以消除切割产生的毛刺；在所述模板的顶部及所述通孔的侧壁涂上纳米涂层。8.根据权利要求6所述的晶圆的印刷方法，其特征在于，所述开孔工艺还包括如下步骤：将感光菲林涂布在电铸母材上，通过光刻机进行曝光，显影；将镍基电铸到所述电铸母材上以形成多个通孔，通过去胶液去除所述感光菲林。
9.根据权利要求6所述的晶圆的印刷方法，其特征在于，所述模板上设置有刮刀，所述刮刀与所述模板成角度设置。10.根据权利要求9所述的晶圆的印刷方法，其特征在于，所述刮刀与所述模板之间的角度范围为30
°
~80
°
，所述模板的宽边垂直于所述刮刀的运动方向。

技术总结
本发明提供一种晶圆及其印刷方法，所述晶圆包括包括衬底及模板，所述衬底上以第一间隔阵列有若干芯片，所述模板上以第二间隔阵列有若干通孔，若干所述通孔与若干所述芯片一一对应，且所述通孔与所述芯片的形状对应，所述通孔的尺寸大于所述芯片的尺寸，所述芯片包括依次层叠的嵌入层、焊盘及半导体层，所述焊盘顶部的部分与所述半导体层底部的部分接触，所述半导体层包括依次层叠的粘连层、润湿层及抗氧化层，所述半导体层的尺寸小于所述嵌入层，其中，所述焊盘嵌入在所述嵌入层内，所述嵌入层顶部开设有第一凹槽，以使所述焊盘的顶部部分裸露，幅降低钢网的成本。幅降低钢网的成本。幅降低钢网的成本。


技术研发人员：杨起 吕树鑫 张星星 林潇雄 胡加辉 金从龙
受保护的技术使用者：江西兆驰半导体有限公司
技术研发日：2023.08.29
技术公布日：2023/10/5