MEMS谐振器及制备方法与流程

mems谐振器及制备方法
技术领域
1.本技术涉及谐振器技术领域，具体涉及一种mems谐振器及制备方法。


背景技术：

2.基于硅工艺的微机电系统（micro-electro-mechanical system，mems）振荡器是被广泛应用的微系统重要元件，其中的温度补偿型mems振荡器（tcxo）的输出频率与标称频率之间的误差主要受到测温传感器的测温准确性和测温分辨率的影响；从温度测量原理上看，测温准确性往往受到测温传感器和被测器件之间的热耦合因素影响，而测温分辨率则受测温传感器的灵敏度影响；基于谐振器原理的测温传感器因为输出的是频率准数字信号，不容易受环境干扰因素影响，因而测温稳定性较好，而在mems时钟产品中得到应用。
3.在目前的mems时钟产品中，通常将两个谐振器单元加工在同一晶圆衬底上，其中一个谐振器单元的tcf（temperature coefficient of frequency）系数比另一个小，使用tcf系数大的谐振器单元测温，tcf系数小的谐振器单元作为频率输出源；但此方法存在有两个弊端：其一，在实际应用中，为了满足加工要求，两个谐振器单元之间必须相隔一定的距离，通常达到50um以上，导致谐振器单元之间仍然存在一定的热梯度和热耦合误差，测温准确性受到限制；其二，因需要采用二次重掺杂技术得到tcf系数小的作为频率输出源的谐振器单元，而二次重掺杂必须在掺杂浓度较高（比如2e19cm-3
）的晶圆衬底上进行，因此，另一作为测温的谐振器单元的tcf系数难以做到较大，通常在-10ppm/k附近，导致测温的灵敏度受到限制。
4.因此，如何进一步提高谐振器的温测准确性和温测灵敏度，是本领域技术人员亟待解决的技术问题之一。


技术实现要素：

5.鉴于此，本技术提供一种mems谐振器及制备方法，以提高谐振器的温测准确性和温测灵敏度。
6.为实现以上目的，根据第一方面，采用的技术方案为：一种mems谐振器，包括：设有测温谐振单元的上芯片、设有输频谐振单元的下芯片以及设于所述上芯片和所述下芯片之间的键合层；所述上芯片和所述下芯片经所述键合层垂直扣合并封装为一整体，所述测温谐振单元与所述输频谐振单元面对面设置；所述上芯片上设有硅通道，所述硅通道包括用于驱动和感测所述测温谐振单元的外部环通道，以及设于所述外部环通道内且用于驱动和感测所述输频谐振单元的内部圆通道，所述内部圆通道穿过所述上芯片，经所述键合层与所述输频谐振单元连接。
7.本技术进一步设置为：所述上芯片包括本征浓度掺杂的第一soi衬底，所述测温谐振单元位于所述第一soi衬底上，且包括至少两个测温振动环、测温锚点以及测温耦合梁；所述测温振动环与所述外部环通道的轴心重合；两个所述测温振动环通过所述测温耦合梁连接，所述测温耦合梁通过所述测温锚点固定在所述第一soi衬底上。
8.本技术进一步设置为：所述外部环通道延展至所述测温振动环的部分作为所述测温振动环的驱动电极和感应电极。
9.本技术进一步设置为：所述下芯片包括重浓度掺杂的第二soi衬底，所述输频谐振单元位于所述第二soi衬底上，且包括至少两个输频振动环、输频锚点以及输频耦合梁，所述输频振动环与所述内部圆通道的轴心重合；两个所述输频振动环通过所述输频耦合梁连接，所述输频耦合梁通过所述输频锚点固定在所述第二soi衬底上。
10.本技术进一步设置为：所述输频振动环内设有功能电极，所述内部圆通道经所述键合层与所述功能电极键合电连接，用于驱动和感测所述输频谐振单元。
11.本技术进一步设置为：所述硅通道包括锚点偏压通道，所述锚点偏压通道连通所述测温锚点和所述输频锚点。
12.本技术进一步设置为：所述硅通道还包括接地通道，所述键合层包括绕设在所述上芯片和所述下芯片之间的键合环，所述接地通道连通所述键合环。
13.本技术进一步设置为：所述测温谐振单元与所述输频谐振单元的结构相同，和/或频率相同。
14.根据第二方面，采用的技术方案为：一种mems谐振器制备方法，包括：提供一上芯片，在所述上芯片中形成测温谐振单元；提供一下芯片，在所述下芯片中形成输频谐振单元；通过键合层将所述上芯片和所述下芯片垂直扣合并封装为一整体，且使得所述测温谐振单元与所述输频谐振单元面对面设置；在所述上芯片上形成用于驱动和感测所述测温谐振单元以及所述输频谐振单元的硅通道，所述硅通道包括用于驱动和感测所述测温谐振单元的外部环通道，以及设于所述外部环通道内且用于驱动和感测所述输频谐振单元的内部圆通道，所述内部圆通道穿过所述上芯片，经所述键合层与所述输频谐振单元连接。
15.本技术进一步设置为：所述硅通道的形成方法，具体包括：在所述上芯片的第一soi衬底的底面刻蚀出初始通道；在所述初始通道的侧壁沉积绝缘介质层，且基于所述绝缘介质层，填充原位掺杂的多晶硅至所述初始通道，以得到中间通道；在所述第一soi衬底上且与所述中间通道对应处，光刻且刻蚀出用于连通所述中间通道的匹配通道；在所述匹配通道内填充所述原位掺杂的多晶硅，以得到硅通道。
16.本技术进一步设置为：所述测温谐振单元的形成方法，具体包括：在所述第一soi衬底上光刻且刻蚀出谐振结构；去除干涉所述谐振结构活动空间的sio2绝缘层结构，得到测温谐振单元。
17.本技术进一步设置为：所述通过键合层将所述上芯片和所述下芯片垂直扣合并封装为一整体之后，还包括：在所述第一soi衬底的底面形成用于连接所述外部环通道的第一排线层，且在所述第一排线层上沉积氧化硅绝缘层；在所述氧化硅绝缘层上形成用于连接所述内部圆通道的第二排线层；
在所述第一soi衬底上的底面沉积保护层，且刻蚀暴露出背部电极接口。
18.综上所述，与现有技术相比，本技术公开了一种mems谐振器及制备方法，包括上芯片、下芯片、键合层，在键合层的作用下，上芯片和下芯片垂直扣合并封装为一整体，使得测温谐振单元与输频谐振单元面对面设置且优化了二者的间隔距离，使得测温谐振单元与输频谐振单元之间的垂直距离为2 um-3um。即通过此设置，提高了测温谐振单元与输频谐振单元的热耦合效果，提高了测温谐振单元和输频谐振单元的测温灵敏度与测温稳定性。
附图说明
19.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是本实施例的mems谐振器的整体结构示意图；图2是本实施例的第一种上芯片的结构示意图；图3是本实施例的下芯片的结构示意图；图4是本实施例的第二种上芯片的结构示意图；图5是本实施例的测温谐振单元的频率-温度漂移曲线图；图6是本实施例的输频谐振单元的频率-温度漂移曲线图；图7是本实施例的mems谐振器的热温差分布图；图8是本实施例的mems谐振器制备方法的流程图；图9a-图9j是本实施例的mems谐振器制备方法的分步结构剖视图。
21.附图标记：1、测温谐振单元；2、输频谐振单元；3、第一soi衬底；4、第二soi衬底；5、背部电极接口；6、第一排线层；7、氧化硅绝缘层；8、第二排线层；9、保护层；10、上芯片；11、测温振动环；12、测温锚点；13、测温耦合梁；20、下芯片；21、输频振动环；22、输频锚点；23、输频耦合梁；30、键合层；31、键合环；40、硅通道；41、外部环通道；42、内部圆通道；43、锚点偏压通道；44、接地通道；51、交流驱动电极接口；52、交流感应电极接口；53、直流偏压电极接口；54、接地电极接口；101、谐振结构；102、sio2绝缘层结构；211、功能电极；401、初始通道；402、绝缘介质层；403、中间通道；404、匹配通道。
具体实施方式
22.这里将详细的对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
23.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本技术不同实施例中具
有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
24.应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
25.在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本技术的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
26.在本技术的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
27.以下将通过具体实施例对本技术所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
28.请参考图1，为本技术的mems谐振器的整体结构示意图，该mems谐振器包括上芯片10、下芯片20、设于上芯片10和下芯片20之间的键合层30，上芯片10内设有测温谐振单元1，下芯片20内设有输频谐振单元2，上芯片10和下芯片20经键合层30的键合连接而垂直扣合封装为一整体，且使得测温谐振单元1与输频谐振单元2面对面设置，即通过键合层30垂直整合测温谐振单元1与输频谐振单元2的间隔距离，以提升测温谐振单元1与输频谐振单元2之间的热耦合效果。
29.作为示例，键合层30的键合连接采用晶圆级键合技术，进而保证上芯片10和下芯片20垂直扣合为一整体，同时保证测温谐振单元1与输频谐振单元2之间的垂直间隔距离。
30.进一步的，经键合层30的键合连接后的上芯片10和下芯片20，其测温谐振单元1与输频谐振单元2的垂直间隔距离为2um-3um，以此优化测温谐振单元1与输频谐振单元2之间的热耦合效果。
31.作为示例，上芯片10加工测温谐振单元1的一面与下芯片20加工输频谐振单元2的一面进行键合，以达到测温谐振单元1与输频谐振单元2的垂直间隔最小的效果。
32.在具体实施过程中，上芯片10上设有硅通道40，参考图2至图4，硅通道40包括外部环通道41以及设于外部环通道41内的内部圆通道42，外部环通道41与内部圆通道42保持有距离，即硅通道40呈双层结构设计，其中，外部环通道41用于驱动和感测测温谐振单元1，内部圆通道42用于驱动和感测输频谐振单元2，通过外部环通道41与内部圆通道42的结构设计，减少上芯片10与下芯片20之间的温度差异，以此提高mems谐振器的测温准确性。
33.在一些实施例中，外部环通道41以及内部圆通道42的一端通过排线与设于上芯片10上的背部电极接口5电连接，以便于经由背部电极接口5外接功能电路。
34.在一些实施例中，外部环通道41以及内部圆通道42与背部电极接口5电连接的一端凸出于上芯片10，以便于走线。
35.需要说明的是，内部圆通道42穿过上芯片10，经键合层30与输频谐振单元2连接，即通过此设置，内部圆通道42在驱动和感测输频谐振单元2的过程中，可将输频谐振单元2产生的热量传导至测温谐振单元1，增强测温谐振单元1与输频谐振单元2之间的热耦合，且减少两者之间的温度差异，以此提高mems谐振器的测温准确性。
36.需要说明的是，测温谐振单元1与输频谐振单元2的结构可以相同或不同，测温谐振单元1与输频谐振单元2的频率可以相同或不同，但在空间结构上，测温谐振单元1与输频谐振单元2面对面设置，以便于上芯片10和下芯片20的垂直封装，以及内部圆通道42经键合层30与输频谐振单元2连接，进而增强测温谐振单元1与输频谐振单元2之间的热耦合。
37.在一些实施例中，输频谐振单元2还可以位于测温谐振单元1的正下方且与测温谐振单元1的垂直投影重合，以便于上芯片10和下芯片20的垂直封装，以及内部圆通道42经键合层30与输频谐振单元2连接，进而增强测温谐振单元1与输频谐振单元2之间的热耦合。
38.在具体实施过程中，上芯片10包括本征浓度掺杂的第一soi衬底3，测温谐振单元1位于第一soi衬底3上，测温谐振单元1包括至少两个测温振动环11、测温锚点12以及测温耦合梁13，测温振动环11与外部环通道41的轴心重合，以便于通过外部环通道41驱动测温振动环11谐振或感测温度。
39.进一步的，两个测温振动环11通过测温耦合梁13连接，测温耦合梁13通过测温锚点12固定在第一soi衬底3上，其中，外部环通道41延展至测温振动环11内的部分作为测温振动环11的驱动电极和感应电极，以此经由外部环通道41驱动测温振动环11谐振或感测温度，实现测温谐振单元1功能。
40.在一些实施例中，测温锚点12位于至少两个的测温振动环11之间，或位于第一soi衬底3的中心处，以便于固定在第一soi衬底3上通过测温耦合梁13连接测温振动环11。
41.在具体实施过程中，下芯片20包括重浓度掺杂的第二soi衬底4，输频谐振单元2位于第二soi衬底4上，输频谐振单元2包括至少两个输频振动环21、输频锚点22以及输频耦合梁23，输频振动环21与内部圆通道42的轴心重合，以便于通过内部圆通道42驱动输频振动环21谐振或感测温度。
42.进一步的，两个输频振动环21通过输频耦合梁23连接，输频耦合梁23通过输频锚点22固定在第二soi衬底4上，其中，输频振动环21内设有功能电极211，内部圆通道42经键合层30与功能电极211键合电连接，以此经由内部圆通道42驱动输频振动环21谐振或感测温度，实现输频谐振单元2功能。
43.在一些实施例中，输频锚点22位于至少两个的输频振动环21之间，或位于第二soi衬底4的中心处，以便于固定在第二soi衬底4上通过输频耦合梁23连接输频振动环21。
44.需要说明的是，内部圆通道42设于外部环通道41内，且穿过上芯片10后，经键合层30与功能电极211键合电连接，以此在驱动和感测输频谐振单元2的过程中，可将输频谐振单元2产生的热量传导至测温谐振单元1，增强测温谐振单元1与输频谐振单元2之间的热耦合，且减少两者之间的温度差异，以此提高mems谐振器的测温准确性和测温灵敏度。
45.可以理解的是，本实施例的测温谐振单元1的测温振动环11，以及输频谐振单元2的输频振动环21可以为多个，并分别由硅通道40的外部环通道41与内部圆通道42驱动或感测，且在空间位置上，外部环通道41与测温振动环11相对应，内部圆通道42与输频振动环21相对应。
46.在本实施例中，背部电极接口5包括若干个的交流驱动电极接口51、交流感应电极接口52、直流偏压电极接口53以及接地电极接口54。
47.其中，外部环通道41的一端通过排线与交流驱动电极接口51，和/或交流感应电极接口52电连接，内部圆通道42的一端通过排线与交流驱动电极接口51，和/或交流感应电极
接口52电连接。
48.作为示例的，当测温谐振单元1的测温振动环11为2个时，其一测温振动环11由外部环通道41落入测温振动环11内的部分驱动，并由此外部环通道41连接交流驱动电极接口51；而另一测温振动环11可以由外部环通道41落入测温振动环11内的部分感测，并由此外部环通道41连接交流感应电极接口52，以用于发挥测温谐振单元1的测温功能。
49.即当外部环通道41用于驱动测温振动环11谐振时，外部环通道41经排线与交流驱动电极接口51电连接，和/或，当外部环通道41用于感测测温振动环11时，外部环通道41经排线与交流感应电极接口52电连接。
50.进一步的，当输频谐振单元2的输频振动环21为2个时，其一输频振动环21的功能电极211为驱动电极，并经内部圆通道42连接交流驱动电极接口51，而另一输频振动环21的功能电极211可以为感应电极，并经内部圆通道42连接交流感应电极接口52，以用于发挥输频谐振单元2的频率输出功能。
51.即当内部圆通道42用于驱动输频振动环21谐振时，内部圆通道42的一端连接发挥驱动电极作用的功能电极211，内部圆通道42的另一端经排线与交流驱动电极接口51电连接，和/或，当内部圆通道42用于感测输频振动环21时，内部圆通道42的一端连接发挥感应电极作用的功能电极211，内部圆通道42的另一端经排线与交流感应电极接口52电连接。
52.结合上述设置，参考图5和图6，本征浓度掺杂的第一soi衬底3的离子掺杂浓度可以为1e18cm-3，重浓度掺杂的第二soi衬底4的离子掺杂浓度＞1e20cm-3，即在此基础下，由第一soi衬底3加工得到的测温谐振单元1，在-40~125℃的全温范围内，其tcf系数可以达到-25 ppm/k，即测温谐振单元1的测温灵敏度提高，由第二soi衬底4加工得到的输频谐振单元2，在-40~125℃的全温范围内，其tcf系数小于1 ppm/k，即输频谐振单元2的测温稳定性提高。
53.可以理解的是，tcf系数即为（temperature coefficient of frequency）系数，是谐振器温度变化范围内频率变化的线性拟合系数，tcf系数通常用ppm/k（百万分之一/开尔文）或hz/
°
c（赫兹/摄氏度）来表示，较大的tcf系数意味着单位温度变化下谐振器频率的变化量较大，表明谐振器对温度变化更敏感，以此关联测温谐振单元1的测温灵敏度，相反，较小的tcf系数意味着单位温度变化下谐振器频率的变化量较小，有助于谐振器的测温稳定性，以此关联输频谐振单元2的测温稳定性。
54.参考图7，为mems谐振器的热温差分布图，基于本实施例的测温谐振单元1与输频谐振单元2保持的2um~3um极小范围的垂直间隔距离，mems谐振器的热耦合效果得到提升，且上芯片10和下芯片20经由硅通道40连通，增强了热传递作用，具体亦可表现在外部环通道41与内部圆通道42的结构设计，其中，如图所示，在环境温差为1℃时，mems谐振器的两个谐振单元的热温差分布缩小到0.1k，即测温谐振单元1与输频谐振单元2之间的热耦合得到极大提升，进一步优化了mems谐振器的测温准确性。
55.在一些实施例中，硅通道40包括锚点偏压通道43，锚点偏压通道43连通测温锚点12和输频锚点22，以便于通过锚点偏压通道43调节测温谐振单元1与输频谐振单元2的振动频率以及振动模态。
56.可选的，锚点偏压通道43通过排线与直流偏压电极接口53电连接，以便于通过直流偏压电极接口53连接外部功能电路，调节测温谐振单元1与输频谐振单元2的振动频率以
及振动模态。
57.在一些实施例中，硅通道40还包括接地通道44，键合层30包括绕设在上芯片10和下芯片20之间的键合环31，接地通道44连通键合环31，以此实现上芯片10和下芯片20之间的接地屏蔽。
58.可选的，接地通道44连通键合环31与接地电极接口54电连接，以此实现上芯片10和下芯片20之间的接地屏蔽，增强mems谐振器整体结构的抗电磁干扰能力。
59.需要说明的是，谐振器可以使用公知的技术由公知的材料制造，例如，谐振器可以由公知的半导体材料制作而成，具体可包括：（1）、由元素周期表第iv列中的一种或多种材料组成，例如硅、锗、碳、硅锗或碳化硅等；（2）、iii-v化合物，例如磷化镓、磷化铝镓等；（3）、iii、iv、v或vi材料的组合，例如氮化硅、氧化硅、碳化铝、氮化铝和/或氧化铝等；（4）、金属硅化物、锗化物和碳化物，例如硅化镍、硅化钴、碳化钨或硅化铂锗等；（5）、掺杂变体，例如磷、砷、锑、硼或铝掺杂的硅、锗、碳或组合（如硅锗、碳化硅等）；（6）、具有各种晶体结构的上述五种材料，这些晶体结构包括单晶、多晶、纳米晶以及无定形中的任意一种或任何组合，例如具有单晶和多晶结构的区域（无论是掺杂的还是未掺杂的），谐振器也可以使用公知的光刻、蚀刻、沉积和/或掺杂技术形成在绝缘体中或上，该绝缘体具体可以是半导体（soi）衬底。
60.综上，本实施例公开了一种mems谐振器，上芯片10和下芯片20经键合层30的键合连接而垂直扣合为一整体，上芯片10内设有的测温谐振单元1与下芯片20内设有的输频谐振单元2面对面设置，硅通道40包括外部环通道41以及设于外部环通道41内的内部圆通道42，内部圆通道42经键合层30与输频谐振单元2连接，以此优化芯片内谐振单元的间隔，并基于外部环通道41和内部圆通道42的结构设计，提高了测温谐振单元1与输频谐振单元2的热耦合效果，提高了测温谐振单元1和输频谐振单元2的测温灵敏度与测温稳定性。
61.参考图8，本实施例还公开了一种mems谐振器制备方法，可以应用于如图1-图4所示的mems谐振器，该mems谐振器制备方法包括：s101，提供一上芯片10，在上芯片10中形成测温谐振单元1。
62.s102，提供一下芯片20，在下芯片20中形成输频谐振单元2。
63.s103，通过键合层30将上芯片10和下芯片20垂直扣合并封装为一整体，且使得测温谐振单元1与输频谐振单元2面对面设置。
64.s104，在上芯片10上形成用于驱动和感测测温谐振单元1以及输频谐振单元2的硅通道40。
65.即通过键合层30垂直整合测温谐振单元1与输频谐振单元2的间隔距离，以提升测温谐振单元1与输频谐振单元2之间的热耦合效果。
66.在具体实施过程中，参考图9a，硅通道40的形成，具体可包括：在上芯片10的第一soi衬底3的底面刻蚀出初始通道401。
67.其中，第一soi衬底3为soi衬底的复合结构设计，其soi表示为silicon on insulator substrate，即第一soi衬底3内增加了一层sio2材料的绝缘层，以避免衬底的底部漏电流和背散射问题，亦可以起到电气隔离和防止反向漏电等作用，从而减少了器件之间的串扰，提高了器件的可靠性和稳定性。
68.需要说明的是，初始通道401可以是凹槽或通孔，且初始通道401与上芯片10内的
驱动电极、感应电极以及锚点的位置相对应。
69.进一步的，参考图9b，在初始通道401的侧壁沉积绝缘介质层402，且基于绝缘介质层402，填充原位掺杂的多晶硅至初始通道401，以得到中间通道403。
70.本实施例的绝缘介质层402可以是二氧化硅或氮化硅层，以发挥防护作用，即通过其绝缘属性保证通道的电气隔离，并避免信号干扰和电流窜逃等问题的发生。
71.在一些实施例中，填充原位掺杂的多晶硅至初始通道401之后，还可以通过化学机械抛光（cmp）对第一soi衬底3进行平坦化处理。
72.进一步的，参考图9c和图9d，在第一soi衬底3上且与中间通道403对应处，光刻且刻蚀出用于连通中间通道403的匹配通道404，且在匹配通道404内填充原位掺杂的多晶硅，以得到硅通道40，硅通道40包括用于驱动和感测测温谐振单元1的外部环通道41以及设于外部环通道41内且用于驱动和感测输频谐振单元2的内部圆通道42。
73.其中，内部圆通道42位于外部环通道41之内，且相互隔离，外部环通道41在立体结构上，可以呈圆环结构设计，以便于匹配后续工序中第一soi衬底3上加工的测温谐振单元1及其测温振动环11，从而可以使外部环通道41延展至测温振动环11内的部分作为测温振动环11的驱动电极和感应电极。
74.在一些实施例中，填充原位掺杂的多晶硅至匹配通道404之后，还可以通过化学机械抛光（cmp）对第一soi衬底3进行平坦化处理。
75.需要说明的是，匹配通道404在结构上与中间通道403相匹配，以便于得到硅通道40。
76.在一些实施例中，结合图9d，键合层30的形成方法，具体可包括：在第一soi衬底3上光刻且刻蚀出键合图案，并在键合图案上沉积键合层30，其中，键合层30可以绕设在上芯片10和下芯片20之间而构成键合环31，且位于内部圆通道42端部的键合层30可以使得内部圆通道42经键合层30电连接后续工序中下芯片20内输频谐振单元2的输频振动环21的功能电极211。
77.进一步的，可通过沉积多晶硅或金属的方式形成键合层30。
78.其中，可以将具有测温谐振单元1的上芯片10与具有输频谐振单元2的下芯片20通过键合层30进行金-硅键合或硅-硅键合。
79.需要说明的是，本实施例的测温谐振单元1的形成方法，具体可包括：在第一soi衬底3上光刻且刻蚀出谐振结构101；去除干涉谐振结构101活动空间的sio2绝缘层结构102，得到测温谐振单元1。
80.作为示例，可通过hf（氢氟酸）气体去除sio2绝缘层结构102，即采用湿法腐蚀工艺的氢氟酸与sio2发生化学反应来去除目标结构，由于氢氟酸对sio2有高度的选择性，可以有效地去除二氧化硅而不损伤其他材料，使其成为清除绝缘层结构的理想选择，以便于得到测温谐振单元1。
81.结合图9e和9f，通过去除sio2绝缘层结构102为测温谐振单元1的谐振提供空间。
82.进一步的，测温谐振单元1包括测温振动环11，外部环通道41贯穿测温振动环11，且使用延展至测温振动环11内的部分作为测温振动环11的驱动电极和感应电极。
83.需要说明的是，下芯片20及其输频谐振单元2亦通过上述上芯片10的测温谐振单元1的加工工艺制备，这里不在敷述。
84.其中，输频谐振单元2包括输频振动环21，输频振动环21内设有功能电极211，即内部圆通道42经键合层30与功能电极211键合电连接，用于驱动和感测输频谐振单元2。
85.参考图9g，经键合层30连接上芯片10与下芯片20之后，测温谐振单元1与输频谐振单元2保持2um~3um极小范围的垂直间隔距离，以此优化谐振器的热耦合效果，进而提高谐振器的测温准确性。
86.在具体实施过程中，参考图9h和图9i，在通过键合层30将上芯片10和下芯片20垂直扣合并封装为一整体之后，还包括：在第一soi衬底3的底面形成用于连接外部环通道41的第一排线层6，且在第一排线层6上沉积氧化硅绝缘层7。
87.进一步的，在氧化硅绝缘层7上形成用于连接内部圆通道42的第二排线层8。
88.其中，经氧化硅绝缘层7分层和隔离第一排线层6与第二排线层8，且通过第一排线层6以及第二排线层8，使得硅通道40的外部环通道41和内部圆通道42可以与外部电路连接，以便于驱动和感应测温谐振单元1与输频谐振单元2。
89.参考图9j，在第一soi衬底3上的底面沉积保护层9，且刻蚀暴露出背部电极接口5。
90.可选的，保护层9包括聚酰亚胺材料，而具有聚酰亚胺材料的保护层9具有良好的机械和化学性能，以及高温稳定性和低介电常数等特点，能够有效地防止芯片表面被划伤或磨损，可以防止芯片表面被化学物质侵蚀，也可以降低芯片与其他电路之间的电容，减少信号串扰和电磁干扰，同时可以为芯片提供更加可靠的高温保护。
91.需要说明的是，背部电极接口5可以包括若干个的交流驱动电极接口51、交流感应电极接口52、直流偏压电极接口53以及接地电极接口54，用于与外部电路的电连接。
92.即通过上述mems谐振器制备方法形成的mems谐振器，上芯片10和下芯片20经键合层30的键合连接而垂直扣合为一整体，上芯片10内设有的测温谐振单元1与下芯片20内设有的输频谐振单元2面对面设置，硅通道40包括外部环通道41以及设于外部环通道41内的内部圆通道42，内部圆通道42穿过上芯片10经键合层30与输频谐振单元2连接，以此优化芯片内谐振单元的间隔及传热结构，提高了测温谐振单元1与输频谐振单元2的热耦合效果，提高了测温谐振单元1和输频谐振单元2的测温灵敏度与测温稳定性。
93.以上对本技术进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。

技术特征：
1.一种mems谐振器，其特征在于，包括：设有测温谐振单元的上芯片、设有输频谐振单元的下芯片以及设于所述上芯片和所述下芯片之间的键合层；所述上芯片和所述下芯片经所述键合层垂直扣合并封装为一整体，所述测温谐振单元与所述输频谐振单元面对面设置；所述上芯片上设有硅通道，所述硅通道包括用于驱动和感测所述测温谐振单元的外部环通道，以及设于所述外部环通道内且用于驱动和感测所述输频谐振单元的内部圆通道，所述内部圆通道穿过所述上芯片，经所述键合层与所述输频谐振单元连接。2.如权利要求1所述的mems谐振器，其特征在于，所述上芯片包括本征浓度掺杂的第一soi衬底，所述测温谐振单元位于所述第一soi衬底上，且包括至少两个测温振动环、测温锚点以及测温耦合梁；所述测温振动环与所述外部环通道的轴心重合；两个所述测温振动环通过所述测温耦合梁连接，所述测温耦合梁通过所述测温锚点固定在所述第一soi衬底上。3.如权利要求2所述的mems谐振器，其特征在于，所述外部环通道延展至所述测温振动环的部分作为所述测温振动环的驱动电极和感应电极。4.如权利要求2所述的mems谐振器，其特征在于，所述下芯片包括重浓度掺杂的第二soi衬底，所述输频谐振单元位于所述第二soi衬底上，且包括至少两个输频振动环、输频锚点以及输频耦合梁，所述输频振动环与所述内部圆通道的轴心重合；两个所述输频振动环通过所述输频耦合梁连接，所述输频耦合梁通过所述输频锚点固定在所述第二soi衬底上。5.如权利要求4所述的mems谐振器，其特征在于，所述输频振动环内设有功能电极，所述内部圆通道经所述键合层与所述功能电极键合电连接，用于驱动和感测所述输频谐振单元。6.如权利要求4所述的mems谐振器，其特征在于，所述硅通道包括锚点偏压通道，所述锚点偏压通道连通所述测温锚点和所述输频锚点。7.如权利要求2所述的mems谐振器，其特征在于，所述硅通道还包括接地通道，所述键合层包括绕设在所述上芯片和所述下芯片之间的键合环，所述接地通道连通所述键合环。8.如权利要求1至7任一项所述的mems谐振器，其特征在于，所述测温谐振单元与所述输频谐振单元的结构相同，和/或频率相同。9.一种mems谐振器制备方法，应用于如权利要求1至8任一项所述的mems谐振器，其特征在于，包括：提供一上芯片，在所述上芯片中形成测温谐振单元；提供一下芯片，在所述下芯片中形成输频谐振单元；通过键合层将所述上芯片和所述下芯片垂直扣合并封装为一整体，且使得所述测温谐振单元与所述输频谐振单元面对面设置；在所述上芯片上形成用于驱动和感测所述测温谐振单元以及所述输频谐振单元的硅通道，所述硅通道包括用于驱动和感测所述测温谐振单元的外部环通道，以及设于所述外部环通道内且用于驱动和感测所述输频谐振单元的内部圆通道，所述内部圆通道穿过所述上芯片，经所述键合层与所述输频谐振单元连接。10.如权利要求9所述的mems谐振器制备方法，其特征在于，所述硅通道的形成方法，具体包括：在所述上芯片的第一soi衬底的底面刻蚀出初始通道；
在所述初始通道的侧壁沉积绝缘介质层，且基于所述绝缘介质层，填充原位掺杂的多晶硅至所述初始通道，以得到中间通道；在所述第一soi衬底上且与所述中间通道对应处，光刻且刻蚀出用于连通所述中间通道的匹配通道；在所述匹配通道内填充所述原位掺杂的多晶硅，以得到硅通道。11.如权利要求10所述的mems谐振器制备方法，其特征在于，所述测温谐振单元的形成方法，具体包括：在所述第一soi衬底上光刻且刻蚀出谐振结构；去除所述谐振结构活动空间的sio2绝缘层结构，得到测温谐振单元。12.如权利要求10所述的mems谐振器制备方法，其特征在于，所述通过键合层将所述上芯片和所述下芯片垂直扣合并封装为一整体之后，还包括：在所述第一soi衬底的底面形成用于连接所述外部环通道的第一排线层，且在所述第一排线层上沉积氧化硅绝缘层；在所述氧化硅绝缘层上形成用于连接所述内部圆通道的第二排线层；在所述第一soi衬底上的底面沉积保护层，且刻蚀暴露出背部电极接口。

技术总结
本申请涉及谐振器技术领域，公开了一种MEMS谐振器及制备方法，MEMS谐振器包括：设有测温谐振单元的上芯片、设有输频谐振单元的下芯片、设于上芯片和下芯片之间的键合层；上芯片和下芯片经键合层垂直扣合为一整体，且测温谐振单元与输频谐振单元面对面设置；硅通道包括用于驱动和感测测温谐振单元的外部环通道，以及设于外部环通道内且用于驱动和感测输频谐振单元的内部圆通道，内部圆通道穿过上芯片，经键合层与输频谐振单元连接。本申请提高了谐振器的温测准确性和温测灵敏度。了谐振器的温测准确性和温测灵敏度。了谐振器的温测准确性和温测灵敏度。


技术研发人员：雷永庆 朱雁青 李明 金怡 朱彩伟
受保护的技术使用者：麦斯塔微电子（深圳）有限公司
技术研发日：2023.08.30
技术公布日：2023/10/5