电子部件和通信设备的制作方法

1.本发明涉及用于通信设备的电子部件以及通信设备。


背景技术：

2.近年来，不仅移动电话、便携式信息终端和人体穿戴型终端等便携式的无线通信设备，汽车、飞行体和其它输送用设备以及交通信号装置、家庭用电气设备、工业用装置、测量装置等各种各样的设备都具有无线通信功能。通过这样的设备的普及，各种设备、装置和传感器等通过无线通信连接。此外，在这样的设备中，还有具有广播接收功能的设备。
3.在具有无线通信功能和广播接收功能的通信设备中，为了无线通信的稳定化和广播接收的稳定化，有时设有多个天线。用于包括多个天线的通信设备的电子部件中的1个有分配和合成器。分配和合成器用于将信号分配给多个天线，或用于将多个天线所接收的多个信号合成。
4.在日本特开平7-106898号公报、日本特开2001-94316号公报和日本特开2008-172358号公报中，记载有对高频信号进行分配和合成的分配和合成器。在日本特开2000-77873号公报中，记载有对大电力的高频信号进行分配和合成的大电力分配/合成器。此外，在日本特开2000-77873号公报中，记载有通过将包括2个分布常数线路和电阻的威尔金森电路进行8级级联连接，而将大电力分配/合成器宽带化。


技术实现要素：

5.发明所要解决的问题
6.对于具有无线通信功能和广播接收功能的通信设备，小型化、薄形化、高性能化的要求强烈，对用于通信设备的电子部件也要求小型化、薄形化、高性能化。另一方面，为了无线通信的高速化和高功能化以及广播的高速化和高功能化，正在进行将信号的带宽比目前进一步扩展的无线通信方式和广播方式的开发。因此，对于通信设备和用于通信设备的电子部件，要求对多个无线通信方式和多个广播方式的对应、以及宽带化。
7.在现有的分配和合成器中，例如像日本特开2000-77873号公报中记载的那样，能够通过多级化来实现宽带化。但是，这样的话，分配和合成器就会大型化。
8.本发明是鉴于上述问题而完成的，其目的在于，提供一种能够在宽的频带使用的电子部件和通信设备。
9.用于解决问题的方式
10.本发明的电子部件包括：第一输入输出端口；第二输入输出端口；第三输入输出端口；第一电路，其为设置在第一输入输出端口与第二输入输出端口之间的特性阻抗转换电路；第二电路，其为设置在第一输入输出端口与第三输入输出端口之间的特性阻抗转换电路；以及第三电路，其设置在第二输入输出端口与第三输入输出端口之间，具有与第一和第二电路分别成为复共轭的关系的电路结构。
11.在本发明的电子部件中，第一至第三电路也可以分别包含至少1个电感器和至少1
个电容器。在这种情况下，第三电路的至少1个电感器也可以，以相对于第一和第二电路各自的至少1个电容器成为复共轭的关系的方式设置在第三电路。此外，第三电路的至少1个电容器也可以以相对于第一和第二电路各自的至少1个电感器成为复共轭的关系的方式设置在第三电路。
12.在第一至第三电路分别包含至少1个电感器和至少1个电容器的情况下，第一电路也可以，作为至少1个电感器和至少1个电容器，包含：设置在连接第一输入输出端口与第二输入输出端口的第一路径的第一电感器、和设置在第一路径与地线之间的第一电容器。此外，第二电路，也可以作为至少1个电感器和至少1个电容器，包含：设置在连接第一输入输出端口与第三输入输出端口的第二路径的第二电感器、和设置在第二路径与地线之间的第二电容器。此外，第三电路，也可以作为至少1个电感器和至少1个电容器，包含：与第一电感器串联连接的第三电容器、与第二电感器串联连接的第四电容器、和第三电感器。此外，第三电路也可以还包含电阻元件。此外，第三电感器和电阻元件也可以并联地设置于第三电容器与第四电容器之间。
13.此外，在第一至第三电路分别包含至少1个电感器和至少1个电容器的情况下，第一电路也可以，作为至少1个电感器和至少1个电容器，包含：设置在连接第一输入输出端口与第二输入输出端口的第一路径的第一电感器、和第一电容器。此外，第二电路也可以，作为至少1个电感器和至少1个电容器，包含：设置在连接第一输入输出端口与第三输入输出端口的第二路径的第二电感器、和第二电容器。此外，第一电容器与第二电容器也可以相互连接。此外，第三电路也可以，作为至少1个电感器和至少1个电容器，包含：与第一电感器串联连接的第三电容器、与第二电感器串联连接的第四电容器、和第三电感器。此外，第三电路也可以还包含电阻元件。此外，第三电感器和电阻元件也可以并联地设置于第三电容器与第四电容器之间。
14.在第三电路包含第三电容器、第四电容器、第三电感器和电阻元件的情况下，第三电路的电路结构也可以是以第三电感器和电阻元件为中心呈对称的结构。
15.此外，在本发明的电子部件中，第一电路也可以，作为至少1个电感器和至少1个电容器，包含：设置在连接第一输入输出端口与第二输入输出端口的第一路径的第一电容器、和设置在第一路径与地线之间的第一电感器。此外，第二电路也可以，作为至少1个电感器和至少1个电容器，包含：设置在连接第一输入输出端口与第三输入输出端口的第二路径的第二电容器、和设置在第二路径与地线之间的第二电感器。此外，第三电路也可以，作为至少1个电感器和至少1个电容器，包含：与第一电容器串联连接的第三电感器、与第二电容器串联连接的第四电感器、和第三电容器。此外，第三电路也可以还包含电阻元件。此外，第三电容器与电阻元件也可以并联地设置于第三电感器与第四电感器之间。在这种情况下，第三电路的电路结构也可以是以第三电容器和电阻元件为中心呈对称的结构。
16.此外，在本发明的电子部件中，第一电路和第二电路也可以分别与地线连接。
17.此外，在本发明的电子部件中，第一电路与第二电路也可以通过不经由第三电路的多个路径连接。在这种情况下，第一电路与第二电路也可以均不与地线连接。
18.此外，本发明的电子部件也可以还包括：第四输入输出端口；第四电路，其为设置在第一输入输出端口与第四输入输出端口之间的特性阻抗转换电路；以及第五电路，其设置在第三输入输出端口与第四输入输出端口之间，具有与第二和第四电路分别成为复共轭
的关系的电路结构。在这种情况下，第二电路也可以，通过不经由第三电路的多个路径与第一电路连接，并且通过不经由第五电路的多个路径与第四电路连接。
19.此外，本发明的电子部件也可以还包括：设置在第一输入输出端口与第一和第二电路之间的匹配电路。在这种情况下，第一电路、第二电路和匹配电路也可以从1个节点分支。此外，匹配电路也可以包含：设置在连接第一输入输出端口与节点的第三路径的至少1个匹配电路用电容器、和设置在第三路径与地线之间的至少1个匹配电路用电感器。
20.此外，本发明的电子部件也可以为分配和合成器。
21.本发明的通信设备包括：本发明的电子部件、和与电子部件连接的至少1个天线。
22.发明的效果
23.在本发明的电子部件中，在第一输入输出端口与第二输入输出端口之间设置第一电路，在第一输入输出端口与第三输入输出端口之间设置第二电路，在第二输入输出端口与第三输入输出端口之间，设置：具有与第一和第二电路分别成为复共轭的关系的电路结构的第三电路。由此，根据本发明，起到能够实现可在宽的频带使用的电子部件和通信设备这一效果。
附图说明
24.图1是表示本发明的第一实施方式所涉及的电子部件的结构的框图。
25.图2是表示本发明的第一实施方式所涉及的电子部件的电路结构的电路图。
26.图3是表示本发明的第一实施方式所涉及的通信设备的第一例的框图。
27.图4是表示本发明的第一实施方式所涉及的通信设备的第二例的框图。
28.图5是表示本发明的第一实施方式所涉及的电子部件的立体图。
29.图6是表示图5所示的电子部件的主体部的内部的立体图。
30.图7是表示图5所示的电子部件的主体部的电介质层、导体层和通孔的立体图。
31.图8是表示图5所示的电子部件的主体部的第1层电介质层的图案形成面的俯视图。
32.图9是表示图5所示的电子部件的主体部的第2层电介质层的图案形成面的俯视图。
33.图10是表示图5所示的电子部件的主体部的第3层电介质层的图案形成面的俯视图。
34.图11是表示图5所示的电子部件的主体部的第3层电介质层的端子形成面的俯视图。
35.图12是表示比较例的电子部件的电路结构的电路图。
36.图13是表示比较例的模型的隔离的频率特性的特性图。
37.图14是表示比较例的模型的插入损耗的频率特性的特性图。
38.图15是表示比较例的模型的第一输入输出端子的反射损耗的频率特性的特性图。
39.图16是表示比较例的模型的第二输入输出端子的反射损耗的频率特性的特性图。
40.图17是表示第一实施例的模型的隔离的频率特性的特性图。
41.图18是表示第一实施例的模型的插入损耗的频率特性的特性图。
42.图19是表示第一实施例的模型的第一输入输出端子的反射损耗的频率特性的特
性图。
43.图20是表示第一实施例的模型的第二输入输出端子的反射损耗的频率特性的特性图。
44.图21是表示本发明的第二实施方式所涉及的电子部件的结构的框图。
45.图22是表示本发明的第二实施方式所涉及的电子部件的电路结构的电路图。
46.图23是表示第二实施例的模型的隔离的频率特性的特性图。
47.图24是表示第二实施例的模型的插入损耗的频率特性的特性图。
48.图25是表示第二实施例的模型的第一输入输出端子的反射损耗的频率特性的特性图。
49.图26是表示第二实施例的模型的第二输入输出端子的反射损耗的频率特性的特性图。
50.图27是表示本发明的第三实施方式所涉及的电子部件的电路结构的电路图。
51.图28是表示本发明的第四实施方式所涉及的电子部件的结构的框图。
52.图29是表示本发明的第四实施方式所涉及的电子部件的电路结构的电路图。
53.图30是表示第三实施例的模型的隔离的频率特性的特性图。
54.图31是表示第三实施例的模型的插入损耗的频率特性的特性图。
55.图32是表示第三实施例的模型的第一输入输出端子的反射损耗的频率特性的特性图。
56.图33是表示第三实施例的模型的第二输入输出端子的反射损耗的频率特性的特性图。
57.图34是表示本发明的第五实施方式所涉及的电子部件的结构的框图。
58.图35是表示本发明的第五实施方式所涉及的电子部件的电路结构的电路图。
具体实施方式
59.[第一实施方式]
[0060]
以下，参照附图，对本发明的实施方式进行详细说明。首先，参照图1和图2，说明本发明的第一实施方式所涉及的电子部件的结构。图1是表示本实施方式所涉及的电子部件的结构的框图。图2是表示本实施方式所涉及的电子部件的电路结构的电路图。本实施方式所涉及的电子部件1包括：第一输入输出端口11、第二输入输出端口12、第三输入输出端口13、第一电路21、第二电路22和第三电路23。
[0061]
第一电路21在电路结构上设置在第一输入输出端口11与第二输入输出端口12之间。第二电路22在电路结构上设置在第一输入输出端口11与第三输入输出端口13之间。第三电路23在电路结构上设置在第二输入输出端口12与第三输入输出端口13之间。第一和第二电路21、22分别与地线连接。另外，在本技术中，“在电路结构上”这样的表达并不是物理结构的配置，而是指电路图上的配置。
[0062]
在本实施方式中，特别地，电子部件1是对多个信号进行分配或合成的分配和合成器。第一和第二电路21、22是用于将第一至第三输入输出端口11～13各自的阻抗调整为规定的值(例如50ω)的特性阻抗转换电路。
[0063]
第三电路23是在向第二输入输出端口12和第三输入输出端口13中的一个输入信
号的情况下，用于吸收流向第二输入输出端口12和第三输入输出端口13中的另一个的信号的信号吸收电路。在本实施方式中，第三电路23具有与第一和第二电路21、22分别成为复共轭的关系的电路结构。与第一和第二电路21、22分别成为复共轭的关系的电路结构是指，与第一和第二电路21、22各自，阻抗的虚部的符号成为相反的电路结构。
[0064]
此处，将连接第一输入输出端口11与第二输入输出端口12的路径称为第一路径p1，将连接第一输入输出端口11与第三输入输出端口13的路径称为第二路径p2。此外，将设置在第一路径p1的第一电路21的元件称为第一电路21的串联要素，将设置在第一路径p1与地线之间的第一电路21的元件称为第一电路21的并联要素。此外，将设置在第二路径p2的第二电路22的元件称为第二电路22的串联要素，将设置在第二路径p2与地线之间的第二电路22的元件称为第二电路22的并联要素。
[0065]
在本实施方式中，如以下所述，构成第三电路23的元件，以相对于构成第一和第二电路21、22各自的元件成为复共轭的关系的方式，设置在第三电路23。在第三电路23，与第一电路21的串联要素、阻抗的虚部的符号为相反的元件，与第一电路21的串联要素串联连接。此外，与第二电路22的串联要素、阻抗的虚部的符号为相反的元件，与第二电路22的串联要素串联连接。此外，与第一和第二电路21、22各自的并联要素、阻抗的虚部的符号为相反的元件，设置在与第一电路21的串联要素阻抗的虚部的符号为相反的元件、和与第二电路22的串联要素阻抗的虚部的符号为相反的元件之间。
[0066]
电感器与电容器是阻抗的虚部的符号彼此相反的元件。第一至第三电路21～23分别包含至少1个电感器和至少1个电容器。第三电路23的至少1个电感器，以相对于第一和第二电路21、22各自的至少1个电容器成为复共轭的关系的方式，设置在第三电路23。第三电路23的至少1个电容器，以相对于第一和第二电路21、22各自的至少1个电感器成为复共轭的关系的方式，设置在第三电路23。
[0067]
在本实施方式中，特别地，第一电路21包含：设置在第一路径p1的至少1个第一电感器、和设置在第一路径p1与地线之间的至少1个第一电容器。第二电路22包含：设置在第二路径p2的至少1个第二电感器、和设置在第二路径p2与地线之间的至少1个第二电容器。
[0068]
第三电路23包含：与至少1个第一电感器串联连接的至少1个第三电容器、与至少1个第二电感器串联连接的至少1个第四电容器、以及至少1个第三电感器。第三电路23还包含电阻元件r31。至少1个第三电感器和电阻元件r31并联地设置于至少1个第三电容器与至少1个第四电容器之间。第三电路23的电路结构是以至少1个第三电感器和电阻元件r31为中心呈对称的结构。
[0069]
电子部件1还包括匹配电路24。匹配电路24在电路结构上设置在第一输入输出端口11与第一和第二电路21、22之间。匹配电路24与地线连接。第一电路21、第二电路22和匹配电路24从1个节点nd分支。
[0070]
匹配电路24包含：设置在连接第一输入输出端口11与节点nd的第三路径p3的至少1个匹配电路用电容器、和设置在第三路径p3与地线之间的至少1个匹配电路用电感器。另外，第一路径p1通过第三路径p3连接第一输入输出端口11与第二输入输出端口12。此外，第二路径p2通过第三路径p3连接第一输入输出端口11与第三输入输出端口13。
[0071]
以下，参照图2，说明本实施方式所涉及的电子部件1的具体的电路结构。如图2所示，第一电路21包含：2个第一电感器l11、l12、和1个第一电容器c11。第一电感器l11的一端
与节点nd连接。第一电感器l11的另一端与第一电感器l12的一端和第一电容器c11的一端连接。第一电感器l12的另一端与第二输入输出端口12连接。第一电容器c11的另一端与地线连接。
[0072]
第二电路22的结构与第一电路21的结构同样。即，第二电路22包含：2个第二电感器l21、l22、和1个第二电容器c21。第二电感器l21的一端与节点nd连接。第二电感器l21的另一端与第二电感器l22的一端和第二电容器c21的一端连接。第二电感器l22的另一端与第三输入输出端口13连接。第二电容器c21的另一端与地线连接。
[0073]
第三电路23包含：与第一电感器l11、l12串联连接的2个第三电容器c31、c32、与第二电感器l21、l22串联连接的2个第四电容器c33、c34、和1个第三电感器l31。第三电容器c31的一端与第一电感器l12的另一端和第二输入输出端口12连接。第三电容器c31的另一端与第三电容器c32的一端和第三电感器l31的一端连接。第四电容器c33的一端与第二电感器l22的另一端和第三输入输出端口13连接。第四电容器c33的另一端与第四电容器c34的一端和第三电感器l31的另一端连接。
[0074]
第三电容器c32的另一端与电阻元件r31的一端连接。第四电容器c34的另一端与电阻元件r31的另一端连接。第三电路23的阻抗以与第二输入输出端口12的特性阻抗或第三输入输出端口13的特性阻抗匹配的方式调整。具体而言，第三电路23以与第二输入输出端口12或第三输入输出端口13匹配的方式，调整电阻元件r31的抵抗值，。
[0075]
匹配电路24包含：1个匹配电路用电容器c41、和2个匹配电路用电感器l41、l42。匹配电路用电容器c41的一端与第一输入输出端口11和匹配电路用电感器l41的一端连接。匹配电路用电容器c41的另一端与节点nd和匹配电路用电感器l42的一端连接。匹配电路用电感器l41、l42各自的另一端与地线连接。
[0076]
接着，说明本实施方式所涉及的通信设备。本实施方式所涉及的通信设备100包括：本实施方式所涉及的电子部件1和与电子部件1连接的至少1个天线。
[0077]
首先，参照图3，说明通信设备100的第一例。在第一例中，通信设备100包括：电子部件1、1个天线2、和信号处理电路3。天线2与电子部件1的第一输入输出端口11连接。信号处理电路3与电子部件1的第二和第三输入输出端口12、13连接。
[0078]
信号处理电路3是用于实现通信设备100的规定的功能的电路。信号处理电路3也可以包含专用集成电路(asic)、数字信号处理器(dsp)和微型计算机中的至少1个。信号处理电路3也可以还包含仿真电路。
[0079]
在第一例中，电子部件1能够将通过天线2接收的接收信号分配给第二输入输出端口12和第三输入输出端口13。分配了的2个接收信号通过第二和第三输入输出端口12、13输入信号处理电路3并被实施规定的处理。此外，在第一例子，电子部件1能够将从信号处理电路3输出的2个发送信号合成。合成的信号通过第一输入输出端口11供给至天线2。
[0080]
接着，参照图4，说明通信设备100的第二例。在第二例中，通信设备100包括：电子部件1、2个天线2a、2b，和信号处理电路3。天线2a与电子部件1的第二输入输出端口12连接。天线2b与电子部件1的第三输入输出端口13连接。信号处理电路3与电子部件1的第一输入输出端口11连接。
[0081]
在第二例中，电子部件1能够将通过天线2a、2b接收的2个接收信号合成。合成的信号通过第一输入输出端口11输入信号处理电路3并被实施规定的处理。此外，在第二例子，
电子部件1能够将从信号处理电路3输出的发送信号分配给第二输入输出端口12和第三输入输出端口13。分配了的2个发送信号通过第二和第三输入输出端口12、13供给至天线2a，2b。
[0082]
接着，参照图5至图7，说明电子部件1的结构的一例。图5是电子部件1的立体图。图6是表示电子部件1的主体部的内部的立体图。图7是表示电子部件1的主体部的电介质层、导体层和通孔的立体图。电子部件1还包括：用于将第一至第三输入输出端口11～13、第一至第三电路21～23以及匹配电路24一体化的层叠体30。层叠体30包含层叠的多个电介质层和多个导体层，这在之后会详细说明。
[0083]
层叠体30呈长方体形状。层叠体30具有：构成层叠体30的外周部的上表面30a、底面30b和4个侧面30c～30f。上表面30a与底面30b彼此朝向相反侧，侧面30c、30d也彼此朝向相反侧，侧面30e、30f也彼此朝向相反侧。侧面30c～30f与上表面30a和底面30b垂直。在层叠体30，与上表面30a和底面30b垂直的方向是多个电介质层和多个导体层的层叠方向。在图5和图6中，用标注了记号t的箭头表示该层叠方向。上表面30a和底面30b位于层叠方向t的两端。
[0084]
层叠体30包含：构成电子部件1的主要部分的主体部30a、和支承主体部30a的支承基板30b。主体部30a和支承基板30b在层叠方向t上排列。主体部30a具有：构成主体部30a的外周部的上表面、底面和4个侧面。支承基板30b具有：构成支承基板30b的外周部的上表面、底面和4个侧面。主体部30a的上表面与支承基板30b的底面彼此相对。主体部30a的底面构成层叠体30的底面30b。支承基板30b的上表面构成层叠体30的上表面30a。
[0085]
电子部件1还包括：设置在主体部30a的第一至第五端子41、42、43、44、45。如图5所示，第一至第五端子41～45配置在主体部30a的底面即层叠体30的底面30b。第一端子41对应第一输入输出端口11。第二端子42对应第二输入输出端口12。第三端子43对应第三输入输出端口13。第四和第五端子44、45分别与地线连接。
[0086]
接着，参照图7至图11，详细说明主体部30a。主体部30a包含层叠的3层电介质层。以下，将该3层电介质层从主体部30a的上表面侧依次称为第1层至第3层电介质层。此外，将第1层至第3层电介质层以附图标记31～33表示。在图7中，将第1层至第3层电介质层31～33沿层叠方向t(参照图5和图6)相互分离地描绘。
[0087]
第1层至第3层电介质层31～33各自具有图案形成面。第3层电介质层33具有：位于图案形成面的相反侧的端子形成面。图8表示第1层电介质层31的图案形成面。图9表示第2层电介质层32的图案形成面。图10表示第3层电介质层33的图案形成面。图11表示第3层电介质层33的端子形成面。
[0088]
如图8所示，在第1层电介质层31的图案形成面，形成有：导体层101、102、103、104、105、第一电路21用的导体层111、112、113、第二电路22用的导体层121、122、123、第三电路23用的导体层131、132、135、电阻元件用的导体层136、以及匹配电路24用的导体层141、142、143。
[0089]
导体层111、112、121、122、135、136、141、142分别具有位于彼此相反侧的第1端和第2端。导体层111、112各自的第1端与导体层113连接。导体层121、122各自的第1端与导体层123连接。导体层135的第1端与导体层131连接。导体层141的第1端与导体层104连接。导体层142的第1端与导体层143连接。
[0090]
此外，在电介质层31，形成有：通孔t101、t102、t103、t104、t105、t106、t107、t109、t110、t112、t115、t118、t119、t120、t121、t122、t123。通孔t101～t105分别与导体层101～105连接。
[0091]
通孔t106与导体层111的第2端的附近部分连接。通孔t107与导体层112的第2端的附近部分连接。通孔t109与导体层121的第2端的附近部分连接。通孔t110与导体层122的第2端的附近部分连接。通孔t112与导体层131连接。通孔t115与导体层132连接。通孔t118与导体层135的第2端的附近部分连接。通孔t119与导体层136的第1端的附近部分连接。通孔t120与导体层136的第2端的附近部分连接。通孔t121与导体层141的第2端的附近部分连接。通孔t122与导体层142的第2端的附近部分连接。通孔t123与导体层142的第1端的附近部分连接。
[0092]
如图9所示，在第2层电介质层32的图案形成面，形成有：第一电路21用的导体层213、第二电路22用的导体层223、第三电路23用的导体层231、232、233、234、以及匹配电路24用的导体层243。
[0093]
此外，在电介质层32，形成有：通孔t201、t202、t203、t204、t205、t206、t207、t208、t209、t210、t211、t212、t213、t214、t215、t216、t217、t218、t219、t220、t221、t222、t223、t224。通孔t201～t207、t209、t210、t212、t215、t218～t223分别与形成于第1层电介质层31的通孔t101～t107、t109、t110、t112、t115、t118～t123连接。
[0094]
通孔t208与导体层213连接。通孔t211与导体层223连接。通孔t213与导体层231连接。通孔t214与导体层232连接。通孔t216与导体层233连接。通孔t217与导体层234连接。通孔t224与导体层243连接。
[0095]
如图10所示，在第3层电介质层33的图案形成面，形成有：导体层301、302、303、304、305、第一电路21用的导体层311、312、313、导体层314、第二电路22用的导体层321、322、323、第三电路23用的导体层331、332、333、334、335、导体层337、以及匹配电路24用的导体层341、342、343。导体层313、323与导体层305连接。导体层331与导体层302连接。导体层333与导体层303连接。导体层343与导体层301连接。
[0096]
导体层311、312、314、321、322、335、341、342分别具有位于彼此相反侧的第1端与第2端。导体层311的第1端与导体层321的第1端连接。导体层312的第1端与导体层331连接。导体层314的第1端与导体层313连接。导体层314的第2端与导体层342的第1端的附近部分连接。导体层322的第1端与导体层333连接。导体层341的第1端与导体层301连接。导体层342的第1端与导体层304连接。
[0097]
形成于第2层电介质层32的通孔t201～t205分别与导体层301～305连接。此外，在图10中，虚线表示形成于第2层电介质层32的通孔t206～t224的连接位置。通孔t206与导体层311的第2端的附近部分连接。通孔t207与导体层312的第2端的附近部分连接。通孔t208与导体层313连接。通孔t209与导体层321的第2端的附近部分连接。通孔t210与导体层322的第2端的附近部分连接。通孔t211与导体层323连接。
[0098]
通孔t212与导体层337连接。通孔t213与导体层331连接。通孔t214、t219在相互不同的位置与导体层332连接。通孔t215与导体层335的第1端的附近部分连接。通孔t216与导体层333连接。通孔t217、t220在相互不同的位置与导体层334连接。通孔t218与导体层335的第2端的附近部分连接。通孔t221与导体层341的第2端的附近部分连接。通孔t222与导体
层342的第2端的附近部分连接。通孔t223与导体层311的第2端的附近部分连接。通孔t224与导体层343连接。
[0099]
此外，在电介质层33，形成有：通孔t301、t302、t303、t304、t305。通孔t301～t305分别与导体层301～305连接。
[0100]
如图11所示，在第3层电介质层33的端子形成面，形成有第一至第五端子41～45。此外，在图11中，虚线表示通孔t301～t305的连接位置。通孔t301～t305分别与第一至第五端子41～45连接。
[0101]
图5所示的层叠体30，以第3层电介质层33的端子形成面成为层叠体30的底面30b的方式，在支承基板30b的底面上层叠第1层至第3层电介质层31～33而构成。另外，电子部件1也可以包括：介于主体部30a的第一电介质层31与支承基板30b之间的、未图示的绝缘层。
[0102]
以下，说明电子部件1的构成要素与图7至图11所示的主体部30a的内部的构成要素的对应关系。首先，说明第一电路21。第一电感器l11由通过通孔t106、t206相互连接的导体层111、311构成。第一电感器l12由通过通孔t107、t207相互连接的导体层112、312构成。第一电容器c11由导体层113、213和导体层113、213之间的电介质层31构成。
[0103]
接着，说明第二电路22。第二电感器l21由通过通孔t109、t209相互连接的导体层121、321构成。第二电感器l22由通过通孔t110、t210相互连接的导体层122、322构成。第二电容器c21由导体层123、223和导体层123、223之间的电介质层31构成。
[0104]
接着，说明第三电路23。第三电容器c31由导体层131、231和导体层131、231之间的电介质层31构成。第三电容器c32由导体层131、232和导体层131、232之间的电介质层31构成。第四电容器c33由导体层132、233和导体层132、233之间的电介质层31构成。第四电容器c34由导体层132、234和导体层132、234之间的电介质层31构成。第三电感器l31由通过通孔t118、t228相互连接的导体层135、335构成。电阻元件r31由导体层136构成。
[0105]
接着，说明匹配电路24。匹配电路用电容器c41由导体层143、243和导体层143、243之间的电介质层31构成。匹配电路用电感器l41由通过通孔t121、t221相互连接的导体层141、341构成。匹配电路用电感器l42由通过通孔t122、t222相互连接的导体层142、342构成。
[0106]
接着，对本实施方式所涉及的电子部件1和通信设备100的作用和效果进行说明。本实施方式所涉及的电子部件1是分配和合成器。表示分配和合成器的特性的主要的参数之一为隔离(isolation)。电子部件1的隔离的定义如下。在对第二输入输出端口12输入有电力p20的高频信号的情况下，将从第三输入输出端口13输出的信号的电力设为p23。隔离i以以下的式(1)定义。
[0107]
i＝10log(p23/p20)
……
(1)
[0108]
隔离i例如优选为-10db以下。在本实施方式中，在第二输入输出端口12与第三输入输出端口13之间，设置有：具有与第一和第二电路21、22分别成为复共轭的关系的电路结构的第三电路23。由此，根据本实施方式，能够扩展隔离i成为规定的大小以下的频带。
[0109]
以下，参照仿真(simulation)的结果，说明本实施方式的效果。首先，说明仿真中所用的第一实施例的模型和比较例的模型。第一实施例的模型是本实施方式所涉及的电子部件1的模型。比较例的模型是作为普通的威尔金森(wilkinson)型的分配和合成器的比较
例的电子部件51的模型。
[0110]
图12是表示比较例的电子部件51的电路结构的电路图。比较例的电子部件51包括：第一输入输出端口11、第二输入输出端口12、第三输入输出端口13、电感器l51、l52、电容器c51、以及电阻元件r51。电感器l51设置在第一输入输出端口11与第二输入输出端口12之间。电感器l52设置在第一输入输出端口11与第三输入输出端口13之间。电阻元件r51设置在第二输入输出端口12与第三输入输出端口13之间。电容器c51，其一端与电感器l51和电阻元件r51各自的一端连接，其另一端与电感器l51和电阻元件r51各自的另一端连接。
[0111]
在仿真中，对第一实施例的模型和比较例的模型分别求取隔离、插入损耗、第一输入输出端口11的反射损耗、和第二输入输出端口12的反射损耗。另外，电子部件1的插入损耗和反射损耗的定义如下所述。在对第一输入输出端口11输入有电力p10的电力的情况下，将在第一输入输出端口11反射的信号的电力设为p11，将从第二输入输出端口12输出的信号的电力设为p12。此外，在对第二输入输出端口12输入有电力p20的高频信号的情况下，将在第二输入输出端口12反射的信号的电力设为p22，将从第一输入输出端口11输出的信号的电力设为p21。插入损耗il、第一输入输出端口11的反射损耗rl1、和第二输入输出端口12的反射损耗rl2分别以下述的式(2)～(4)定义。
[0112]
il＝10log(p12/p10)
……
(2)
[0113]
rl1＝10log(p11/p10)
……
(3)
[0114]
rl2＝10log(p22/p20)
……
(4)
[0115]
比较例的电子部件51的隔离、插入损耗、第一输入输出端口11的反射损耗、和第二输入输出端口12的反射损耗的定义与电子部件1的隔离i、插入损耗il、第一输入输出端口11的反射损耗rl1、和第二输入输出端口12的反射损耗rl2的定义相同。
[0116]
图13是表示比较例的模型的隔离的频率特性的特性图。在图13中，横轴为频率，纵轴隔离。在比较例的模型中，在频率为4729～5304mhz的范围内的情况下，隔离成为-10db以下。因此，隔离成为-10db以下的带宽为575mhz。此外，将带宽除以中心频率而得到的值即比带宽为11.5％。
[0117]
图14是表示比较例的模型的插入损耗的频率特性的特性图。在图14中，横轴为频率，纵轴为插入损耗。在将插入损耗表示为-x(db)时，x的值在5000mhz为3.54。
[0118]
图15是表示比较例的模型的第一输入输出端口11的反射损耗的频率特性的特性图。图16是表示比较例的模型的第二输入输出端口12的反射损耗的频率特性的特性图。在图15和图16各个图中，横轴为频率，纵轴为反射损耗。在将第一输入输出端口11的反射损耗表示为-r1(db)时，r1的值在2400mhz为9.56，在5000mhz为9.52，在6000mhz为9.50。此外，在将第二输入输出端口12的反射损耗表示为-r2(db)时，r2的值在2400mhz为9.66，在5000mhz为15.28，在6000mhz为11.1。
[0119]
图17是表示第一实施例的模型的隔离的频率特性的特性图。在图17中，横轴为频率，纵轴为隔离。在第一实施例的模型中，在频率为2015～8228mhz的范围的情况下，隔离成为-10db以下。因此，隔离成为-10db以下的带宽为6213mhz。此外，将带宽除以中心频率而得到的值即比带宽为121.3％。
[0120]
图18是表示第一实施例的模型的插入损耗的频率特性的特性图。在图18中，横轴为频率，纵轴为插入损耗。在将插入损耗表示为-x(db)时，x的值在2400mhz为3.52，在
6000mhz为3.34。
[0121]
图19是表示第一实施例的模型的第一输入输出端口11的反射损耗的频率特性的特性图。图20是表示第一实施例的模型的第二输入输出端口12的反射损耗的频率特性的特性图。在图19和图20各个图中，横轴为频率，纵轴为反射损耗。在将第一输入输出端口11的反射损耗表示为-r1(db)时，r1的值在2400mhz为18.05，在5000mhz为19.27，在6000mhz为29.86。此外，在将第二输入输出端口12的反射损耗表示为-r2(db)时，r2的值在2400mhz为19.27，在5000mhz为29.41，在6000mhz为28.93。
[0122]
由图13和图17所示的结果可知，第一实施例的模型中隔离成为-10db以下的带宽为比较例的模型中隔离成为-10db以下的带宽的10.8倍。这样，根据本实施方式，能够扩展隔离成为规定的大小以下的频带。此外，由图18至图20所示的结果可知，在第一实施例的模型中，例如在2400～6000mhz的宽的频带，在实用上具有充分的特性。这样，根据本实施方式，能够在宽的频带使用电子部件1。
[0123]
另外，在比较例的电子部件51中，作为使隔离成为-10db以下的带宽成为与本实施方式所涉及的电子部件1同等的宽度的方法，例如考虑如日本特开2000-77873号公报中记载的那样，将由电感器l51、l52、电容器c51和电阻元件r51构成的电路部分多级(例如10级以上)级联连接。但是，这样的话，电子部件51会大型化。与此相对，根据本实施方式，能够不使电子部件1大型化地扩展隔离成为规定的大小以下的频带。
[0124]
[第二实施方式]
[0125]
接着，说明本发明的第二实施方式。首先，参照图21和图22，说明本实施方式所涉及的电子部件的结构。图21是表示本实施方式所涉及的电子部件的结构的框图。图22是表示本实施方式所涉及的电子部件的电路结构的电路图。
[0126]
本实施方式所涉及的电子部件61的结构，除未设置匹配电路24以外，与第一实施方式所涉及的电子部件1的结构相同。在本实施方式中，第一输入输出端口11与节点nd连接。
[0127]
接着，参照仿真的结果，说明本实施方式所涉及的电子部件61的特性的一例。在仿真中，使用作为本实施方式所涉及的电子部件61的模型的第二实施例的模型，求取隔离、插入损耗、第一输入输出端口11的反射损耗、和第二输入输出端口12的反射损耗。另外，本实施方式所涉及的电子部件61的隔离、插入损耗、第一输入输出端口11的反射损耗、和第二输入输出端口12的反射损耗的定义，与第一实施方式所涉及的电子部件1的隔离i、插入损耗il、第一输入输出端口11的反射损耗rl1、和第二输入输出端口12的反射损耗rl2的定义相同。
[0128]
图23是表示第二实施例的模型的隔离的频率特性的特性图。在图23中，横轴为频率，纵轴为隔离。在第二实施例的模型中，在频率为1805～7983mhz的范围内的情况下，隔离成为-10db以下。因此，隔离成为-10db以下的带宽为6178mhz。此外，将带宽除以中心频率而得到的值即比带宽为126.2％。
[0129]
图24是表示第二实施例的模型的插入损耗的频率特性的特性图。在图24中，横轴为频率，纵轴为插入损耗。在将插入损耗表示为-x(db)时，x的值在2400mhz为3.57，在6000mhz为3.28。
[0130]
图25是表示第二实施例的模型的第一输入输出端口11的反射损耗的频率特性的
特性图。图26是表示第二实施例的模型的第二输入输出端口12的反射损耗的频率特性的特性图。在图25和图26各个图中，横轴为频率，纵轴为反射损耗。在将第一输入输出端口11的反射损耗表示为-r1(db)时，r1的值在2400mhz为10.66，在5000mhz为17.03，在6000mhz为39.21。此外，在将第二输入输出端口12的反射损耗表示为-r2(db)时，r2的值在2400mhz为11.62，在5000mhz为22.65，在6000mhz为29.34。
[0131]
由图25所示的结果可知，第二实施例的模型中隔离成为-10db以下的带宽，与第一实施方式中说明的、第一实施例的模型中隔离成为-10db以下的带宽大致相同。这样，根据本实施方式，能够扩展隔离成为规定的大小以下的频带。此外，由图24至图26所示的结果可知，在第二实施例的模型中，例如在2400～6000mhz的宽的频带，在实用上具有充分的特性。这样，根据本实施方式，能够在宽的频带使用电子部件61。
[0132]
本实施方式中的其它结构、作用和效果与第一实施方式同样。
[0133]
[第三实施方式]
[0134]
接着，参照图27，说明本发明的第三实施方式。本实施方式所涉及的电子部件71在以下方面与第二实施方式所涉及的电子部件61不同。本实施方式所涉及的电子部件71代替第二实施方式中的第一至第三电路21～23，而包括第一电路26、第二电路27和第三电路28。电子部件71中的第一至第三电路26～28的电路结构上的配置，与第二实施方式所涉及的电子部件61中的第一至第三电路21～23的电路结构上的配置相同。第三电路28具有与第一和第二电路26、27分别成为复共轭的关系的电路结构。第一至第三电路26～28的功能分别与第二实施方式中的第一至第三电路21～23的功能相同。
[0135]
第一电路26包含：设置在连接第一输入输出端口11与第二输入输出端口12的第一路径p1的至少1个第一电容器、和设置在第一路径p1与地线之间的至少1个第一电感器。第二电路27包含：设置在连接第一输入输出端口11与第三输入输出端口13的第二路径p2的至少1个第二电容器、和设置在第二路径p2与地线之间的至少1个第二电感器。
[0136]
第三电路23包含：与至少1个第一电容器串联连接的至少1个第三电感器、与至少1个第二电容器串联连接的至少1个第四电感器、和至少1个第三电容器。第三电路23还包含电阻元件r81。至少1个第三电容器和电阻元件r81并联地设置于至少1个第三电感器与至少1个第四电感器之间。第三电路28的电路结构是以至少1个第三电容器和电阻元件r81为中心呈对称的结构。
[0137]
以下，参照图27，说明本实施方式所涉及的电子部件71的具体的电路结构。如图27所示，第一电路26包含：2个第一电容器c61、c62、和1个第一电感器l61。第一电容器c61的一端与节点nd连接。第一电容器c61的另一端与第一电容器c62的一端和第一电感器l61的一端连接。第一电容器c62的另一端与第二输入输出端口12连接。第一电感器l61的另一端与地线连接。
[0138]
第二电路27的结构与第一电路26的结构同样。即，第二电路27包含：2个第二电容器c71、c72、和1个第二电感器l71。第二电容器c71的一端与节点nd连接。第二电容器c71的另一端与第二电容器c72的一端和第二电感器l71的一端连接。第二电容器c72的另一端与第三输入输出端口13连接。第二电感器l71的另一端与地线连接。
[0139]
第三电路28包含：与第一电容器c61、c62串联连接的2个第三电感器l81、l82、与第二电容器c71、c72串联连接的2个第四电感器l83、l84、和1个第三电容器c81。第三电感器
l81的一端与第一电容器c62的另一端和第二输入输出端口12连接。第三电感器l81的另一端与第三电感器l82的一端和第三电容器c81的一端连接。第四电感器l83的一端与第二电容器c72的另一端和第三输入输出端口13连接。第四电感器l83的另一端与第四电感器l84的一端和第三电容器c81的另一端连接。
[0140]
第三电感器l82的另一端与电阻元件r81的一端连接。第四电感器l84的另一端与电阻元件r81的另一端连接。
[0141]
另外，电子部件71也可以和第一实施方式所涉及的电子部件1同样地，在电路结构上包括：设置在第一输入输出端口11与第一和第二电路26、27之间的匹配电路。本实施方式中的其它结构、作用和效果与第一或第二实施方式相同。
[0142]
[第四实施方式]
[0143]
接着，说明本发明的第四实施方式。首先，参照图28和图29，说明本实施方式所涉及的电子部件的结构。图28是表示本实施方式所涉及的电子部件的结构的框图。图29是表示本实施方式所涉及的电子部件的电路结构的电路图。
[0144]
本实施方式所涉及的电子部件401的结构基本上与第一实施方式所涉及的电子部件1的结构相同。即，电子部件401包括：第一至第三输入输出端口11～13、第一至第三电路21～23、和匹配电路24。
[0145]
第一至第三电路21～23和匹配电路24的结构除以下的点以外与第一实施方式相同。在本实施方式中，第一电路21与第二电路22通过不经由第三电路23的多个路径连接。在本实施方式中，特别地，第一电路21与第二电路22通过经由节点nd的1个路径、以及不经由节点nd和第三电路23的另一个路径连接。第一电路21和第二电路22均不与地线连接。
[0146]
如图29所示，在本实施方式中，第一电路21的第一电容器c11与第二电路22的第二电容器c21相互连接。连接第一电容器c11与第二电容器c21的路径对应于上述的“不经由节点nd和第三电路23的另一个路径”。
[0147]
此外，第三电路23代替第一实施方式中的第三电感器l31和电阻元件r31而包含：串联连接的2个电感器l31a、l31b、和串联连接的2个电阻元件r31a、r31b。电感器l31a的一端与第三电容器c31、c32的各一端连接。电感器l31b的一端与第四电容器c33、c34的各一端连接。电感器l31a、l31b各自的另一端相互连接。
[0148]
电阻元件r31a的一端与第三电容器c32的另一端连接。电阻元件r31b的一端与第四电容器c34的另一端连接。电阻元件r31a、r31b各自的另一端相互连接。
[0149]
接着，参照仿真的结果，说明本实施方式所涉及的电子部件401的特性的一例。在仿真中，使用作为本实施方式所涉及的电子部件401的模型的第三实施例的模型，求取隔离、插入损耗、第一输入输出端口11的反射损耗、和第二输入输出端口12的反射损耗。另外，本实施方式所涉及的电子部件1的隔离、插入损耗、第一输入输出端口11的反射损耗、和第二输入输出端口12的反射损耗的定义，与第一实施方式所涉及的电子部件1的隔离i、插入损耗il、第一输入输出端口11的反射损耗rl1、和第二输入输出端口12的反射损耗rl2的定义相同。
[0150]
图30是表示第三实施例的模型的隔离的频率特性的特性图。在图30中，横轴为频率，纵轴为隔离。在第三实施例的模型中，在频率为3574～5719mhz的范围内的情况下，隔离成为-10db以下。因此，隔离成为-10db以下的带宽为2145mhz。此外，将带宽除以中心频率而
得到的值即比带宽为46.2％。
[0151]
图31是表示第三实施例的模型的插入损耗的频率特性的特性图。在图24中，横轴为频率，纵轴为插入损耗。在将插入损耗表示为-x(db)时，x的值在3574mhz为3.62，在5179mhz为3.55。
[0152]
图32是表示第三实施例的模型的第一输入输出端口11的反射损耗的频率特性的特性图。图33是表示第三实施例的模型的第二输入输出端口12的反射损耗的频率特性的特性图。在图32和图33各个图中，横轴为频率，纵轴为反射损耗。在将第一输入输出端口11的反射损耗表示为-r1(db)时，r1的值在3574mhz为13.17，在5179mhz为11.13。此外，在将第二输入输出端口12的反射损耗表示为-r2(db)时，r2的值在3574mhz为20.09，在5179mhz为21.83。
[0153]
由图30所示的结果可知，第三实施例的模型中隔离成为-10db以下的带宽，比第一实施方式中说明的比较例的模型中隔离成为-10db以下的带宽宽。这样，根据本实施方式，能够扩展隔离成为规定的大小以下的频带。此外，由图31至图33所示的结果可知，在第三实施例的模型中，例如在3574～5719mhz的宽的频带，在实用上具有充分的特性。这样，根据本实施方式，能够在宽的频带使用电子部件401。
[0154]
另外，本实施方式所涉及的电子部件401也可以和第二实施方式所涉及的电子部件61同样地，不设置匹配电路24。本实施方式中的其它结构、作用和效果与第一或第二实施方式相同。
[0155]
[第五实施方式]
[0156]
接着，参照图34和图35，说明本发明的第五实施方式。图34是表示本实施方式所涉及的电子部件的结构的框图。图35是表示本实施方式所涉及的电子部件的电路结构的电路图。
[0157]
本实施方式所涉及的电子部件501的结构在以下方面与第四实施方式所涉及的电子部件401的结构不同。电子部件501除第一至第三输入输出端口11～13、第一至第三电路21～23和匹配电路24之外，还包括：第四输入输出端口14、第四电路524、和第五电路525。
[0158]
第四电路524在电路结构上设置在第一输入输出端口11与第四输入输出端口14之间。第四电路524和第一至第三电路21～23同样地，是用于将第四电路524的阻抗调整为规定的值(例如50ω)的特性阻抗转换电路。
[0159]
在本实施方式中，第二电路22通过不经由第三电路23的多个路径与第一电路21连接，并且通过不经由第五电路525的多个路径与第四电路524连接。在本实施方式中，特别地，第二电路22与第四电路524通过经由节点nd的1个路径、和不经由节点nd和第五电路525的另一个路径连接。第一、第二和第四电路21、22、524均不与地线连接。
[0160]
如图35所示，第四电路524的结构和第一和第二电路21、22的结构同样。即，第四电路524包含：2个电感器l241、l242、和1个电容器c241。电感器l241的一端与节点nd连接。电感器l241的另一端与电感器l242的一端和电容器c241的一端连接。电感器l242的另一端与第四输入输出端口14连接。电容器c241的另一端，与第一电路21的第一电容器c11和第二电路22的第二电容器c21的连接点连接。
[0161]
如图35所示，第二电路22的第二电容器c21与第四电路524的电容器c241相互连接。连接第二电容器c21与电容器c241的路径对应于上述的“不经由节点nd和第五电路525
的另一个路径”。
[0162]
第五电路525在电路结构上设置在第三输入输出端口13与第四输入输出端口14之间。第五电路525和第三电路23同样地，是在向第三输入输出端口13和第四输入输出端口14中的一个输入信号的情况下，用于吸收流向第三输入输出端口13和第四输入输出端口14的另一个的信号的信号吸收电路。第五电路525具有与第二和第四电路22、524分别成为复共轭的关系的电路结构。即，构成第五电路525的元件，以与分别构成第二和第四电路22、524的元件成为复共轭的关系的方式，设置在第五电路525。
[0163]
电子部件1还包括：第一副电路511、第二副电路512、和第三副电路513。第一至第三副电路511～513相互连接。第三电路23由第一和第二副电路511、512构成。第五电路525由第二和第三副电路512、513构成。第二副电路512用于第三电路23和第五电路525双方。
[0164]
第一副电路511包含：与第一电感器l11、l12串联连接的2个电容器c311、c312、电感器l31a、和电阻元件r31a。第二副电路512包含：与第二电感器l21、l22串联连接的2个电容器c321、c322、电感器l31b、和电阻元件r31b。第三副电路513包含：与电感器l241、l242串联连接的2个电容器c331、c332、电感器l31c、和电阻元件r31c。电容器c311、c312分别相当于第四实施方式中的第三电容器c31、c32，电容器c321、c322分别相当于第四实施方式中的第四电容器c33、c34。
[0165]
电容器c311的一端与第一电感器l12和第二输入输出端口12连接。电容器c311的另一端与电容器c312的一端和电感器l31a的一端连接。电容器c321的一端与第二电感器l22和第三输入输出端口13连接。电容器c321的另一端与电容器c322的一端和电感器l31b的一端连接。电容器c331的一端与电感器l242和第四输入输出端口14连接。电容器c331的另一端与电容器c332的一端和电感器l31c的一端连接。电感器l31a、l31b、l341c各自的另一端相互连接。
[0166]
电容器c312的另一端与电阻元件r31a的一端连接。电容器c322的另一端与电阻元件r31b的一端连接。电容器c332的另一端与电阻元件r31c的一端连接。电阻元件r31a、r31b、r31c各自的另一端相互连接。
[0167]
在本实施方式中，第三电路23包含：电容器c311、c312、c321、c322、电感器l31a、l31b、和电阻元件r31a、r31b。第五电路525包含：电容器c321、c322、c331、c332、电感器l31b、l31c、和电阻元件r31b、r31c。电容器c321、c322、电感器l31b和电阻元件r31b用于第三电路23和第五电路525双方。
[0168]
另外，本实施方式所涉及的电子部件501，在着眼于第二电路22、第四电路524和第五电路525时，还能够视为：第二电路22对应于本发明的“第一电路”和“第二电路”中的一个，第四电路524对应于本发明的“第一电路”和“第二电路”中的另一个，第五电路525对应于本发明的“第三电路”。在这种情况下，能够视为：本实施方式所涉及的电子部件501是包括2个“第一电路”和“第二电路”中的一个，包括1个“第一电路”和“第二电路”中的另一个，包括2个“第三电路”的电子部件。
[0169]
本实施方式中的其它结构、作用和效果与第四实施方式相同。
[0170]
另外，本发明并不限定于上述各实施方式，而能够进行各种变更。例如，只要满足权利要求的范围的要件，分支侧的输入输出端口的数量、各电路的电感器和电容器的数量和配置并不限定于各实施方式所示的例子，而是任意的。分支侧的输入输出端口的数量并
不限定于2个或3个，也可以为4个以上。
[0171]
此外，本发明的电子部件也可以除图1或图21所示的结构之外，还包含滤波器等其它电路。在这种情况下，第一至第三输入输出端口11～13中的至少1个也可以设置在层叠体30的内部。
[0172]
此外，本发明的第一至第三电路并不限定于分配和合成器，还能够应用于分支器、分路器、混合器、分离器(splitter)、分配器(divider)、组合器、3db混合器等具有各种功能的电子部件。
[0173]
此外，本发明的电子部件只要具有满足权利要求的范围的电路结构，就不限定于参照图5至图11进行说明的层叠体30，而能够使用低温共烧陶瓷(ltcc)多层电路板而构成，或使用分立元件即芯片电容器、芯片电感器和芯片电阻而构成。
[0174]
此外，在第三实施方式中，第一电路26和第二电路27也可以和第四实施方式中的第一和第二电路21、22同样地，通过不经由第三电路28的多个路径而连接。具体而言，第一电路27的第一电感器l6与第二电路27的第二电感器l71也可以相互连接。第一电路26和第二电路27也可以均不与地线连接。
[0175]
此外，在第五实施方式中，第一、第二和第四电路21、22、524也可以和第一实施方式中的第一和第二电路21、22同样地，均与地线连接。在这种情况下，第一电路21的第一电容器c11、第二电路22的第二电容器c21、以及第四电路524的电容器c241也可以不相互连接。

技术特征：
1.一种电子部件，其特征在于，包括：第一输入输出端口；第二输入输出端口；第三输入输出端口；第一电路，其为设置在所述第一输入输出端口与所述第二输入输出端口之间的特性阻抗转换电路；第二电路，其为设置在所述第一输入输出端口与所述第三输入输出端口之间的特性阻抗转换电路；以及第三电路，其设置在所述第二输入输出端口与所述第三输入输出端口之间，具有与所述第一和第二电路分别成为复共轭的关系的电路结构。2.根据权利要求1所述的电子部件，其特征在于，所述第一至第三电路分别包含至少1个电感器和至少1个电容器，所述第三电路的所述至少1个电感器，以相对于所述第一和第二电路各自的所述至少1个电容器成为复共轭的关系的方式，设置在所述第三电路，所述第三电路的所述至少1个电容器，以相对于所述第一和第二电路各自的所述至少1个电感器成为复共轭的关系的方式，设置在所述第三电路。3.根据权利要求2所述的电子部件，其特征在于，所述第一电路，作为所述至少1个电感器和所述至少1个电容器，包含：设置在连接所述第一输入输出端口与所述第二输入输出端口的第一路径的第一电感器、和设置在所述第一路径与地线之间的第一电容器，所述第二电路，作为所述至少1个电感器和所述至少1个电容器，包含：设置在连接所述第一输入输出端口与所述第三输入输出端口的第二路径的第二电感器、和设置在所述第二路径与所述地线之间的第二电容器，所述第三电路，作为所述至少1个电感器和所述至少1个电容器，包含：与所述第一电感器串联连接的第三电容器、与所述第二电感器串联连接的第四电容器、和第三电感器，所述第三电路还包含电阻元件，所述第三电感器和所述电阻元件并联地设置于所述第三电容器与所述第四电容器之间。4.根据权利要求2所述的电子部件，其特征在于，所述第一电路，作为所述至少1个电感器和所述至少1个电容器，包含：设置在连接所述第一输入输出端口与所述第二输入输出端口的第一路径的第一电感器、和第一电容器，所述第二电路，作为所述至少1个电感器和所述至少1个电容器，包含：设置在连接所述第一输入输出端口与所述第三输入输出端口的第二路径的第二电感器、和第二电容器，所述第一电容器与所述第二电容器相互连接，所述第三电路，作为所述至少1个电感器和所述至少1个电容器，包含：与所述第一电感器串联连接的第三电容器、与所述第二电感器串联连接的第四电容器、和第三电感器，所述第三电路还包含电阻元件，所述第三电感器和所述电阻元件并联地设置于所述第三电容器与所述第四电容器之间。
5.根据权利要求3或4所述的电子部件，其特征在于，所述第三电路的所述电路结构是以所述第三电感器和所述电阻元件为中心呈对称的结构。6.根据权利要求2所述的电子部件，其特征在于，所述第一电路，作为所述至少1个电感器和所述至少1个电容器，包含：设置在连接所述第一输入输出端口与所述第二输入输出端口的第一路径的第一电容器、和设置在所述第一路径与地线之间的第一电感器，所述第二电路，作为所述至少1个电感器和所述至少1个电容器，包含：设置在连接所述第一输入输出端口与所述第三输入输出端口的第二路径的第二电容器、和设置在所述第二路径与所述地线之间的第二电感器，所述第三电路，作为所述至少1个电感器和所述至少1个电容器，包含：与所述第一电容器串联连接的第三电感器、与所述第二电容器串联连接的第四电感器、和第三电容器，所述第三电路还包含电阻元件，所述第三电容器与所述电阻元件并联地设置于所述第三电感器与所述第四电感器之间。7.根据权利要求6所述的电子部件，其中，所述第三电路的所述电路结构是以所述第三电容器和所述电阻元件为中心呈对称的结构。8.根据权利要求1或2所述的电子部件，其特征在于，所述第一电路和所述第二电路分别与地线连接。9.根据权利要求1或2所述的电子部件，其特征在于，所述第一电路与所述第二电路通过不经由所述第三电路的多个路径连接。10.根据权利要求9所述的电子部件，其特征在于，所述第一电路与所述第二电路均不与地线连接。11.根据权利要求1～10中的任一项所述的电子部件，其特征在于，还包括：第四输入输出端口；第四电路，其为设置在所述第一输入输出端口与所述第四输入输出端口之间的特性阻抗转换电路；以及第五电路，其设置在所述第三输入输出端口与所述第四输入输出端口之间，具有与所述第二和第四电路分别成为复共轭的关系的电路结构。12.根据权利要求11所述的电子部件，其特征在于，所述第二电路，通过不经由所述第三电路的多个路径与所述第一电路连接，并且通过不经由所述第五电路的多个路径与所述第四电路连接。13.根据权利要求1～12中的任一项所述的电子部件，其特征在于，还包括：设置在所述第一输入输出端口与所述第一和第二电路之间的匹配电路。14.根据权利要求13所述的电子部件，其中，所述第一电路、所述第二电路和所述匹配电路从1个节点分支，所述匹配电路包含：设置在连接所述第一输入输出端口与所述节点的第三路径的匹配电路用电容器、和设置在所述第三路径与地线之间的匹配电路用电感器。
15.根据权利要求1～14中的任一项所述的电子部件，其特征在于，所述电子部件是分配和合成器。16.一种通信设备，其特征在于，包括：权利要求1～15中的任一项所述的电子部件；和与所述电子部件连接的至少1个天线。

技术总结
本发明的电子部件(1)包括：第一输入输出端口(11)；第二输入输出端口(12)；第三输入输出端口(13)；第一电路(21)，其为设置在第一输入输出端口(11)与第二输入输出端口(12)之间的特性阻抗转换电路的；第二电路(22)，其为设置在第一输入输出端口(11)与第三输入输出端口(13)之间的特性阻抗转换电路；以及第三电路(23)，其设置在第二输入输出端口(12)与第三输入输出端口(13)之间，具有与第一和第二电路(21、22)分别成为复共轭的关系的电路结构的。22)分别成为复共轭的关系的电路结构的。22)分别成为复共轭的关系的电路结构的。


技术研发人员：户田慎一郎
受保护的技术使用者：TDK株式会社
技术研发日：2022.03.14
技术公布日：2023/10/5