一种芯片的测试电路系统的制作方法

1.本实用新型涉及芯片测试技术领域，尤其涉及一种芯片的测试电路系统。


背景技术：

2.芯片制造过程中，任何一个微小的工艺误差和变动都会导致芯片缺陷，使得芯片无法正常工作。专用集成电路芯片回片后，需要进行一道板级测试，主要是验证芯片的功能，用于检测功能通路及结构，以确保器件能完全实现设计规范所规定的功能。
3.通过实践发现，板级测试这种测试环境，对芯片本身的功能测试会引入很多不确定性的外部干扰，其中电源问题最为常见，从而难以避免误判结论的产生，导致芯片的测试结果与芯片理论结果产生差距，增加了查找问题的调试时间，增加了测试成本，延长了项目周期。
4.如采用现有的自动化测试平台ni(美国国家仪器公司，national instruments)pxi(pci extensions for instrumentation，面向仪器系统的pci扩展)，通过使用pxi和labview开发新的fct(功能测试，functional circuit test)系统，可实现高精度、高效且高速的测试测量。其中，pxi系统可以提供高性能的模块化仪器和丰富的i/o，这些i/o具有专用的同步功能和主要的软件功能，适用于从设备检验到自动化生产测试等测试测量应用，labview可以实现可视化的界面开发。但这种测试设备及测试方法的成本极高。
5.在实现本实用新型过程中，申请人发现现有技术中至少存在如下问题：
6.现有芯片的测试电路系统在芯片测试中容易因电源问题产生外部干扰，产生误判结论，增加了测试时间和成本。


技术实现要素：

7.本实用新型的目的在于提供一种芯片的测试电路系统，以解决现有技术中存在的芯片的测试电路系统在芯片测试中容易因电源问题产生外部干扰，产生误判结论，增加了测试时间和成本的技术问题。本实用新型提供的诸多技术方案中的优选技术方案所能产生的诸多技术效果详见下文阐述。
8.为实现上述目的，本实用新型提供了以下技术方案：
9.本实用新型提供的一种芯片的测试电路系统，包括用于放置待测芯片且对所述待测芯片进行测试的测试主板，所述测试主板上至少设置有数据接口、显示接口、电源接口、及电源电路；所述测试主板与所述待测芯片电连接；通过所述数据接口对所述待测芯片进行测试数据的发送和接收，所述显示接口用于与测试仪表连接；所述电源接口与所述电源电路连接，所述电源电路与所述待测芯片电连接且向所述待测芯片进行供电；所述电源电路包括至少一路ldo低压差线性稳压器，每路所述ldo低压差线性稳压器均与所述显示接口电连接，且通过短路电阻与所述待测芯片电连接。
10.优选的，所述测试电路系统还包括fpga测试板，所述fpga测试板与所述数据接口电连接。
11.优选的，所述测试电路系统还包括mcu测试板，所述mcu测试板也与所述数据接口电连接。
12.优选的，所述fpga测试板为基于zcu102的测试板，所述mcu测试板为基于stm32f103的测试板。
13.优选的，所述测试主板上还设置有信号发生器电路，所述信号发生器电路包括时钟芯片和晶振，所述信号发生器电路与所述待测芯片电连接且向所述待测芯片提供60mhz～500mhz的差分信号。
14.优选的，所述待测芯片与所述测试主板焊接固定，且所述待测芯片与所述电源电路、信号发生器电路通过短路电阻连接。
15.优选的，所述时钟芯片的型号为cdcm61001，所述晶振为25mhz有源晶振。
16.优选的，所述测试主板还设置有用于对所述信号发生器电路及所述待测芯片进行复位的复位电路，所述复位电路分别与所述信号发生器电路及待测芯片电连接。
17.优选的，所述数据接口的连接器为高速fmc连接器，所述显示接口的连接器为转塔连接器。
18.优选的，所述ldo低压差线性稳压器的型号为max8902b。
19.实施本实用新型上述技术方案中的一个技术方案，具有如下优点或有益效果：
20.本实用新型中，电源接口与电源电路形成冗余设计，待测芯片既可以直接用测试仪表进行供电，也可以通过电源电路供电。在芯片测试过程中，如果认为可能出现电源供电问题，可以通过切换测试仪表供电、电源电路供电去排除，从而可以降低外部电源问题干扰的影响，降低了误判结论产生的可能，节约了测试时间和成本，成本较自动化测试平台也明显更低。
附图说明
21.为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，附图中：
22.图1是本实用新型的实施例一中芯片的测试电路系统的结构示意图；
23.图2是本实用新型的实施例二中芯片的测试电路系统的结构示意图；
24.图3是本实用新型的实施例三中芯片的测试电路系统的结构示意图；
25.图中：1、测试主板；11、数据接口；12、显示接口；13、电源接口；14、电源电路；15、信号发生器电路；16、复位电路；2、待测芯片；3、fpga测试板；4、mcu测试板；5、测试仪表。
具体实施方式
26.为了使本实用新型的目的、技术方案及优点更加清楚明白，下文将要描述的各种示例性实施例将要参考相应的附图，这些附图构成了示例性实施例的一部分，其中描述了实现本实用新型可能采用的各种示例性实施例。除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。应明白，它们仅是与如所附权利要求书中所详述的、本实用新型公开的一些
方面相一致的流程、方法和装置等的例子，还可使用其他的实施例，或者对本文列举的实施例进行结构和功能上的修改，而不会脱离本实用新型的范围和实质。
27.在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”等指示的是基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的元件必须具有的特定的方位、以特定的方位构造和操作。术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。术语“多个”的含义是两个或两个以上。术语“相连”、“连接”应做广义理解，例如，可以是固定连接、可拆卸连接、一体连接、机械连接、电连接、通信连接、直接相连、通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
28.为了说明本实用新型所述的技术方案，下面通过具体实施例来进行说明，仅示出了与本实用新型实施例相关的部分。
29.实施例一：
30.如图1所示，本实用新型提供了一种芯片的测试电路系统，包括用于放置待测芯片2且对待测芯片2进行测试的测试主板1，测试主板1上至少设置有数据接口11、显示接口12、电源接口13及电源电路14。测试主板1与待测芯片2电连接，从而可通过测试主板1进行待测芯片2的各种功能测试。通过数据接口11对待测芯片2进行测试数据的发送和接收，具体而言，在待测芯片2的测试过程中，与待测芯片2通信，进行测试数据的发送和接收。显示接口12与测试仪表5连接，测试仪表5用于显示待测芯片2测试过程中的各种中间和最后结果信号，如示波器、万用表、源表等。电源接口13与电源电路14连接，电源电路14与待测芯片2电连接且向待测芯片2进行供电。电源电路14包括至少一路ldo低压差线性稳压器，优选为四路，每路ldo低压差线性稳压器均与显示接口12电连接，并通过短路电阻与待测芯片2电连接，短路电阻可起到取代0欧姆电阻的功能与效果，方便测试。ldo低压差线性稳压器的型号为max8902b。max8902b为ad公司的低噪声、低压差ldo稳压器，可提供500ma的输出电流，0.6v～5.3v的输出电压，从而满足各种不同芯片的测试需要。本实用新型中，电源接口13与电源电路14形成冗余设计，待测芯片2既可以直接用测试仪表5进行供电，也可以通过电源电路14供电，ldo低压差线性稳压器通过短路电阻与待测芯片2电连接，便于进行测试。在芯片测试过程中，如果认为可能出现电源供电问题，可以通过切换测试仪表5供电、电源电路14供电去排除，从而可以降低外部电源问题干扰的影响，降低了误判结论产生的可能，节约了测试时间和成本，成本较自动化测试平台也明显更低。
31.实施例二：
32.如图2所示，测试电路系统还包括fpga测试板3，fpga测试板3与数据接口11电连接，fpga测试板3用于进行数字信号的发送和接收，具体而言，在待测芯片2的测试过程中，fpga测试板3与待测芯片2通信，进行测试数据的发送和接收。测试电路系统还包括mcu测试板4，mcu测试板4与数据接口11电连接，mcu测试板4为冗余设计，用于进行数据发送和接收，与fpga测试板3的功能相同，可替代fpga测试板3，由于fpga测试板3的硬件代码每次生成比特流时的综合时间较长，而采用mcu测试板可以更快速将硬件代码转换为比特流，从而节省时间，提高测试效率。fpga测试板3为基于zcu102的开发板，mcu测试板4为基于stm32f103的
开发板。基于赛灵思zcu102芯片、意法半导体stm32f103芯片的测试板种类较多，集成了多种功能，生态也较为成熟，便于对待测芯片2的各种功能进行全面测试，提高测试效率，降低测试成本。
33.实施例三：
34.如图3所示，测试主板1还设置有信号发生器电路15，信号发生器电路15包括时钟芯片和晶振，信号发生器电路15待测芯片2电连接，且向待测芯片2提供60mhz～500mhz的差分信号。时钟芯片的型号为cdcm61001，晶振为25mhz有源晶振。25mhz有源晶振直接形成一个完整的振荡器，信号电平固定，可产生更为稳定、质量好的振荡信号，可降低测试干扰。cdcm61001为ti公司的一款低相位噪声、全集成压控振荡器时钟合成器芯片，具有一个通用输出缓冲器，可接受25mhz晶振信号输入，从而与25mhz有源晶振匹配。信号发生器电路15为冗余设计，在待测芯片2的测试过程中，如果初步推断时钟可能有问题，可以通过切换测试仪表5的输入时钟信号、信号发生器电路15的时钟信号进行排除，从而进行时钟问题的快速排查处理，提高测试效率。
35.作为可选的实施方式，待测芯片2与测试主板1焊接固定，并与电源电路14、信号发生器电路15通过短路电阻连接。具体地，待测芯片2的引脚直接到数据接口11、显示接口12及复位电路16，同时与电源电路14、信号发生器电路15通过短路电阻。
36.作为可选的实施方式，测试主板1还设置有用于对信号发生器电路15及待测芯片2进行复位的复位电路16，复位电路16能够对信号发生器电路15、待测芯片2进行复位，复位电路16分别与信号发生器电路15及待测芯片2电连接。复位电路16为硬件复位，可以用来使信号发生器电路15、待测芯片2恢复到初始状态，为冗余设计，可与测试中的软件复位功能进行对比，也可以提高测试效率。
37.作为可选的实施方式，数据接口11的连接器为高速fmc连接器，显示接口12的连接器为转塔连接器。高速fmc连接器可以很好的提高测试主板1与数据接口11连接设备(fpga测试板3及mcu测试板4)之间的接触稳定性，避免接触不良引起测试数据错误。转塔连接器可以实现测试主板1与测试仪表5之间的牢固对接，可避免测试过程中脱落造成短路、数据错误的出现。数据接口11、显示接口12采用的连接器可有效避免数据错误，从而有效减少了测试过程中的外部干扰，降低了误判结论的产生，可减少测试时间，降低测试成本。
38.本实用新型的工作过程为：根据指定的测试要求，设置好测试主板1上的短路电路、开关、必要仪器等，确保整个测试主板1处于单一一种测试状态下，fpga系统测试板3通过数据接口11将测试数据送往待测芯片2中，同时启动测试和读取测试结果在pc端显示，并同时查看测试仪表5上显示的数值。本实用新型在现有测试pcb板上增加了冗余电路设计，如电源电路、信号发生器电路、复位电路等，同时改变传统的接口连接器，在保留传统的测试过程上，可增加另一套冗余测试，两套测试可以通过短路电阻、开关、短路帽来组合选择想要的测试环境电路。在不改变测试周围环境下的条件下，本实用新型可以灵活的一步一步改变测试变量条件，每一次测试结果都可以与上一次结果形成鲜明对比，更快速准确知道测试问题点来自测试环境还是芯片本身，减少了误判结论的产生，从而降低了测试时间和成本。
39.实施例仅是一个特例，并不表明本实用新型就这样一种实现方式。
40.以上所述仅为本实用新型的较佳实施例而已，本领域技术人员知悉，在不脱离本
实用新型的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等同替换。另外，在本实用新型的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本实用新型的精神和范围。因此，本实用新型不受此处所公开的具体实施例的限制，所有落入本技术的权利要求范围内的实施例都属于本实用新型的保护范围。

技术特征：
1.一种芯片的测试电路系统，其特征在于，包括用于放置待测芯片且对所述待测芯片进行测试的测试主板，所述测试主板上至少设置有数据接口、显示接口、电源接口、及电源电路；所述测试主板与所述待测芯片电连接；通过所述数据接口对所述待测芯片进行测试数据的发送和接收，所述显示接口用于与测试仪表连接；所述电源接口与所述电源电路连接，所述电源电路与所述待测芯片电连接且向所述待测芯片进行供电；所述电源电路包括至少一路ldo低压差线性稳压器，每路所述ldo低压差线性稳压器均与所述显示接口电连接，且通过短路电阻与所述待测芯片电连接。2.根据权利要求1所述的一种芯片的测试电路系统，其特征在于，所述测试电路系统还包括fpga测试板，所述fpga测试板与所述数据接口电连接。3.根据权利要求2所述的一种芯片的测试电路系统，其特征在于，所述测试电路系统还包括mcu测试板，所述mcu测试板也与所述数据接口电连接。4.根据权利要求3所述的一种芯片的测试电路系统，其特征在于，所述fpga测试板为基于zcu102的测试板，所述mcu测试板为基于stm32f103的测试板。5.根据权利要求1所述的一种芯片的测试电路系统，其特征在于，所述测试主板上还设置有信号发生器电路，所述信号发生器电路包括时钟芯片和晶振，所述信号发生器电路与所述待测芯片电连接且向所述待测芯片提供60mhz～500mhz的差分信号。6.根据权利要求5所述的一种芯片的测试电路系统，其特征在于，所述待测芯片与所述测试主板焊接固定，且所述待测芯片与所述电源电路、信号发生器电路通过短路电阻连接。7.根据权利要求5所述的一种芯片的测试电路系统，其特征在于，所述时钟芯片的型号为cdcm61001，所述晶振为25mhz有源晶振。8.根据权利要求5-7任一项所述的一种芯片的测试电路系统，其特征在于，所述测试主板还设置有用于对所述信号发生器电路及所述待测芯片进行复位的复位电路，所述复位电路分别与所述信号发生器电路及待测芯片电连接。9.根据权利要求1所述的一种芯片的测试电路系统，其特征在于，所述数据接口的连接器为高速fmc连接器，所述显示接口的连接器为转塔连接器。10.根据权利要求1所述的一种芯片的测试电路系统，其特征在于，所述ldo低压差线性稳压器的型号为max8902b。

技术总结
本实用新型公开了一种芯片的测试电路系统，涉及芯片测试技术领域，解决了现有芯片测试中容易因电源问题产生外部干扰，产生误判结论，增加了测试时间和成本的技术问题。该系统包括测试主板，测试主板上至少设置有数据接口、显示接口、电源接口、及电源电路；通过数据接口对待测芯片进行测试数据的发送和接收，显示接口用于与测试仪表连接；电源接口与电源电路连接，电源电路与待测芯片电连接且向待测芯片进行供电；电源电路包括至少一路LDO低压差线性稳压器，与显示接口电连接，且通过短路电阻与待测芯片电连接。本实用新型可以通过切换测试仪表供电、电源电路供电去排除电源问题的干扰，降低了误判结论产生的可能，节约了测试时间和成本。时间和成本。时间和成本。


技术研发人员：张龙泉
受保护的技术使用者：深圳市九天睿芯科技有限公司
技术研发日：2023.03.29
技术公布日：2023/9/26