测定装置、测定方法以及存储介质与流程

1.本发明涉及测定装置测定方法以及存储介质。


背景技术：

2.近年来，搭载有锂离子二次电池等二次电池的电动车辆的普及正在推进。二次电池伴随于重复充放电或伴随于时间的经过而劣化。作为诊断二次电池的劣化的进展程度的方法，交流阻抗测定法是公知的。
3.在交流阻抗测定法中，测定响应电流(电压)相对于施加于电极系的交流电压(电流)，其比成为阻抗。作为其表记法，经常使用伯德图和奈奎斯特图。伯德图是将所施加的交流电压的频率f(hz)的对数标绘在横轴、并将阻抗的绝对值|z|(ω)的对数与相位差θ(deg)分别标绘在纵轴而得到的图。|z|是所施加的交流电压与响应电流的振幅之比，θ是电压与电流的相位之差。在奈奎斯特图中，在横轴取阻抗的实数部、并在纵轴取阻抗的虚数部而将阻抗表记于复数平面上。实数部re[z](电阻)能够由式：re[z]＝|z|cosθ计算，虚数部im[z](电抗)能够由式：im[z]＝|z|sinθ计算。
[0004]
在日本特开2019-191030号记载了一种电池信息处理系统，其对与包括多个二次电池的电池模块的特性相关的信息进行处理，其中，所述电池信息处理系统具备：解析装置，其对所述电池模块的交流阻抗的测定结果进行解析；以及存储装置，其存储有表现所述交流阻抗的等效电路模型所包括的多个电路常数与所述特性之间的相关关系，所述解析装置在与所述交流阻抗的实数分量相关的伯德图即第一频率特性图上和与所述交流阻抗的虚数分量相关的伯德图即第二频率特性图上标绘所述交流阻抗的测定结果，通过对于所述第一频率特性图上的标绘结果的拟合处理而取得第一多项式曲线，并且通过对于所述第二频率特性图上的标绘结果的拟合处理而取得第二多项式曲线，将所述第一多项式曲线以及所述第二多项式曲线变换为与所述交流阻抗的实数分量和虚数分量相关的奈奎斯特图上的阻抗曲线，从所述阻抗曲线提取所述多个电路常数，通过参照所述相关关系，根据所提取的所述多个电路常数评价所述特性。
[0005]
在日本特开2013-029412号中记载了一种电池阻抗测定装置，其用于对多个电池单体串联连接、且在产生包括高频域的负载变动的状态下驱动实际负载的电池模块实时进行测定监视的电池监视装置，所述电池阻抗测定装置包括：dft运算部，其对所述各单体的电压波形数据以及电流波形数据进行离散傅里叶变换，并通过将电压波形数据的离散傅里叶变换结果除以电流波形数据的离散傅里叶变换结果来运算阻抗；电路模型选择部，其基于由该dft运算部运算出的阻抗数据的特征来选择最佳的等效电路模型；以及电路常数推定运算部，其在由该电路模型选择部选择的等效电路模型中进行常数拟合，并且在该日本特开2013-029412号记载了在所述电池阻抗测定装置中，所述电路模型选择部对于等效电路模型的具体的结构，以1)沃伯格(warbrug)元件的有无、2)lr并联电路的有无、3)rc并联电路的级数的次序而依次决定。


技术实现要素：

[0006]
在交流阻抗测定中，对输出信号(电压或电流)相对于交流的输入信号(电压或电流)之比|z|以及相位延迟θ进行测定。通过改变输入信号的频率f而得到不同的限速过程的|z|以及θ。即，以(1)输入微弱的交流信号、(2)将响应从时间场向频率场快速傅里叶变换、(3)算出输出/输入阻抗比|z|以及相位延迟θ(伯德图)、(4)将阻抗实部、虚部显示于复数平面上(奈奎斯特图)这样的次序进行测定。阻抗向量由在横轴标绘实部(z’)、并在纵轴标绘虚部(z”)的奈奎斯特图表现。作为二次电池的等效电路，使用将电阻r与电容器c并联连接而得到的r/c并联电路。在二次电池的交流阻抗测定中，需要决定测定对象的二次电池的等效电路，但理想的是，一个r/c并联电路在奈奎斯特图上显现为独立的半圆弧。然而，在实际的二次电池中多个圆弧重合而显现，因此难以正确地分离。尤其是，与其他相比较小的圆弧分量难以目视确认，遗漏了详细的电阻分量。即，难以认清由r/c并联电路表现的圆弧分量为多少个。
[0007]
本发明的方案是考虑这样的情况而完成的，目的之一在于提供能够在二次电池的交流阻抗测定中更精确地计数等效电路中的r/c并联电路数的测定装置、测定方法以及存储介质。
[0008]
为了解决上述课题而达成该目的，本发明采用了以下的方案。
[0009]
(1)：本发明的一方案的测定装置具备阻抗运算器以及用于相对于所述阻抗运算器输入输出信号的信号输入输出接口，所述阻抗运算器执行如下(s1)～(s5)的处理。
[0010]
(s1)所述阻抗运算器在作为对数轴的横轴标绘频率f(hz)、并在纵轴标绘相位θ(度)而制作伯德图。
[0011]
(s2)所述阻抗运算器在制作出的伯德图上提取顶点，作为r/c并联电路数而计数+1，以所述顶点为中心对能够由r/c并联电路表示的峰的形状进行拟合。
[0012]
(s3)所述阻抗运算器将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去。
[0013]
(s4)所述阻抗运算器若无法在伯德图上提取顶点则结束r/c并联电路数的鉴定，但若提取顶点则重复所述(s2)以及所述(s3)。其中，顶点的相位(θ)的大小是预先设定的θ1以上。
[0014]
(s5)所述阻抗运算器报告r/c并联电路数的总计数数量。
[0015]
其中，在(s1)中，所述阻抗运算器在制作伯德图时，进行电感分量与扩散分量的拟合，并将该电感分量与该扩散分量从测定结果的伯德图中除去。
[0016]
另外，在(s2)中，为了辨别测定噪声与顶点，而预先设定顶点的相位(θ)的大小的下限值(θ0)，所述阻抗运算器从θ值为θ0以上的顶点候补中提取顶点。
[0017]
并且，在步骤s4中，预先设定顶点的相位(θ)的大小的下限值(θ1)，所述阻抗运算器将θ值为θ1以上的顶点候补提取为顶点。
[0018]
(2)：本发明的一方案的测定方法包括：
[0019]
步骤s1，处理器在作为对数轴的横轴标绘频率f(hz)、并在纵轴标绘相位θ(度)而制作伯德图；
[0020]
步骤s2，处理器在制作出的伯德图上提取顶点，作为r/c并联电路数而计数+1，以所述顶点为中心对能够由r/c并联电路表示的峰的形状进行拟合；
[0021]
步骤s3，处理器将拟合出的能够由r/c并联电路表现的伯德图分量从制作出的伯德图中减去；
[0022]
步骤s4，处理器以若无法在伯德图上提取顶点则进入步骤s5、若进一步提取顶点则重复步骤s2以及步骤s3的方式选择处理；以及
[0023]
步骤s5，处理器报告r/c并联电路数的总计数数量，并结束r/c并联电路数的鉴定。
[0024]
其中，在步骤s1中，在制作伯德图时，进行电感分量与扩散分量的拟合，并将该电感分量与该扩散分量从测定结果的伯德图中除去。
[0025]
另外，在步骤s2中，为了辨别测定噪声与顶点，而预先设定顶点的相位(θ)的大小的下限值(θ0)，处理器从θ值为θ0以上的顶点候补中提取顶点。
[0026]
并且，在步骤s4中，预先设定顶点的相位(θ)的大小的下限值(θ1)，处理器将θ值为θ1以上的顶点候补提取为顶点。
[0027]
(3)：本发明的一方案的计算机可读取的非暂时性的存储介质存储使搭载于阻抗测定装置所具备的阻抗运算器的处理器进行如下处理的程序，
[0028]
在作为对数轴的横轴标绘频率f(hz)、并在纵轴标绘相位θ(度)而制作伯德图，在制作出的伯德图上提取顶点，作为r/c并联电路数而计数+1，以所述顶点为中心对能够由r/c并联电路表示的峰的形状进行拟合；
[0029]
将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去；
[0030]
若无法在伯德图上提取顶点则报告r/c并联电路的总计数数量并结束r/c并联电路数的鉴定，若进一步提取顶点，则重复作为r/c并联电路数而计数+1、以所述顶点为中心对能够由r/c并联电路表示的峰的形状进行拟合、并将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去的处理。
[0031]
根据(1)～(3)的方案，能够对在表示合成阻抗的伯德图中无法区别的圆弧分量进行区别，能够更精确地计数等效电路中的r/c并联电路数。
附图说明
[0032]
图1是说明测定装置的使用方式的框图。
[0033]
图2是用于说明由本实施方式的阻抗测定装置进行的r/c等效电路数的计数的伯德图。
[0034]
图3是用于说明由本实施方式的阻抗测定装置进行的r/c等效电路数的计数的伯德图。
[0035]
图4是用于说明由本实施方式的阻抗测定装置进行的r/c等效电路数的计数的伯德图。
[0036]
图5是用于说明由本实施方式的阻抗测定装置进行的r/c等效电路数的计数的伯德图。
[0037]
图6是用于说明由本实施方式的阻抗测定装置进行的r/c等效电路数的计数的伯德图。
[0038]
图7是用于说明由本实施方式的阻抗测定装置进行的r/c等效电路数的计数的伯德图。
[0039]
图8是用于说明由本实施方式的阻抗测定装置进行的r/c等效电路数的计数的伯
德图。
[0040]
图9是用于说明由以往的阻抗测定装置进行的r/c等效电路数的计数的伯德图。
[0041]
图10是说明本实施方式的阻抗测定方法的流程图。
具体实施方式
[0042]
以下，参照附图对本发明的测定装置、测定方法以及存储介质的实施方式进行说明。
[0043]
在本发明中，二次电池没有特别限定，但锂离子二次电池是优选的方案。
[0044]
[测定装置]
[0045]
本实施方式的测定装置100具备后述的阻抗运算器80以及用于相对于阻抗运算器80输入输出信号的信号输入输出接口(未图示)。阻抗运算器80还具备用于将来自交流电压监视器60以及交流电流监视器70的信号输入的接口。测定装置100可以由阻抗运算器80构成，但也可以将交流电压监视器60、交流电流监视器、电流传感器12、扫描信号产生器50综合。
[0046]
在示出测定装置100的使用方式的图1中，在二次电池10与电流传感器12的串联电路的两端连接有扫描信号产生器50。扫描信号产生器50将输出频率进行扫描变化的交流信号向二次电池10与电流传感器12的串联电路输出。
[0047]
交流电压监视器60对二次电池10的两端的交流电压进行测定并将该交流电压向阻抗运算器80输入。交流电流监视器70对向电流传感器12流动的交流电流进行测定并将该交流电流向阻抗运算器80输入。
[0048]
阻抗运算器80算出扫描信号产生器50的输出信号的各频率下的交流电压监视器60的测定电压与交流电流监视器70的测定电流之比即二次电池10的复数阻抗。
[0049]
阻抗运算器80中的r/c并联电路数的鉴定如以下那样进行。(1)阻抗运算器80在横轴标绘扫描信号产生器50的输出信号的频率f(hz)(对数轴)、并在纵轴标绘相位θ(度)而制作伯德图(图2)。此时，进行电感(l)分量与扩散(例如，cpe)分量的拟合，并将该电感分量与该扩散分量从测定结果的伯德图中除去。
[0050]
(2)接着，阻抗运算器80在制作出的伯德图上提取极大且最大的点(以下也称为“顶点”。)t1，作为r/c并联电路数而计数1。阻抗运算器80以点t1为中心对能够由r/c并联电路表示的峰的形状进行拟合(图3)。需要说明的是，为了辨别测定噪声与极大且最大的点，而设定有舍弃的θ值(θ0)，阻抗运算器80从相位(θ)的值为预先设定的θ0以上的点中提取极大且最大的点。
[0051]
(3)阻抗运算器80接着将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去(图4)。即，阻抗运算器80对相同的频率(hz)的相位(θ)的值做减法。
[0052]
(4)阻抗运算器80若无法在伯德图上提取极大且最大的点(顶点)则结束由阻抗运算器80进行的r/c并联电路数的鉴定，但若还提取极大且最大的点(顶点)，则重复(2)以及(3)。
[0053]
在对伯德图上的顶点的高度而言，预先设定的相位(θ)的大小成为预先设定的θ1(例如，0.5)以下时，停止r/c并联电路数的计数增加。
[0054]
(2-2)阻抗运算器80在伯德图上进一步提取顶点t2，作为r/c并联电路数而计数2。
以顶点t2为中心对能够由r/c并联电路表示的峰的形状进行拟合(图5)。
[0055]
(3-2)阻抗运算器80将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去(图6)。
[0056]
(4-2)阻抗运算器80若无法在伯德图上提取极大且最大的点(顶点)则结束由阻抗运算器80进行的r/c并联电路数的鉴定，但若还提取极大且最大的点则进一步重复(2)以及(3)。
[0057]
(2-3)阻抗运算器80在伯德图上提取顶点t3，作为r/c并联电路数而计数3。以顶点t3为中心对能够由r/c并联电路表示的峰的形状进行拟合(图7)。
[0058]
(3-3)阻抗运算器80将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去(图8)。
[0059]
(4-3)阻抗运算器80若无法在伯德图上提取极大且最大的点(顶点)则结束由阻抗运算器80进行的r/c并联电路数的鉴定，但若还提取极大且最大的点则进一步重复(2)以及(3)。
[0060]
在图8中，阻抗运算器80无法进一步提取顶点，因此在此结束r/c并联电路数的鉴定。
[0061]
(5)阻抗运算器80报告r/c并联电路数的总计数数量。本实施方式的阻抗运算器80能够从图2所示的伯德图提取3个顶点。即，本发明的阻抗测定装置100能够从图2所示的伯德图将r/c并联电路数鉴定为3。
[0062]
在图9中示出由以往的阻抗测定装置进行的r/c并联电路数的鉴定结果。以往的阻抗测定装置能够从与图2相同的伯德图将r/c并联电路数鉴定为2。
[0063]
因此，本发明的阻抗测定装置能够提取以往在合成了的阻抗数据中无法提取而遗漏的圆弧分量(r/c并联电路)，能够进行更精确的阻抗测定。
[0064]
本实施方式的阻抗测定装置具备阻抗运算器以及信号输入输出接口。该构成要素例如通过cpu(central processing unit)等硬件处理器执行程序(软件)而实现。这些构成要素中的一部分或全部可以通过lsi(large scale integration)、asic(application specific integrated circuit)、fpga(field-programmable gate array)、gpu(graphics processing unit)等硬件(包括电路部：circuitry)来实现，也可以通过软件与硬件的协同配合来实现。程序可以预先保存于hdd(hard disk drive)、闪存器等存储装置(具备非暂时性的存储介质的存储装置)，也可以保存于dvd、cd-rom等可装卸的存储介质(非暂时性的存储介质)，并通过存储介质装配于驱动装置而安装。
[0065]
上述说明的实施方式能够如以下这样表现。
[0066]
一种装置，其具备：
[0067]
存储介质(storagemedium)，其保存能够由计算机读入的命令(computer-readable instructions)；以及
[0068]
处理器，其与所述存储介质连接，
[0069]
所述处理器通过执行能够由所述计算机读入的命令(the processorexecuting the computer-readable instructions to：)，从而进行如下处理：
[0070]
在横轴标绘频率f(hz)(对数轴)、并在纵轴标绘相位θ(度)而制作伯德图；
[0071]
在制作出的伯德图上提取极大且最大的点(以下也称为“顶点”。)t1，作为r/c并联
电路数计数1，以点t1为中心对能够由r/c并联电路表示的峰的形状进行拟合；
[0072]
将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去；
[0073]
若无法在伯德图上提取极大且最大的点(顶点)则结束r/c并联电路数的鉴定并报告r/c并联电路数的总计数数量，若进一步提取极大且最大的点(顶点)则重复(步骤s2)以及(步骤s3)。
[0074]
[测定方法]
[0075]
本实施方式的测定方法具备以下的步骤s1～s5。
[0076]
在本实施方式的测定方法的说明中，参照图10所示的流程图、图1的结构图以及图2～4的伯德图。另外，交流电压监视器60以及交流电流监视器70将测定数据向阻抗运算器80输入。
[0077]
(步骤s1)搭载于阻抗运算器80的处理器(以下，简称为“处理器”。)在横轴标绘频率f(hz)(对数轴)、并在纵轴标绘相位θ(度)而制作伯德图(图2)。此时，进行电感(l)分量与扩散(例如、cpe)分量的拟合，并将该电感分量与该扩散分量从测定结果的伯德图中除去。
[0078]
(步骤s2)处理器在制作出的伯德图上提取极大且最大的点(以下也称为“顶点”。)t1，作为r/c并联电路数而计数-+-1。处理器以点t1为中心对能够由r/c并联电路表示的峰的形状进行拟合(图3)。需要说明的是，为了辨别测定噪声与极大且最大的点，而设定有舍弃的θ值(θ0)，处理器从θ值为θ0以上的点中提取极大且最大的点(顶点)。
[0079]
(步骤s3)处理器接着将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去(图4)。即，处理器对相同的频率(hz)的相位(θ)的值做减法。
[0080]
(步骤s4)处理器若无法在伯德图上提取极大且最大的点(顶点)则进入步骤s5。阻抗运算器80若进一步提取极大且最大的点(顶点)，则重复(步骤s2)以及(步骤s3)。
[0081]
(步骤s5)处理器报告r/c并联电路数的总计数数量，并结束r/c并联电路数的鉴定。
[0082]
[程序]
[0083]
本实施方式的程序是向搭载于上述的阻抗运算器的处理器命令以下(s1)～(s5)的处理的程序。
[0084]
(s1)在横轴标绘频率f(hz)(对数轴)、并在纵轴标绘相位θ(度)而制作伯德图。
[0085]
(s2)在制作出的伯德图上提取顶点，作为r/c并联电路数而计数+1，以所述顶点为中心对能够由r/c并联电路表示的峰的形状进行拟合。
[0086]
(s3)将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去。
[0087]
(s4)若无法在伯德图上提取顶点则报告r/c并联电路的总计数数量并结束r/c并联电路数的鉴定，若进一步提取顶点则重复(s2)以及(s3)的处理。
[0088]
(s5)报告r/c并联电路数的总计数数量。
[0089]
以上使用实施方式说明了本发明的具体实施方式，但本发明丝毫不被这样的实施方式限定，在不脱离本发明的主旨的范围内能够施加各种变形以及替换。

技术特征：
1.一种测定装置，其是二次电池的交流阻抗的测定装置，其中，所述测定装置具备阻抗运算器以及用于所述阻抗运算器与连接于所述阻抗运算器的设备输入输出信号的信号输入输出接口，所述阻抗运算器执行如下(s1)～(s5)的处理，(s1)所述阻抗运算器在作为对数轴的横轴标绘频率f(hz)、并在纵轴标绘相位θ(度)而制作伯德图，在伯德图的制作时，所述阻抗运算器进行电感分量与扩散分量的拟合，并将该电感分量与该扩散分量从测定结果的伯德图中除去；(s2)所述阻抗运算器在制作出的伯德图上提取顶点，作为r/c并联电路数而计数+1，以所述顶点为中心对能够由r/c并联电路表示的峰的形状进行拟合，其中，为了辨别测定噪声与顶点，而设定有舍弃的θ值(θ0)，所述阻抗运算器从相位(θ)的值为预先设定的θ0以上的点中提取顶点；(s3)所述阻抗运算器将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去；(s4)所述阻抗运算器若无法在伯德图上提取顶点则结束r/c并联电路数的鉴定，但若提取顶点则重复所述(s2)以及所述(s3)，其中，顶点的相位(θ)的大小是预先设定的θ1以上；(s5)所述阻抗运算器报告r/c并联电路数的总计数数量。2.一种测定方法，其是二次电池的交流阻抗的测定方法，其中，所述测定方法包括：步骤s1，处理器在作为对数轴的横轴标绘频率f(hz)、并在纵轴标绘相位θ(度)而制作伯德图；步骤s2，处理器在制作出的伯德图上提取顶点，作为r/c并联电路数而计数+1，以所述顶点为中心对能够由r/c并联电路表示的峰的形状进行拟合；步骤s3，处理器将拟合出的能够由r/c并联电路表现的伯德图分量从制作出的伯德图中减去；步骤s4，处理器以若无法在伯德图上提取顶点则进入步骤s5、若进一步提取顶点则重复步骤s2以及步骤s3的方式选择处理；以及步骤s5，处理器报告r/c并联电路数的总计数数量，并结束r/c并联电路数的鉴定，其中，在步骤s1中，在制作伯德图时，进行电感分量与扩散分量的拟合，并将该电感分量与该扩散分量从测定结果的伯德图中除去，另外，在步骤s2中，为了辨别测定噪声与顶点，而预先设定顶点的相位(θ)的大小的下限值(θ0)，处理器从θ值为θ0以上的顶点候补中提取顶点，并且，在步骤s4中，预先设定顶点的相位(θ)的大小的下限值(θ1)，处理器将θ值为θ1以上的顶点候补提取为顶点。3.一种存储介质，其是用于二次电池的交流阻抗的测定且计算机可读取的非暂时性的存储介质，其中，所述存储介质在具备阻抗运算器以及用于在所述阻抗运算器与连接于所述阻抗运算器的设备之间输入输出信号的信号输入输出接口的阻抗测定装置中，存储向搭载于所述阻抗运算器的处理器命令以下(s1)～(s5)的处理的程序，(s1)在作为对数轴的横轴标绘频率f(hz)、并在纵轴标绘相位θ(度)而制作伯德图；
(s2)在制作出的伯德图上提取顶点，作为r/c并联电路数而计数+1，以所述顶点为中心对能够由r/c并联电路表示的峰的形状进行拟合；(s3)将拟合出的能够由r/c并联电路表现的伯德图分量从测定结果的伯德图中减去；(s4)若无法在伯德图上提取顶点则报告r/c并联电路的总计数数量并结束r/c并联电路数的鉴定，若进一步提取顶点则重复(s2)以及(s3)的处理；以及(s5)报告r/c并联电路数的总计数数量。

技术总结
本发明提供能够在二次电池的交流阻抗测定中更精确地计数等效电路中的R/C并联电路数的测定装置、测定方法以及存储介质。测定装置具备执行如下S1～S5的处理的阻抗运算器。S1：制作伯德图。S2：在伯德图上提取顶点，作为R/C并联电路数而计数+1，以所述顶点为中心对能够由R/C并联电路表示的峰的形状进行拟合。S3：将拟合出的能够由R/C并联电路表现的伯德图分量从测定结果的伯德图中减去。S4：若无法在伯德图上提取顶点则结束R/C并联电路数的鉴定，若提取顶点则重复S2以及S3。S5：报告R/C并联电路数的总计数数量。数的总计数数量。数的总计数数量。


技术研发人员：富永由骑 西本有里佳
受保护的技术使用者：本田技研工业株式会社
技术研发日：2023.02.08
技术公布日：2023/9/25