具有失真抵消的高速电流反馈放大器的制作方法

1.本技术大体涉及放大电路，并且更特别地涉及电流反馈放大器。


背景技术：

2.电流反馈放大器用于高速宽带应用。相对于其它放大器类型，这种类型的放大器以直流增益的一些损失为代价提供高压摆率。电流反馈放大器的输入级通常为晶体管的推挽对，其中放大器的非反相输入耦合到推挽对的基极并且反相输入耦合到推挽对的发射极。为了提供高增益，通过推挽对的电流使用串联的晶体管被镜像到高阻抗节点，其中每个推挽对镜像电路的上拉和下拉侧的电流。然而，当以高频操作时，对应镜像晶体管的基极-集电极电容可引入显著的谐波失真。期望减少这种谐波失真。


技术实现要素：

3.根据一个示例，集成电路包括电压输入和响应于电压输入的电流输出，集成电路具有耦合到电压输入的输入级。集成电路还包括耦合到输入级的第一电流镜，第一电流镜包括第一晶体管，第一晶体管具有第一电流端子、可操作以耦合到第一电压源的第二电流端子以及耦合到输入级和第一电流端子的控制端子。集成电路还包括第二晶体管，第二晶体管具有耦合到第一晶体管的控制端子的控制端子、可操作以耦合到第一电压源的第一电流端子以及第二电流端子。集成电路还包括缓冲器和第三晶体管，缓冲器具有耦合到第二晶体管的第二电流端子的输入并且具有缓冲器输出，第三晶体管具有耦合到第一电压源的控制端子和第一电流端子并且具有耦合到缓冲器输出的第二电流端子。其中缓冲器可操作以输出电流来抵消由缓冲器的第一电流镜输出提供的失真电流，并且具有耦合到第一晶体管的控制端子的输出。
附图说明
4.图1为示例电路的示意电路图。
5.图2为示例电流反馈放大器的示意电路图。
6.图3为示例电流反馈放大器的示意电路图。
7.图4为另一个示例电流反馈放大器的示意电路图。
8.图5为另一个示例放大器的示意电路图。
9.图6为示出示例抵消缓冲器的细节的示意电路图。
10.图7为比较示例放大器与另一个示例放大器相比的谐波失真性能的曲线图。
11.图8为另一个示例放大器的示意电路图。
具体实施方式
12.在附图中使用相同的参考数字或其它参考标记来表示相同或类似的(结构和/或功能)特征。附图不一定是按比例绘制的。
13.图1为包括电流反馈放大器(cfa)102的电路100的示例的示意电路图。输入in被施加到cfa 102的非反相输入(“+”输入——也称为“+in”)。第一电阻器104将cfa 102的输出耦合到cfa 102的反相输入(
“‑”
输入——也称为
“‑
in”)。第二电阻器106将cfa 102的反相输入耦合到参考电位(例如，接地、vss或vee)。类似于电压反馈放大器(vfa)或运算放大器，第一电阻器104和第二电阻器106用作cfa 102的输出和参考电位或接地之间的分压器。
14.在静止条件下，+in和-in处的电压相等。也就是说，cfa 102的输出处于这样的电压：其使得第一电阻器104和第二电阻器106的分压器提供等于+in上的输入的电压。因此，电路100的放大率与第一电阻器104的电阻和第二电阻器106的电阻的比率成比例。当+in上的输入改变时，+in和-in上的电压之间最初存在差异。这被称为误差。cfa 102的输出将改变，直到此误差再次接近零。发生这种改变的速度被称为放大器的压摆率。cfa具有非常低的输入阻抗，允许在出现误差时在-in输入上提供更高的驱动电流，这又提供非常高的压摆率(在给定时间段内的快速输出改变)。这使得cfa能够非常快速地改变其输出，并且因此在比可比较的vfa高的频率下操作。
15.图2为示例电流反馈放大器200的示意电路图，其可为cfa 102的实现方式。非反相输入+in分别经由第二二极管208和第一二极管206连接到第一晶体管202和第二晶体管204的基极。第一晶体管202和第二晶体管204为电流反馈放大器200的输入级。在这个示例中，所有晶体管都为双极晶体管。例如，第一晶体管202为npn双极晶体管并且第二晶体管204为pnp双极晶体管。第一电流源210为第二二极管208提供偏置。第二电流源212为第一二极管206提供偏置。反相输入-in耦合到第一晶体管202的发射极。反相输入-in也耦合到第二晶体管204的发射极。将-in耦合到第一晶体管202和第二晶体管204的发射极提供低阻抗输入。第一晶体管202的集电极通过第一电阻器216和第三晶体管214耦合到第一电压vcc。第二晶体管204的集电极通过第二电阻器220和第四晶体管218耦合到第二电压vee。在这个示例中，vcc比vee正。在一个示例中，vcc为+10伏并且vee为-10伏。在其它示例中，vcc为2.5至50伏或更高并且vee为-2.5至-50伏或更高。
16.第一电流源210和第二电流源212使第一二极管206和第二二极管208正向偏置。第二二极管208的正向偏置压降大约等于第一晶体管202的基极和发射极之间的正向偏置压降。因此，如果输入+in处的电压为vin，那么第一晶体管202的基极保持在vin加上一个阈值电压。类似地，第一二极管206两端的压降大约等于第二晶体管204的基极-发射极压降。当vin和-vin(表示输入-in上的电压)为零伏时，第一晶体管202和第二晶体管204两者都“接通”(即，导通)。为了解释简单起见，假设-vin保持为零，随着vin上升，第一晶体管202具有与vin乘以第一晶体管202的α增益成比例的电流。此外，第二晶体管204的基极上升，因此将第二晶体管204的基极-发射极电压拉至其阈值以下，并且“关断”第二晶体管204(即，使其不导通)。当vin低于零时，情况正好相反。总之，当vin大于-vin时，放大器200的上半部分为“接通”(即，激活)。当vin小于-vin时，放大器200的下半部分“接通”。当vin和-vin相等时，第一晶体管202和第二晶体管204两者都“接通”。因此，放大器200具有ab类配置。
17.当第一晶体管202“接通”时，集电极-发射极电流215为：
18.i
c ＝ α * v
be ＝ α * [(vin + v
二极管208
)
ꢀ‑ꢀ
(-vin)]
ꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
[0019]
其中v
二极管208
为二极管208两端的阈值电压。在一些示例中，vin和-vin为相同或基本上相同的值。
[0020]
为了解释简单起见，假设-vin为零伏。第三晶体管214的基极连接到其集电极。因此，通过第三晶体管214和第一电阻器216的电流与通过第一晶体管202的电流相同。由于第五晶体管222的基极耦合到第三晶体管214的基极并且第五晶体管222的发射极通过第三电阻器224耦合到vcc，所以第五晶体管222以因子“n”镜像第三晶体管214中的电流，因子“n”取决于第三晶体管214和第五晶体管222的相对尺寸(例如，器件掺杂区的比例尺寸)的。因此，理想地，通过第五晶体管222的电流由等式(2)提供：
[0021]i223 ＝ n * i
215 ＝ n[(α * vin)]
ꢀꢀꢀꢀꢀꢀꢀ
(2)
[0022]
因为vin大于-vin并且因此第六晶体管226“关断”，所以此镜像电流223被施加到输出缓冲器232的输入阻抗，以产生输出缓冲器232的输入电压，该输入电压被反映为out处的电压的相同部分或一部分。电容器230可从输出缓冲器232的输入连接到公共电位(例如，接地或vee)，以抑制不想要的振荡。尽管到输出缓冲器232的输入在图2中被示出为单个输入，但是在其它示例中，如下面讨论的图3，这种耦合更加复杂。
[0023]
如上所述，等式(2)为理想的。然而，基极-集电极电容234(其为第五晶体管222的基极-集电极电容)引入显著的失真源。尽管上面讨论放大器200的操作的静态情况。静态放大器不是很有用。通常使用电流反馈放大器的原因是为了实现高压摆率并且因此用于高频操作。在操作中，基极-集电极电容234提供反向的i
nl
电流233，该电流从第三晶体管214和第五晶体管222的基极上的电流中减去，并且使得通过第四晶体管214的电流为：
[0024]i215 ＝ α * vin
ꢀ‑ꢀinl
ꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
[0025]
因此，考虑到通过基极-集电极电容234的电流，施加到输出缓冲器232的电流223为等式(4)：
[0026]i223 ＝ n(α * vin
ꢀ‑ꢀinl
)
ꢀꢀꢀꢀꢀ
(4)
[0027]inl
电流233可引起显著的谐波失真。此外，寄生基极-集电极电容236对放大器200的下部(例如，由第二晶体管204驱动的部分，其包括第四晶体管218和第六晶体管226)的操作造成类似的影响。
[0028]
图3为另一个示例电流反馈放大器300的示意电路图。此示例放大器利用放大器200中的电流镜为缓冲器(诸如输出缓冲器232(图2))提供高阻抗输入节点。此高阻抗输入节点与电容器230一起适当地抑制放大器300中的鸣响，同时为输出级提供强基极驱动。下面的讨论针对放大器300的上拉侧的操作。然而，相同的操作细节适用于极性相反的下拉侧。
[0029]
第七晶体管338和第八晶体管340的基极分别耦合到第五晶体管222和第六晶体管226的集电极。第四电阻器228将第六晶体管226的发射极耦合到vee。第九晶体管334的基极耦合到第三晶体管214的基极和晶体管222的基极，并且第九晶体管334的发射极通过第五电阻器336耦合到vcc。因此，通过第九晶体管334的电流镜像通过第三晶体管214的电流(例如，基于第三晶体管214和第九晶体管334的掺杂区域的比例尺寸)。第九晶体管334的集电极耦合到第七晶体管338的发射极和上拉输出晶体管346的基极。上拉输出晶体管346的集电极耦合到vcc，并且上拉输出晶体管346的发射极耦合到输出out。第十晶体管342的基极耦合到第四晶体管218的基极和晶体管226的基极，并且第十晶体管342的发射极通过第六电阻器344耦合到vee。因此，通过第十晶体管342的电流镜像通过第四晶体管218的电流(例如，基于第四晶体管218和第十晶体管342的掺杂区域的比例尺寸)。第十晶体管342的集电
极耦合到第八晶体管340的发射极和下拉输出晶体管348的基极。第十晶体管342的发射极通过电阻器344耦合到vee。下拉输出晶体管348的集电极耦合到vee，并且下拉输出晶体管348的发射极耦合到输出out。
[0030]
如上所述，放大器300类似于作为ab类放大器的放大器200(图2)来操作。当vin的值大于-vin时，流过晶体管202的电流确定第一晶体管202的增益(假设-vin为零)乘以晶体管202的基极-发射极电压(参见上文)。由于第三晶体管214、第五晶体管222和第九晶体管334的配置，通过第三晶体管214的电流以因子“n”(其中“n”由晶体管的掺杂区域的比例尺寸确定)镜像到第五晶体管222(和晶体管234)。第七晶体管338的基极上的电压将上拉输出晶体管346的基极偏置为比第七晶体管338的基极上的电压高一个基极-发射极压降。从上拉输出晶体管346的基极到输出端子out的电压低一个基极-发射极电压。因此，输出端子out上的输出电压与到放大器300的缓冲器部分(参见输出缓冲器232(图2))的输入的电压相同。当放大器300的上拉部分激活时，第九晶体管334提供电流以将上拉输出晶体管346偏置为“接通”。类似地，第八晶体管340的基极处的电压将下拉输出晶体管348的基极偏置为比第八晶体管340的基极处的电压低一个基极-发射极压降。从下拉输出晶体管348的基极到输出端子out的电压高一个基极-发射极电压。当放大器400的下拉部分激活时，第十晶体管342提供电流以将下拉输出晶体管348偏置为“接通”。这种配置提供强输出驱动，以提供充足的电流来支持高压摆率。
[0031]
由于第九晶体管334和第十晶体管342分别与第五晶体管222和第六晶体管226一样处于电流镜配置中，所以第九晶体管334和第十晶体管342的集电极-基极电容向它们各自的电流镜提供失真反馈i
nl2
电流333(例如，类似于上文参考图2讨论的失真电流反馈i
nl
)。这在电流337中提供额外的谐波失真源。对于额外的i
nl2
电流335，电流337具有等式(5)的公式：
[0032]i337 ＝ n(α * vin
ꢀ‑ꢀinl1
)
ꢀ‑ꢀinl2
ꢀꢀꢀꢀꢀꢀ
(5)
[0033]
其中i
nl1
等效于如图2所示和上面讨论的i
nl
。
[0034]
图4为另一个示例电流反馈放大器400的示意电路图。抵消缓冲器450包括缓冲器452和电流发生器454。这些部件的操作在下面另外解释。缓冲器452的输入耦合到第五晶体管222的集电极。因此，缓冲器452的输入耦合到驱动基极-集电极电容234的相同电压。缓冲器452的输出耦合到第十一晶体管456的集电极。第十一晶体管456的基极耦合到第十一晶体管456的发射极，该发射极通过电阻器458耦合到vcc。在这个示例中，第十一晶体管456和电阻器458被形成为在尺寸和电特性上分别接近第五晶体管222和第三电阻器224。此外，在一个示例中，这些部件彼此相邻形成，使得任何工艺、电压或温度变量同等地影响这些部件。因此，在其基极和发射极耦合在一起的情况下，第十一晶体管456模拟第五晶体管222的基极-集电极电容234。因为施加到第十一晶体管456的集电极的电压与施加到第五晶体管222的集电极的电压相同，所以通过第十一晶体管的电流457几乎与由第五晶体管222的集电极-基极电容引起的i
nl1
电流233相同。如下面关于图6另外解释的，此电流的一部分k被镜像到电流源454，该电流源向第三晶体管214、第五晶体管222和第九晶体管334的基极提供与i
nl
电流233相反的电流459(例如，电流以相反的方向流动)，从而至少部分抵消i
nl1
电流233。以类似的方式，抵消缓冲器460(包括缓冲器462和电流源464)、第十二晶体管466和电阻器468补偿由基极-集电极电容236引起的失真电流。
[0035]
第九晶体管334和第十晶体管342的基极-集电极电容(分别标记为基极-集电极电容335和基极-集电极电容343)为额外的失真源。补偿或减轻这些失真源的一种技术可包括调整晶体管456和晶体管466的尺寸，以提供额外的电流来补偿i
nl1
电流233和i
nl2
电流333两者。然而，这是一种不完美的解决方案。例如，基极-集电极电容234和基极-集电极电容335仅部分并联。因此，这些电容不可简单地相加在一起。此外，较大的电容将具有不同的频率特性。尽管如此，可以通过仿真和实验来确定充分补偿i
nl
电流233和i
nl2
电流333两者的晶体管456和晶体管466的尺寸。
[0036]
补偿或减轻由基极-集电极电容335和基极-集电极电容343引起的失真源的另一种技术可涉及添加另外两个抵消缓冲器。以额外的复杂性为代价，可包括抵消缓冲器450的副本以及具有第九晶体管334的特性的如晶体管456配置的晶体管和具有第五晶体管336的特性的如电阻器458的电阻器，以补偿通过基极-集电极电容335的i
nl2
电流333。补偿基极-集电极电容343的类似结构可被添加到具有相反极性的部件的下拉侧。
[0037]
图5为另一个示例放大器500的示意电路图。在某些操作环境下，放大器500的输出可非常接近vcc或vee。当vcc和vee为较低电压时，例如当vcc为2.5伏并且vee为-2.5伏时，这种情况更为常见。当vin为“高”时，通过第一电阻器216的电流为“高”，并且因此第一电阻器216两端的压降为“高”。第三晶体管214的基极处的电压为[vcc-(v
下降216
)-(v
be
)]。然而，在此“高”vin的情况下，通过第五晶体管222的“高”电流在由第七晶体管338和第八晶体管340提供的输入级处导致“高”电压。这在第五晶体管222的集电极处导致“高”电压而在第五晶体管222的基极上导致“低”电压，这意味着第五晶体管222的基极-集电极结可被正向偏置。此外，第九晶体管334的集电极比第七晶体管338的基极高一个阈值电压。因此，第九晶体管334的基极-集电极结甚至被更加正向偏置。然而，在第十一晶体管456的基极通过电阻器458(图4)耦合到vcc的情况下，第十一晶体管456的基极-集电极结将不被正向偏置。在这种情况下，电阻器如电阻器458(图4)将不允许第十一晶体管456提供第九晶体管334的基极-集电极电容的精确模拟。为了更精确地模拟“正向偏置”情况，晶体管456在放大器500中由放大器500中的第一参考电压发生器570偏置。第一参考电压发生器570包括第一基极束缚晶体管(base strapped transistor)572和第二基极束缚晶体管574，它们被耦合到接地(在这个示例中为0伏)的第三电流源578偏置，以提供自vcc的两个正向偏置压降。此电压经由第三缓冲器576施加到第十一晶体管456的基极和发射极。因此，当第九晶体管334的集电极上的电压高到足以在第九晶体管334上引起正向偏置或接近正向偏置的基极-集电极条件时，第十一晶体管456将处于类似的状态，并且提供第九晶体管334的基极-集电极电容的更精确的模拟。类似地，包括第三基极连接晶体管586、第四基极连接晶体管588、第四电流源582和第四缓冲器584的第二电压基准580偏置第十二晶体管466的基极。因此，第二电压基准580与第一参考电压发生器570一样操作，但极性相反，使得当第十晶体管342和第六晶体管226具有正向偏置的基极-集电极结时，第十二晶体管466具有正向偏置的基极-集电极结。
[0038]
图6为示出示例抵消缓冲器450的细节的示意电路图。缓冲器452、电流发生器454、第十一晶体管456和电阻器458从图4中再现，以示出部件的互连。缓冲器452的输入cbin耦合到第一缓冲晶体管602的基极和第二缓冲晶体管604的基极。第一缓冲电流源606和第二缓冲电流源608分别维持第一缓冲晶体管602和第二缓冲晶体管604的基极-发射极结的正
向偏置。因此，第三缓冲晶体管610的基极保持在比cbin高一个阈值电压，并且第四缓冲晶体管612的基极保持在比cbin低一个阈值电压。因此，因为第三缓冲晶体管610的基极保持在比cbin高一个阈值，并且第四缓冲晶体管的基极保持在比cbin低一个阈值，所以缓冲器452的输入级模仿放大器300的ab类操作(图3)。在缓冲器452的上拉侧，由于第五缓冲晶体管614、第七缓冲晶体管618和第九缓冲晶体管622被配置成电流镜，所以通过第五缓冲晶体管614的电流(其与通过第三缓冲晶体管610的电流相同)被通过第七缓冲晶体管618和第九缓冲晶体管622的电流镜像。类似地，在缓冲器452的下拉侧，通过第六缓冲晶体管616的电流(其与通过第四缓冲晶体管612的电流相同)被通过第八缓冲晶体管620和第十缓冲晶体管624的电流镜像。第七缓冲晶体管618和第八缓冲晶体管620提供额外的驱动电流并且降低缓冲器452的输出阻抗以用于快速操作。在第十一晶体管456的集电极耦合到缓冲器输出端子cbout并且第十一晶体管456通过具有与第五晶体管222类似的配置尺寸来模仿第五晶体管222和第九晶体管334(图4)的基极-集电极电容的情况下，如以上段落[0026]中所解释的，通过第五缓冲晶体管614和第六缓冲晶体管616的电流与i
nl
电流紧密匹配，因为施加到第十一晶体管456的电压与施加到基极-集电极电容234(图5)的电压相同。通过第九缓冲晶体管622的电流被第十二缓冲晶体管628镜像到第十四缓冲晶体管632。当cbin为高时，缓冲器456的下拉部分(即，第二缓冲晶体管604、第四缓冲晶体管612、第六缓冲晶体管616和第八缓冲晶体管620)“关断”。这意味着第十缓冲晶体管624、第十一缓冲晶体管626和第十三缓冲晶体管630也“关断”。因此，通过第九缓冲晶体管622的上拉电流被转换成iout上的下拉电流。通过第十缓冲晶体管624的电流被第十一缓冲晶体管626镜像到第十三缓冲晶体管630。当cbin为低时，缓冲器456的上拉部分(即，第一缓冲晶体管602、第三缓冲晶体管610、第五缓冲晶体管614和第七缓冲晶体管618)“关断”。这意味着第九缓冲晶体管622、第十二缓冲晶体管628和第十四缓冲晶体管632也“关断”。因此，通过第十缓冲晶体管624的下拉电流被转换成iout上的上拉电流。值得注意的是，从第十一缓冲晶体管626到第十三缓冲晶体管630的镜像比率以及从第十二缓冲晶体管628到第十四缓冲晶体管632的镜像比率为小于一的因子k，以避免由通过抵消缓冲器450的反馈引起的振荡。因此，施加到iout的i
nl
补偿电流459与i
nl1
电流233和i
nl2
电流333紧密匹配，并且抵消这些失真电流中的大部分。
[0039]
图7为比较示例放大器如放大器300(图3)与另一个示例放大器如放大器400(图4)相比的谐波失真性能的曲线图700。曲线图700为二阶谐波失真的曲线图。曲线图700的纵轴以分贝为单位。例如，在-80分贝处的数据点比原始信号(即0分贝)低80分贝。横轴为信号频率。线702示出放大器如放大器300(图3)的性能，该放大器不具有抵消缓冲器如抵消缓冲器450和抵消缓冲器460(图4)。线704示出放大器如放大器400(图4)的性能，该放大器具有抵消缓冲器如抵消缓冲器450和抵消缓冲器460(图4)。点706为输入信号处于10mhz的示例点。点710为输入信号为50mhz的示例点。点708为输入信号处于10mhz的示例点。点712为输入信号为50mhz的示例点。曲线图700示出在放大器的操作频率范围内，示例放大器如放大器400(图4)比示例放大器如放大器300(图3)将二阶谐波失真改进大于10分贝。
[0040]
图8为另一个示例放大器800的示意电路图。放大器800与放大器400(图4)一样使用具有图6所示配置的抵消缓冲器450和抵消缓冲器460(图4)。然而，图8中的抵消缓冲器450和抵消缓冲器460不使用利用第一缓冲晶体管602、第二缓冲晶体管604、第一缓冲电流源606和第二缓冲电流源608的输入级。相反，第三缓冲晶体管610的基极耦合到第七晶体管
338的发射极，并且第四缓冲晶体管612的基极耦合到第八晶体管340的发射极。如图6所示，抵消缓冲器450的其余部分(为了图的清晰起见，在图8中未示出)耦合到第三缓冲晶体管610和第四缓冲晶体管612。用于电路的下拉部分的抵消缓冲器460中的第三缓冲晶体管610和第四缓冲晶体管612的对应晶体管以类似的方式耦合。因此，抵消缓冲器450和抵消缓冲器460中的输入级被消除。这显著降低功耗，特别是在电路的上拉和下拉部分重叠的电压下，并且因此两个输入级晶体管都部分导通。
[0041]
术语“耦合”在整个说明书中使用。术语可涵盖实现与本描述一致的功能关系的连接、通信或信号路径。例如，如果设备a提供信号来控制设备b执行动作，那么在第一示例中，设备a耦合到设备b，或者在第二示例中，如果中间部件c基本上不改变设备a和设备b之间的功能关系，那么设备a通过中间部件c耦合到设备b，使得设备b由设备a经由设备a提供的控制信号来控制。
[0042]
在本说明书中，术语“和/或”(当以诸如a、b和/或c的形式使用时)指的是a、b、c的任何组合或子集，诸如：(a)单独的a；(b)单独的b；(c)单独的c；(d)a与b；(e)a与c；(f)b与c；以及(g)a与b和c。同样，如本文所用，短语“a或b中的至少一个”(或者“a和b中的至少一个”)指的是包括以下中的任一项的实现方式：(a)至少一个a；(b)至少一个b；和(c)至少一种a和至少一种b。
[0043]“被配置成”执行任务或功能的设备可由制造商在制造时配置(例如，编程和/或硬连线)以执行功能，和/或可由用户在制造后配置(或重新配置)以执行功能和/或其它额外或替代功能。配置可通过设备的固件和/或软件编程，通过设备的硬件部件和互连的构造和/或布局，或者它们的组合。
[0044]
如本文所用，术语“端子”、“节点”、“互连”、“引脚”和“引线”可互换使用。除非有相反的具体说明，否则这些术语通常用于意指设备元件、电路元件、集成电路、设备或其它电子或半导体部件之间的互连或其终点。
[0045]
本文中描述为包括某些部件的电路或设备可代替地适于耦合到这些部件，以形成所述电路系统或设备。例如，被描述为包括一个或多个半导体元件(诸如晶体管)、一个或多个无源元件(诸如电阻器、电容器和/或电感器)、和/或一个或多个源(诸如电压和/或电流源)的结构可代替地仅包括单个物理设备内的半导体元件(例如，半导体管芯和/或集成电路(ic)封装)，并且可适于在制造时或者在制造后，例如由终端用户和/或第三方耦合到无源元件和/或源中的至少一些以形成所描述的结构。
[0046]
虽然本文描述特定晶体管的使用，但可使用其它晶体管(或等效设备)来代替，而对其余电路系统改变很少或没有改变。例如，金属氧化物硅fet(“mosfet”)(诸如n沟道mosfet、nmosfet或p沟道mosfet、pmosfet)、双极结型晶体管(bjt-例如npn或pnp)、绝缘栅双极晶体管(igbt)、和/或结型场效应晶体管(jfet)可用于替代或结合本文公开的设备。晶体管可为耗尽型设备、漏极扩展型设备、增强型设备、自然晶体管或其它类型的设备结构晶体管。此外，设备可在硅衬底(si)、碳化硅衬底(sic)、氮化镓衬底(gan)或砷化镓衬底(gaas)中/上实现。
[0047]
本文所述的电路可重新配置，以包括被替换的部件，以提供至少部分类似于部件替换前可用功能的功能。除非另有说明，否则示出为电阻器的部件通常代表串联和/或并联耦合以提供由所示电阻器表示的阻抗量的任何一个或多个元件。例如，本文示出和描述为
单个部件的电阻器或电容器可分别被替代为并联耦合在相同节点之间的多个电阻器或电容器。例如，本文示出和描述为单个部件的电阻器或电容器可分别被替代为串联耦合在与单个电阻器或电容器相同的两个节点之间的多个电阻器或电容器。
[0048]
虽然所述示例的某些元件包括在集成电路中并且其它元件在集成电路外部，但在其它示例实施例中，可将额外或更少的特征并入集成电路中。此外，说明为集成电路外部的一些或所有特征可包括在集成电路中，和/或说明为集成电路内部的一些特征可并入集成电路外部。如本文所用，术语“集成电路”意指一个或多个电路：(i)并入半导体衬底中/上；(ii)并入单个半导体封装中；(iii)并入同一模块中；和/或(iv)并入同一印刷电路板上。
[0049]
前面的描述中的短语“接地”的使用包括底盘接地、大地接地、浮动接地、虚拟接地、数字接地、公共接地和/或适用于或适合于本说明书教导的任何其它形式的接地连接。除非另有说明，否则值前的“约”、“大约”或“基本上”意指所述值的+/-10％，或者如果值为零，那么为值在零附近的合理范围。
[0050]
在权利要求的范围内，可以对所述示例进行修改，也可以对其它示例进行修改。

技术特征：
1.一种具有电压输入和响应于所述电压输入的电流输出的集成电路，所述集成电路包含：输入级，其耦合到所述电压输入；第一电流镜，其耦合到所述输入级，所述第一电流镜包括：第一晶体管，其具有：第一电流端子；可操作以耦合到第一电压源的第二电流端子；和耦合到所述输入级和所述第一电流端子的控制端子；第二晶体管，其具有：耦合到所述第一晶体管的所述控制端子的控制端子；可操作以耦合到所述第一电压源的第一电流端子；和第二电流端子；缓冲器，其具有耦合到所述第二晶体管的所述第二电流端子的输入并且具有缓冲器输出第三晶体管，其具有耦合到所述第一电压源的控制端子和第一电流端子并且具有耦合到所述缓冲器输出的第二电流端子；和其中所述缓冲器可操作以输出电流来抵消由所述第一电流镜提供的失真电流。2.根据权利要求1所述的集成电路，其中所述电流小于所述失真电流。3.根据权利要求1所述的集成电路，其中所述第一晶体管、所述第二晶体管和所述第三晶体管为双极晶体管。4.根据权利要求1所述的集成电路，其中所述第二晶体管和所述第三晶体管彼此接近。5.根据权利要求1所述的集成电路，其另外包含：第二电流镜，其耦合所述输入级，所述第二电流镜包括第四晶体管，所述第四晶体管具有耦合到所述输入级的第一电流端子和控制端子以及耦合到参考电位的第二电流端子，第三电流镜还包括第五晶体管，所述第五晶体管具有耦合到所述第四晶体管的所述控制端子的控制端子、耦合到所述参考电位的第一电流端子和耦合到第二电流镜输出的第二电流端子；第二缓冲器，其具有耦合到所述第二电流镜输出的输入和输出，其中所述缓冲器被配置成在所述输出上提供与所述输入上的电压成比例的电压；第六晶体管，其具有耦合到所述参考电位的控制端子和第一电流端子以及耦合到所述第二缓冲器的所述输出的第二电流处理端子；和第四电流镜，其具有耦合到所述第二缓冲器的所述输出的输入并且具有耦合到所述第四晶体管的所述控制端子的输出。6.根据权利要求5所述的集成电路，其中所述第二电流镜被配置成以小于一的比例将所述第二电流镜的所述输入上的所述电流镜像到所述第二电流镜的所述输出上，并且所述第四电流镜被配置成以小于一的比例将所述第四电流镜的所述输入上的所述电流镜像到所述第四电流镜的所述输出上。7.根据权利要求5所述的集成电路，其中所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管和所述第六晶体管为双极晶体管。
8.根据权利要求5所述的集成电路，其中所述第二晶体管和所述第三晶体管彼此接近，并且所述第五晶体管和所述第六晶体管彼此接近。9.根据权利要求1所述的集成电路，其另外包含具有耦合到所述第二电流镜输出的输入和输出的输出缓冲器。10.根据权利要求9所述的集成电路，其中所述输出缓冲器的所述输入具有高阻抗。11.一种集成电路，其包含：第一晶体管，其具有耦合到第一输入节点的控制端子、耦合到第一输入端子的第一电流端子并且具有第二电流端子；第二晶体管，其具有耦合到所述第一输入节点的控制端子、耦合到所述第二输入端子的第一电流端子并且具有第二电流端子；第三晶体管，其具有耦合到所述第一晶体管的所述第二电流端子的控制端子和第一电流端子，并且所述第三晶体管具有耦合到第一参考电位的第二电流端子；第四晶体管，其具有耦合到所述第二晶体管的所述第二电流端子的控制端子和第一电流端子，并且所述第四晶体管具有耦合到第二参考电位的第二电流端子；第五晶体管，其具有耦合到所述第三晶体管的所述控制端子的控制端子、耦合到输出节点的第一电流端子和耦合到所述第一参考电位的第二电流端子；第六晶体管，其具有耦合到所述第四晶体管的所述控制端子的控制端子、耦合到所述输出节点的第一电流端子和耦合到所述第二参考电位的第二电流端子；缓冲器，其具有耦合到所述输出节点的输入并且具有输出；第七晶体管，其具有耦合到所述缓冲器的所述输出的第一电流端子，并且具有耦合到所述第一参考电位的控制端子和第二电流端子；和电流源，其耦合到所述第五晶体管的所述控制端子，并且可操作以提供与由所述缓冲器通过所述第七晶体管提供的电流成比例的电流。12.根据权利要求11所述的集成电路，其中所述电流源为镜像所述缓冲器的所述输出电流的电流镜。13.根据权利要求11所述的集成电路，其中所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管和所述第七晶体管为双极晶体管。14.根据权利要求11所述的集成电路，其中所述第一晶体管、所述第四晶体管和所述第六晶体管为npn双极晶体管。15.根据权利要求11所述的集成电路，其中所述第二晶体管、所述第三晶体管、所述第五晶体管和所述第七晶体管为pnp双极晶体管。16.根据权利要求11所述的集成电路，其中所述第五晶体管和第七晶体管彼此接近。17.一种集成电路，其包含：第一晶体管，其具有耦合到第一输入节点的控制端子、耦合到第二输入端子的第一电流端子并且具有第二电流端子；第二晶体管，其具有耦合到所述第一输入节点的控制端子、耦合到所述第二输入端子的第一电流端子并且具有第二电流端子；第三晶体管，其具有耦合到所述第一晶体管的所述第二电流端子的控制端子和第一电
流端子，并且所述第三晶体管具有耦合到第一参考电位的第二电流端子；第四晶体管，其具有耦合到所述第二晶体管的所述第二电流端子的控制端子和第一电流端子，并且所述第四晶体管具有耦合到第二参考电位的第二电流端子；第五晶体管，其具有耦合到所述第三晶体管的所述控制端子的控制端子、耦合到输出节点的第一电流端子和耦合到所述第一参考电位的第二电流端子；第六晶体管，其具有耦合到所述第四晶体管的所述控制端子的控制端子、耦合到所述输出节点的第一电流端子和耦合到所述第二参考电位的第二电流端子；第一缓冲器，其具有耦合到所述输出节点的输入并且具有输出；第七晶体管，其具有耦合到所述缓冲器的所述输出的第一电流端子，并且具有耦合到所述第一参考电位的控制端子和第二电流端子；和第一电流源，其耦合到所述第五晶体管的所述控制端子，并且可操作以提供与由所述缓冲器通过所述第七晶体管提供的电流成比例的电流；第二缓冲器，其具有耦合到所述输出节点的输入并且具有输出；第八晶体管，其具有耦合到所述缓冲器的所述输出的第一电流端子，并且具有耦合到所述第二参考电位的控制端子和第二电流端子；和第二电流源，其耦合到所述第六晶体管的所述控制端子，并且可操作以提供与由所述缓冲器通过所述第八晶体管提供的电流成比例的电流。18.根据权利要求17所述的集成电路，其中所述第一电流源为镜像所述第一缓冲器的所述输出电流的电流镜。19.根据权利要求17所述的集成电路，其中所述第二电流源为镜像所述第二缓冲器的所述输出电流的电流镜。20.根据权利要求17所述的集成电路，其中所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管为双极晶体管。

技术总结
本申请涉及具有失真抵消的高速电流反馈放大器。所描述的示例包括具有带有输入和输出的输入级(202)的集成电路。第一电流镜(214、222)耦合到输出，第一电流镜包括第一晶体管(214)，第一晶体管具有发射极和耦合到输入级的输出的基极以及耦合到参考电位的集电极。第一电流镜还包括第二晶体管(222)，第二晶体管具有耦合到第一晶体管的基极的基极、耦合到参考电位的发射极以及耦合到输出节点的集电极。缓冲器(452)具有耦合到输出节点的输入和输出。第三晶体管(456)具有耦合到参考电位的基极和发射极以及耦合到缓冲器的输出的集电极。第二电流镜(450)将缓冲器输出电流的一部分耦合到第一晶体管的基极。合到第一晶体管的基极。合到第一晶体管的基极。


技术研发人员：P
受保护的技术使用者：德克萨斯仪器股份有限公司
技术研发日：2023.03.21
技术公布日：2023/9/26