电压生成器和包括该电压生成器的存储器装置的制作方法

电压生成器和包括该电压生成器的存储器装置
1.相关申请的交叉引用
2.本技术基于并要求于2022年3月23日在韩国知识产权局提交的韩国专利申请10-2022-0036227的优先权，该申请的公开内容以引用其全部的方式并入本文。
技术领域
3.本发明构思涉及一种电压生成器和包括该电压生成器的存储器装置。


背景技术：

4.为了提高多层存储器装置的集成度，在存储器装置中竖直地堆叠的字线的数量正在增加。电压生成器可提供高电流以将恒定操作电压同时施加至多层存储器装置的多条字线。随着字线的堆叠层的数量增加，电压生成器中的电荷泵的大小也增加。


技术实现要素：

5.一些示例实施例通过改变电荷泵的布局布置来提供对电压生成器中的电荷泵的效率的改进。
6.一些示例实施例提供了一种用于优化或改进电压生成器中的电荷泵的组件的布置的布局结构。
7.根据本发明构思的示例实施例，提供了一种存储器装置。存储器装置包括：存储器单元阵列区域，其电连接到多条字线和多条位线，存储器单元阵列区域包括竖直堆叠在衬底上的多个存储器单元；外围电路区域，其位于存储器单元阵列区域下方，其中，存储器单元阵列区域和外围电路区域通过沿第一方向延伸的穿通孔件彼此电连接，外围电路区域包括电压生成器，电压生成器被配置为生成用于施加到字线以操作存储器单元的操作电压，电压生成器包括：泵浦电容器单元，其被配置为基于时钟信号进行充电并泵浦电压；信号控制器，其被配置为控制时钟信号和流过泵浦电容器单元的电流，信号控制器包括时钟驱动器，时钟驱动器被配置为将时钟信号施加到泵浦电容器，并且信号控制器与穿通孔件相邻。
8.根据本发明构思的另一示例实施例，提供了一种包括第一泵浦级到第n泵浦级的电压生成器。n为大于等于2的自然数，第一泵浦级包括第一泵浦电容器单元和第一信号控制器，第n泵浦级包括第n泵浦电容器单元和第n信号控制器，第一泵浦级至第n泵浦级在第一方向上并排布置，第一泵浦电容器单元和第一信号控制器在第一泵浦级中在垂直于第一方向的第二方向上并排布置，第n泵浦电容器单元和第n信号控制器在第n泵浦级中在垂直于第一方向的第二方向上并排布置，第一信号控制器包括多个第一电荷转移开关和被配置为将时钟信号施加到第一泵浦电容器单元的第一时钟驱动器，第n信号控制器包括多个第n电荷转移开关和被配置为将时钟信号施加到第n泵浦电容器单元的第n时钟驱动器，多个第一电荷转移开关布置在第一时钟驱动器与第一泵浦电容器单元之间，并且多个第n电荷转移开关布置在第n时钟驱动器和第n泵浦电容器单元之间。
9.根据本发明构思的另一示例实施例，提供了一种包括多个泵浦级的电压生成器。
电压生成器包括位于相对于电压生成器的中心部分的第一侧的第一泵浦区域，以及位于相对于电压生成器的中心部分的第二侧的第二泵浦区域，其中，第一泵浦区域和第二泵浦区域围绕中心部分彼此对称。
附图说明
10.从下面结合附图的详细描述中，将更清楚地理解本发明构思的示例实施例，在附图中：
11.图1是示出根据一些示例实施例的存储器装置的框图；
12.图2是示出根据一些示例实施例的电压生成器的配置的框图；
13.图3是根据一些实施例的电压生成器中的电荷泵的电路图；
14.图4是根据一些示例实施例的电压生成器中的电荷泵的电路图；
15.图5是用于描述图4的电压生成器中的电荷泵的操作的示图；
16.图6是根据一些示例实施例的电压生成器中的电荷泵的电路图；
17.图7是根据一些示例实施例的电压生成器中的电荷泵的电路图；
18.图8a至图8c是用于描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图；
19.图9是用于描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图；
20.图10是用于描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图；
21.图11a和图11b是用于描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图；
22.图12a和图12b是用于描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图；
23.图13是根据一些示例实施例的存储器装置的示意性透视图；
24.图14是根据一些示例实施例的存储器装置的示例的截面图；以及
25.图15是根据一些示例实施例的存储器装置的示例的截面图。
具体实施方式
26.图1是示出根据一些示例实施例的半导体存储器装置的框图。
27.参照图1，根据一些示例实施例的半导体存储器装置100可包括存储器单元阵列区域110和外围电路区域170。
28.存储器单元阵列区域110可包括多个存储器单元块blk1至blkn。存储器单元块blk1至blkn可各自包括多个存储器单元。存储器单元块blk1至blkn可通过位线bl、字线wl、至少一条串选择线ssl及至少一条地选择线gsl连接到外围电路区域170。详细地，存储器单元块blk1至blkn可通过字线wl、至少一条串选择线ssl和至少一条地选择线gsl连接到行解码器120。此外，存储器单元块blk1至blkn可通过位线bl连接到页缓冲器130。
29.外围电路区域170可从半导体存储器装置100外部的装置接收地址addr、命令cmd和控制信号ctrl，并且可将数据data发送到半导体存储器装置100外部的装置并从半导体
存储器装置100外部的装置接收数据data。外围电路区域170可包括控制逻辑150、行解码器120、页缓冲器130和生成操作所需或期望的各种电压的电压生成器160。
30.尽管未示出，但是外围电路区域170还可包括如输入/输出电路和纠错电路的各种子电路，所述纠错电路用于纠正从半导体存储器装置100的存储器单元阵列区域110读取的数据data中的错误。
31.控制逻辑150可连接到行解码器120、电压生成器160和输入/输出电路(未示出)。控制逻辑150可控制半导体存储器装置100的整体操作。控制逻辑150可响应于控制信号ctrl生成在半导体存储器装置100中使用的各种内部控制信号。
32.例如，当如编程操作或擦除操作的存储器操作被执行时，控制逻辑150可调整被提供至字线wl和位线bl的电压的电平。
33.行解码器120可响应于地址addr从存储器单元块blk1至blkn中选择至少一个，并且可选择所选存储器单元块blk1至blkn的至少一条字线wl、至少一条串选择线ssl和至少一条地选择线gsl。行解码器120可将用于执行存储器操作的电压发送到与所选存储器单元块blk1至blkn对应的字线wl。
34.页缓冲器130可通过位线bl连接到存储器单元阵列区域110。页缓冲器130可作为写入驱动器或读出放大器操作。详细地，在编程操作期间，页缓冲器130可作为写入驱动器操作，并且根据将要存储在存储器单元阵列区域110中的数据data将电压施加到位线bl。同时，在读取操作期间，页缓冲器130可作为读出放大器操作以读出存储在存储器单元阵列区域110中的数据data。
35.电压生成器160可基于从控制逻辑150接收的控制信号生成各种类型的内部电压，以对存储器单元阵列区域110执行编程操作、读取操作和擦除操作。例如，电压生成器160可生成字线电压、编程电压、读取电压、通过电压、擦除验证电压或编程验证电压。此外，电压生成器160还可基于控制信号生成串选择线电压和地选择线电压。此外，电压生成器160还可基于控制信号生成位线电压。
36.电压生成器160可包括生成输出电压的电荷泵电路。如稍后所述，电荷泵电路可包括时钟驱动器。电荷泵电路中的时钟驱动器可通过被设置为靠近成为用于施加电力的路径的穿通孔件(thv)来提高泵浦效率。
37.thv可指用于将时钟信号和电力施加到时钟驱动器的电气路径。可替换地，可解释为thv包括向时钟驱动器施加时钟信号和电力的电压源。在下文中，将描述thv指通过其施加时钟信号和电力的电气路径。
38.图2是示出根据一些示例实施例的包括在半导体存储器装置中的电压生成器的框图。
39.参照图2，电压生成器160a可包括电荷泵电路160a'、振荡器168、输出电容器cout和输出电阻器rout。输出电容器cout和输出电阻器rout可连接到电荷泵电路160a'的输出。电荷泵电路160a'可接收输入电压vin、第一时钟信号clk1和第二时钟信号clk2，并可基于输入电压vin、第一时钟信号clk1和第二时钟信号clk2生成输出电压vout。例如，电荷泵电路160a'可在正电荷泵模式和负电荷泵模式中的一种模式下操作，正电荷泵模式用于通过将输入电压vin的电压电平增加第一时钟信号clk1(或第二时钟信号clk2)的增量来生成输出电压vout，负电荷泵模式用于通过将输入电压vin的电压电平减小第一时钟信号clk1(或
第二时钟信号clk2)的减量来生成输出电压vout。
40.电荷泵电路160a'可包括泵浦电容器单元和信号控制器。泵浦电容器单元包括泵浦电容器，并可根据从信号控制器施加的信号执行电荷泵浦。信号控制器可将时钟信号施加到泵浦电容器单元。根据示例，信号控制器可包括时钟驱动器。信号控制器可控制流过泵浦电容器的电流的流动。根据示例，信号控制器可包括电荷转移开关(cts)和高压晶体管(hv tr)。根据示例，cts可是通过晶体管。
41.电压生成器160a可包括振荡器168。振荡器168可生成时钟信号并将该时钟信号发送到信号控制器中的时钟驱动器。
42.在以下示例实施例中，将首先描述包括在电压生成器160a中的电荷泵电路160a'的电路图，然后将描述电荷泵电路160a'的布置结构。根据示例，电荷泵电路可包括泵浦电容器单元和包括在信号控制器中的cts、hv tr以及时钟驱动器。
43.尽管图3至图7是包括在电压生成器160a中的电荷泵的电路图，但是为了便于解释，可省略包括在电压生成器160a的电荷泵中的一些组件。
44.图3是根据一些示例实施例的电压生成器中所包括的dickson电荷泵型电荷泵的电路图。
45.根据示例，电压生成器160b的电荷泵包括被施加外部电源电压vdd的cts m1以及通过泵浦电容器c1至泵浦电容器c3 1611b被交替地施加外部生成的具有不同相位的时钟信号clk和clkb的cts m2至cts m4。从外部供应的时钟信号clk和clkb可具有与外部电源电压vdd相同的幅度，并且可具有彼此180度的相位差。根据示例，cts m1至cts m4 1622b可允许电荷仅在一个方向上增加。根据一个示例，通过泵浦电容器c1至泵浦电容器c3 1611b的两个时钟信号clk和clkb在电荷通过cts m1至cts m4 1622b增加的方向上施加电荷。通过施加第一时钟信号clkb和第二时钟信号clk，泵浦电容器c1至泵浦电容器c3 1611b被泵浦，并且通过重复此操作，可输出正高电压。根据示例，电压生成器160b的电荷泵可以是dickson电荷泵。
46.图4是根据一些示例实施例的包括在交叉耦接型电压生成器中的电荷泵的电路图。
47.根据示例，电压生成器160c可包括电荷泵，该电荷泵包括泵浦电容器c1至泵浦电容器c4和晶体管m1至晶体管m8。
48.参照图4，电压生成器160c的电荷泵可包括第一泵浦级ps 1、第二泵浦级ps2和输出电容器cout。根据图4至图5的示例实施例的电压生成器160c可包括泵浦电容器c1至泵浦电容器c4 1611c和cts m1至cts m8 1622c。
49.同时，尽管图4示出电压生成器160c的电荷泵包括串联连接的两个泵浦级ps1和ps2的情况，但是本发明构思不限于此。根据一些示例实施例，电压生成器160c还可包括并联连接到第二泵浦级ps2的开关(未示出)，并且可被配置成当开关接通时，第一泵浦级ps1的第一输出电压vout_p被提供给输出端子out_nd。
50.可替换地，电压生成器160c的电荷泵可被配置为包括串联连接的两个或更多个泵浦级。当电压生成器160c的电荷泵包括多个泵浦级时，电压生成器160c还可包括分别并联连接到一些泵浦级的开关(未示出)，并可根据连接到输出端子的负载的大小控制开关的接通，从而控制被施加到输出端子的输出电压的大小。
51.第一泵浦级ps1和第二泵浦级ps2可根据具有彼此相反相位的一对互补时钟信号来操作。第一泵浦级ps1可通过根据第一主时钟ck00和第一子时钟ck00b泵浦输入电压vin来生成第一输出电压vout_p。第一主时钟ck00和第一子时钟ck00b可具有彼此相反的相位并具有相同的周期。例如，当第一主时钟ck00处于高电平时，第一子时钟ck00b可处于低电平。当第一主时钟ck00处于低电平时，第一子时钟ck00b可处于高电平。
52.第二泵浦级ps2可通过根据第二主时钟ck00b和第二子时钟ck00泵浦第一输出电压vout_p来生成第二输出电压vout，并向输出端子out_nd提供第二输出电压vout。第二主时钟ck00b和第二子时钟ck00可具有彼此相反的相位并具有相同的周期。例如，当第二主时钟ck00b处于高电平时，第二子时钟ck00可处于低电平。当第二主时钟ck00b处于低电平时，第二子时钟ck00可处于高电平。例如，第一主时钟ck00和第二主时钟ck00b可具有90度的相位差，并且第一子时钟ck00b和第二子时钟ck00可具有90度的相位差。
53.第一泵浦级ps1可包括第一晶体管m1至第四晶体管m4以及第一电容器c1和第二电容器c2。第二泵浦级ps2可包括第五晶体管m5至第八晶体管m8以及第三电容器c3和第四电容器c4。第一电容器c1可在第一端处接收第一主时钟ck00，并且第二电容器c2可在第一端处接收第一子时钟ck00b。第三电容器c3可在第一端处接收第二主时钟ck00b，并且第四电容器c4可在第一端处接收第二子时钟ck00。
54.根据一些示例实施例，第一晶体管m1至第四晶体管m4和第五晶体管m5至第八晶体管m8可各自是cts。
55.在下文中，由于第一泵浦级ps1和第二泵浦级ps2具有基本上相同的构造，因此下文将基于第一泵浦级ps1给出描述。
56.第一晶体管m1连接在输入端子in_nd与第一电容器c1的第二端之间，并且可接收通过第二电容器c2被发送到栅极端子的第一子时钟ck00b。第二晶体管m2连接在输入端子in_nd与第二电容器c2的第二端之间，并且可接收通过第一电容器c1被发送到栅极端子的第一主时钟ck00。第四晶体管m4连接在第一电容器c1的第二端和输出端子out_nd之间，并且可接收通过第二电容器c2被发送到栅极端子的第一子时钟ck00b。第三晶体管m3连接在第二电容器c2的第二端和输出端子out_nd之间，并且可接收通过第一电容器c1被发送到栅极端子的第一主时钟ck00。例如，第一晶体管m1与第二晶体管m2可被配置为nmos晶体管，并且第三晶体管m3与第四晶体管m4可被配置为pmos晶体管。
57.图5是用于描述图4的电压生成器160c的电荷泵的操作的电路图及操作波形图。将如下参照图5描述第一泵浦级ps1及第二泵浦级ps2的操作。
58.在下文中，将通过第一时段至第四时段描述第一泵浦级ps1和第二泵浦级ps2的操作。第一时段是图5中由1指示的时段，第二时段是图5中由2指示的时段，第三时段是图5中由3指示的时段，第四时段是图5中由4指示的时段。
59.[第一时段]
[0060]
第一时段可定义为其中第一主时钟ck00处于高电平、第一子时钟ck00b处于低电平、第二主时钟ck00b处于低电平、并且第二子时钟ck00处于高电平的时段。在第一时段中，第一晶体管m1和第三晶体管m3截止，而第二晶体管m2和第四晶体管m4导通。此外，在第一时段中，第五晶体管m5和第七晶体管m7导通，而第六晶体管m6和第八晶体管m8截止。因此，第一电容器c1中充电的电压被放电并作为第一输出电压vout_p被提供给第二泵浦级ps2。从
第一泵浦级ps1提供的第一输出电压vout_p通过第五晶体管m5被充电在第三电容器c3中。此时，施加到输入端子in_nd的输入电压vin可通过第二晶体管m2被充电在第二电容器c2中，并且充电在第四电容器c4中的电压可被放电并作为第二输出电压vout被提供给输出端子out_nd。
[0061]
[第二时段]
[0062]
在第二时段中，与第一时段相比，当保持第一主时钟ck00和第一子时钟ck00b的相位时，第二主时钟ck00b变为高电平，并且第二子时钟ck00变为低电平。因此，第五晶体管m5和第七晶体管m7截止，而第六晶体管m6和第八晶体管m8导通。因此，充电在第三电容器c3中的电压被放电并作为第二输出电压vout被提供给输出端子out_nd。此时，第一输出电压vout_p可通过第六晶体管m6被充电在第四电容器c4中。
[0063]
[第三时段]
[0064]
在第三时段中，与第二时段相比，当保持第二主时钟ck00b和第二子时钟ck00的相位时，第一主时钟ck00变为低电平，并且第一子时钟ck00b变为高电平。因此，第一晶体管m1和第三晶体管m3导通，并且被施加至输入端子in_nd的输入电压vin通过第一晶体管m1被充电在第一电容器c1中，并且充电在第二电容器c2中的电压被放电并被提供至第二泵浦级ps2作为第一输出电压vout_p。同时，此时，由于第六晶体管m6导通，因此从第一泵浦级ps1提供的第一输出电压vout_p通过第六晶体管m6被充电在第四电容器c4中。
[0065]
[第四时段]
[0066]
在第四时段中，与第三时段相比，当保持第一主时钟ck00和第一子时钟ck00b的相位时，第二主时钟ck00b变为低电平，第二子时钟ck00变为高电平。因此，第六晶体管m6与第八晶体管m8截止，而第五晶体管m5与第七晶体管m7导通。因此，充电在第四电容器c4中的电压被放电并作为第二输出电压vout被提供给输出端子out_nd。此时，第一输出电压vout_p可通过第五晶体管m5被充电在第三电容器c3中。
[0067]
如上所述，当第一主时钟ck00和第二主时钟ck00b以及第一子时钟ck00b和第二子时钟ck00切换(toggle)时，重复执行第一时段到第四时段的操作，因此提供给输出端子out_nd的第二输出电压vout可被充电在输出电容器cout中并作为最终输出电压被提供。
[0068]
图6是示出根据一些示例实施例的包括在电压生成器中的电荷泵的电路的示例的示图。
[0069]
参照图6，电压生成器160d的电荷泵可包括cts m1、cts m2、cts m3和cts m4、泵浦电容器c1和泵浦电容器c2、第一栅极控制单元1612d1和第二栅极控制单元1612d2。根据一些示例实施例，图6的电压生成器160d的电荷泵可以是pelliconi泵的另一示例实施例。
[0070]
电压生成器160d的电荷泵可包括位于接收输入电压vin的输入端子in_nd与第一节点d1之间的第一晶体管m1、位于输入端子端vin与第二节点d2之间的第二晶体管m2、位于第一节点d1与用于输出电压vout的输出端子out_nd之间的第三晶体管m3、位于第二节点d2与输出端子out_nd之间的第四晶体管m4、连接在第一节点d1与用于接收第一时钟信号clk的第一时钟端子之间的第一电容器c1、以及连接在第二节点d2与用于接收通过将第一时钟信号clk反相而生成的第一反相时钟信号nclk的第二时钟端子之间的第二电容器c2。此外，电压生成器160d的电荷泵可包括通过使用第一时钟信号clk和第一反相时钟信号nclk控制第一晶体管m1的栅极gn1和第二晶体管m2的栅极gn2的第一栅极控制单元1612d1、通过使用
第二时钟信号pclk和第二反相时钟信号npclk控制第三晶体管m3的栅极gp1和第四晶体管m4的栅极gp2的第二栅极控制单元1612d2、以及连接在输出端子out_nd和地端子之间的负载电容器cl。
[0071]
cts m1和cts m2的栅极由第一栅极控制单元1612d1控制，第一栅极控制单元1612d1包括与升压电容器cn1和cn2交叉耦接在一起的一对nmos晶体管mn1和mn2。根据一些示例实施例，第一栅极控制单元1612d1包括第一升压电容器cn1和cn2以及一对nmos晶体管mn1和mn2，第一升压电容器cn1和cn2连接到第一晶体管m1的栅极gn1和第二晶体管m2的栅极gn2并接收第一时钟信号clk和第一反相时钟信号nclk，该对nmos晶体管mn1和mn2交叉耦接在第一晶体管m1的栅极gn1和第二晶体管m2的栅极gn2与输入端子in_nd之间。
[0072]
根据示例，第一栅极控制单元1612d1和第二栅极控制单元1612d2可以是包括在稍后参照图8a描述的泵浦电容器单元161中的栅极泵浦电容器1612。
[0073]
当假设所有节点最初为0v时，当第一时钟信号clk变为“高”时，第二节点d2的电压电平变为电源电压vdd的电压电平。节点gn2被充电到通过从电源电压vdd减去cts m2的阈值电压vt而获得的值vdd-vt。当第一反相时钟信号nclk为“高”时，第二时钟信号pclk为“低”，并且节点d2通过晶体管m4由高栅极-源极电压vgs连接至vout。
[0074]
类似地，cts m3和cts m4的栅极由第二栅极控制单元1612d2控制，第二栅极控制单元1612d2包括与第二升压电容器cp1和cp2交叉耦接在一起的一对pmos晶体管mp1和mp2。根据一些示例实施例，第二栅极控制单元1612d2包括第二升压电容器cp1和cp2以及一对pmos晶体管mp1和mp2，第二升压电容器cp1和cp2连接到第三晶体管m3的栅极gp1和第四晶体管m4的栅极gp2并接收第二时钟信号pclk和第二反相时钟信号npclk，该对pmos晶体管mp1和mp2交叉耦接在第三晶体管m3的栅极gp1和第四晶体管m4的栅极gp2与输出端子之间。
[0075]
根据图6的示例实施例的电压生成器160d的电荷泵电路可通过保持高的过驱动电压来减小pmos cts和nmos cts的开关电阻。
[0076]
在图4至图6所示的示例实施例中，已经描述了电压生成器中的电荷泵电路，该电荷泵电路包括泵浦电容器、栅极泵浦电容器和电荷转移开关。根据图7的示例实施例，电荷泵电路还可包括时钟驱动器和hv tr。
[0077]
图7是示出根据一些示例实施例的电压生成器中的电荷泵电路的示例的电路图。
[0078]
参考图7，电压生成器160e的电荷泵包括位于接收输入电压vin的输入端子in_nd与第一节点d1之间的第一晶体管m1、位于输入端子in_nd与第二节点d2之间的第二晶体管m2、位于第一节点d1与用于输出输出电压vout的输出端子out_nd之间的第三晶体管m3、位于第二节点d2与输出端子out_nd之间的第四晶体管m4、连接在第一节点d1与用于接收第一时钟信号clk的第一时钟端子之间的第一电容器c1、以及连接在第二节点d2与用于接收通过将第一时钟信号clk反相而生成的第一反相时钟信号nclk的第二时钟端子之间的第二电容器c2。此外，电压生成器160e的电荷泵可包括连接到第一电容器c1的第一时钟驱动器1621e1、连接到第二电容器c2的第二时钟驱动器1621e2和连接在电源电压vdd与第二节点d2之间的hv tr n1。根据示例，hv tr n1可以是nmos晶体管。
[0079]
根据示例，可以以反相器的形式提供第一时钟驱动器1621e1和第二时钟驱动器1621e2。根据示例，第一时钟驱动器1621e1和第二时钟驱动器1621e2可包括nmos晶体管和pmos晶体管。第一时钟驱动器1621e1和第二时钟驱动器1621e2可从振荡器(未示出)接收时
钟信号。第一时钟驱动器1621e1和第二时钟驱动器1621e2可将时钟信号反相并且将经反相的时钟信号传送到泵浦电容器c1和泵浦电容器c2。
[0080]
根据示例，hv tr n1可连接在电源电压vdd和第二节点d2之间。hv tr n1的栅极端子和漏极端子可连接到电源电压vdd，hv tr n1的源极端子可连接到第二节点d2。作为nmos晶体管的hv tr n1以对应于电源电压vdd的电荷将第二节点d2预充电。例如，当作为nmos晶体管的hv tr n1的阈值电压为vth时，对应于vdd-vth的电荷被预充电在第二节点d2中。换句话说，当包括hv tr n1时，参考电压可通过电荷的预充电而增加，并且因此电荷泵浦可更有效地被执行。根据示例，hv tr n1可将电荷泵预充电。根据示例，hv tr n1可将泵浦电容器单元预充电到特点电压，并且所述特定电压可以是电源电压vdd或外部电压。
[0081]
为了便于解释，在图7的示例实施例中省略了栅极泵浦电容器，然而，显然，图6的栅极泵浦电容器可被添加到图7的示例实施例的电路中。
[0082]
图3至图7是示出可包括在电压生成器中的电荷泵电路的示例的示图。然而，电荷泵电路的配置不限于图3至图7所示的配置，并且可对连接结构进行修改，或者可采用附加组件。
[0083]
参照图2到图8a，根据示例的电压生成器的电荷泵可包括泵浦电容器单元161并可包括信号控制器162，泵浦电容器单元161包括泵浦电容器1611和栅极泵浦电容器1612，信号控制器162包括时钟驱动器1621、cts 1622和hv tr 1623的。根据一些示例实施例，稍后将描述的根据图8a至图12b的布局布置结构可以是用于描述当图3至图7中示出的电压生成器中的电荷泵电路实际上被布置在衬底上时的布局的示图。
[0084]
图8a是描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图。
[0085]
参照图8a，电压生成器的电荷泵可包括多个泵浦级，例如，第一泵浦级ps 1和第二泵浦级ps2。第一泵浦级ps 1可被划分为左泵浦级ps 1_l和右泵浦级ps1_r。第二泵浦级ps2可被划分为左泵浦级ps2_l和右泵浦级(未示出)。第二泵浦级ps2的右泵浦级(未示出)可设置为在x轴方向上邻近第二泵浦级ps2的左泵浦级ps2_l。
[0086]
参照图4，提供了一些实例实施例，其中，第一泵浦级ps1包括四个cts m1、m2、m3和m4以及两个泵浦电容器c1和c2。此外，泵浦电容器c1和c2可分别接收互补时钟信号。
[0087]
如图4所示的交叉耦接型泵浦级包括两个泵浦电容器和四个cts，并且可根据施加到每个泵浦电容器的时钟信号重复充电/放电。为了容易地解释这一点，一个泵浦级可被划分为左泵浦级和右泵浦级。参照图4，左泵浦级ps1_l可包括cts m1和cts m4以及泵浦电容器c1，并且右泵浦级ps2_r可包括cts m2、cts m3以及泵浦电容器c2。根据图8a的示例实施例的左泵浦级ps1_l和右泵浦级ps 1_r可以是根据时钟信号互补操作的交叉耦接电荷泵。
[0088]
由于相同的原理应用于第一泵浦级ps 1和第二泵浦级ps2，因此其布置结构将在下面参照第一泵浦级ps 1进行描述。第一泵浦级ps1的布置结构的描述可同样应用于第二泵浦级ps2的布置结构。此外，尽管第一泵浦级ps1包括左泵浦级ps1_l和右泵浦级ps1_r，但是它们具有相同的结构，并且因此下面将基于左泵浦级ps 1_l给出描述。
[0089]
第一泵浦级ps1和第二泵浦级ps2可在x轴方向上并排布置。根据示例，第一泵浦级ps1和第二泵浦级ps2可从低级开始沿x轴方向顺序地布置。尽管图8a中示出两个泵浦级，即第一泵浦级ps1和第二泵浦级ps2，但是电压生成器160可包括的泵浦级的数量可以是三个或更多个。
[0090]
根据示例，第一泵浦级ps1和第二泵浦级ps2可被布置在thv 140延伸的方向上。根据一些示例实施例，第一泵浦级ps1和第二泵浦级ps2可布置为沿与电力被施加的方向(y轴方向)垂直的方向(x轴方向)前进。根据一些示例实施例，电力被施加的方向(y轴方向)可以是与thv 140延伸的方向(x轴方向)垂直的方向。根据一些示例实施例，thv 140可被设置为沿x轴方向延伸。参考稍后将描述的图14，thv 140可以是电连接外围电路区域和存储器单元区域的路径。
[0091]
根据一些示例实施例，泵浦级ps 1和ps2的组件可被布置在与在x轴方向上延伸的thv 140垂直的y轴方向上。基于y轴方向，在远离thv 140的方向上，可首先设置信号控制器162，然后可设置泵浦电容器单元161。
[0092]
左泵浦级ps1_l可包括泵浦电容器单元161和信号控制器162。根据一些示例实施例，泵浦电容器单元161可包括泵浦电容器1611和栅极泵浦电容器1612。根据一些示例实施例，信号控制器162可包括时钟驱动器(clk drv)1621、电荷转移开关1622和hv tr 1623。
[0093]
参照图8a，时钟驱动器1621可被设置为在y轴方向上邻近thv 140。根据一些示例实施例，在信号控制器162中，时钟驱动器1621可设置在y轴方向上最靠近thv 140的位置处。
[0094]
根据一些示例实施例，包括在信号控制器162中的cts 1622、时钟驱动器1621和hv tr 1623以及包括在泵浦电容器单元161中的泵浦电容器1611和栅极泵浦电容器1612可被布置在y轴方向上与thv 140相距恒定的距离处。根据一些示例实施例，包括在信号控制器162中的组件的布局和包括在泵浦电容器单元161中的组件的布局可以是2维布置的。
[0095]
参照图8b，将更详细地描述泵浦级中的布置结构。
[0096]
参照图8b，thv 140和时钟驱动器1621之间在y轴方向上的距离d1可小于thv 140和cts 1622之间在y轴方向上的距离d2。thv 140和时钟驱动器1621之间在y轴方向上的距离d1可小于thv 140和泵浦电容器单元161之间的距离d4。
[0097]
根据一些示例实施例，从第一泵浦级ps1和第二泵浦级ps2距thv 140的所有距离可相同。根据一些示例实施例，第一泵浦级ps1和第二泵浦级ps2中的时钟驱动器1621的位置可位于与thv 140相等的距离d1处。根据一些示例实施例，第一泵浦级ps1和第二泵浦级ps2中的每一个包括时钟驱动器1621，并且第一泵浦级ps1和第二泵浦级ps2中的时钟驱动器1621与thv 140之间的距离(即距离d1)可相同。根据一些示例实施例，距离d1可以是0，时钟驱动器1621和thv 140之间的距离减小，从而减小了对施加的电力的阻抗。
[0098]
根据示例，在y轴方向上最靠近thv 140布置的组件可以是时钟驱动器1621。根据一些示例实施例，时钟驱动器1621可通过thv 140接收电力。时钟驱动器1621可通过使用经由thv 140施加的电力来生成时钟信号，并将时钟信号施加到泵浦电容器单元161。随着通过其施加电力的thv 140与时钟驱动器1621之间的距离越近，电阻值就越小，从而最小化或减小ir降。换句话说，通过时钟驱动器1621和thv 140被彼此相邻设置的结构，电压生成器的效率可增加。
[0099]
根据一些示例实施例，包括在左泵浦级ps1_l中的时钟驱动器1621和包括在右泵浦级ps1_r中的时钟驱动器1621可生成相反电平的时钟信号。根据一些示例实施例，当包括在左泵浦级ps1_l中的时钟驱动器1621生成的信号变为“高”时，包括在右泵浦级ps1_r中的时钟驱动器1621生成的信号可以是“低”。根据一些示例实施例，包括在右泵浦级ps 1_r中
的时钟驱动器1621和包括在第二泵浦级ps2中的左泵浦级ps2_l中的时钟驱动器1621可生成相同电平的时钟信号。根据一些示例实施例，当包括在右泵浦级ps1_r中的时钟驱动器1621生成的信号为“低”时，由第二泵浦级ps2中的包括在左泵浦级ps2_l中的时钟驱动器1621生成的信号可为“低”。换句话说，可调整时钟驱动器的输出电平以最小化或减少由相邻泵浦级生成的时钟信号的相位彼此相反的情况。
[0100]
根据一些示例实施例，先前，相邻的时钟驱动器重复地输出高时钟信号和低时钟信号，并且当假设存在8个泵浦级时，可以高低高低高低高低(hlhlhl)的顺序输出时钟信号。在这种情况下，生成7次具有彼此相反相位的时钟信号。
[0101]
当假设存在8个泵浦级时，时钟驱动器可以以高低低高高低低高(hllhhllh)的顺序输出时钟信号。在这种情况下，生成4次具有彼此相反的相位的时钟信号。通过最小化或减少时钟信号的相位彼此相反的情况，可最小化或减少寄生电容器组件。
[0102]
根据一些示例实施例，时钟驱动器1621、cts 1622和hv tr 1623可布置在信号控制器162中。根据一些示例实施例，信号控制器162中的在y轴方向上最靠近thv 140的组件可以是时钟驱动器1621，并且信号控制器162中的在y轴方向上最远离thv 140的组件可以是hv tr 1623。根据一些示例实施例，由于泵浦电容器单元161可以是高电压装置，所以hv tr 1623的体电压可被设置为地电压，并且通过将泵浦电容器单元161和hv tr 1623布置为彼此靠近，它们的主体可共享地电压，并且因此可获得体共享效应。因此，也可获得芯片尺寸减小(csr)效果。
[0103]
根据一些示例实施例，当电荷泵包括如图6的示例实施例中的栅极泵浦电容器1612时，栅极泵浦电容器1612可在设置信号控制器162之后被设置。换句话说，栅极泵浦电容器1612可设置为在y轴方向上邻近信号控制器162。因此，能够最小化或减小栅极泵浦电容器1612的布线面积，从而最大化或改善金属-绝缘体-金属(mim)电容器的面积。
[0104]
参照图8b，cts 1622可包括nmos晶体管1622a和pmos晶体管1622b。参照图8b，包括在cts 1622中的nmos晶体管1622a可设置为在y轴方向上邻近时钟驱动器1621，包括在cts 1622中的pmos晶体管1622b可设置为在y轴方向上邻近hv tr 1623。根据一些示例实施例，泵浦电容器1611和包括在cts 1622中的pmos晶体管1622b之间的距离d6可小于泵浦电容器1611和包括在cts 1622中的nmos晶体管1622a之间的距离d7。根据一些示例实施例，由于通过nmos晶体管1622a对泵浦电容器1611充电并且通过pmos晶体管1622b传送充电的电压，所以通过将cts 1622的pmos晶体管1622b设置为靠近泵浦电容器单元161，可最小化或减小电流路径中的电阻和寄生电阻。
[0105]
根据一些示例实施例，用于电力传输的金属线(未示出)可包括在第一泵浦级ps1中。根据一些示例实施例，具有小片(sheet)电阻的金属可沿与电力被施加的y轴方向相同的方向被设置。根据一些示例实施例，具有大片电阻的金属可沿与x轴方向相同的方向设置，x轴方向是第一泵浦级ps 1的移动方向。为了降低泵线路内部的电阻，可将具有小片电阻的金属布置在y轴方向上。因此，可最小化或减小布线电阻。
[0106]
根据一些示例实施例，电力可施加到第一泵浦级ps1内的时钟驱动器1621。根据一些示例实施例，施加到时钟驱动器1621的电力可从连接到thv 140的电极焊盘(未示出)被施加。可替换地，根据一些示例实施例，施加到时钟驱动器1621的电力可从连接到thv 140的外部电极被施加。根据一些示例实施例，第一泵浦级ps1和第二泵浦级ps2可分别通过单
独的电力线接收电力。根据一些示例实施例，当提供n个泵浦级时，可提供n个时钟驱动器并且可提供n条电源线。根据一些示例实施例，所有n条电力线可具有相同的长度。因此，即使当存在多个泵浦级时，对于每个泵浦级也不存在电阻的累积，因此可提高电荷泵的效率。
[0107]
对于相同电荷泵大小，可改善电荷泵的性能的指标可包括电力电阻、电荷泵中的主要节点处的电阻、以及泵浦电容器的效率。通过将上述布置结构应用于电荷泵，可减小电荷泵中的电力电阻和电阻，并且因此可改善电荷泵的性能。
[0108]
通过将泵浦级的电荷泵的电源线设置为具有相同的长度，可使电荷泵之间的电力的ir降相等，从而最小化或减小ir降的影响。根据示例，在所有泵浦级中可能出现相等的ir降。
[0109]
公开了一种结构，在该结构中，基于电力被施加的方向，首先设置时钟驱动器1621(即，最靠近thv 140的时钟驱动器1621)。因此，ir降可被最小化或减小，并且mim电容器的可用面积可被最大化或改进，因为用于电力布线(pwr布线)的金属的面积被最小化或减小。此外，通过将hv tr 1623设置为与泵浦电容器单元161相邻，可在不分离额外阱的情况下最小化或减小电荷泵电路的面积。
[0110]
图8c是用于描述根据一些示例实施例的电压生成器的电荷泵的布局结构的效果的示图。
[0111]
在与电荷泵的性能改进相关的指标中，在泵浦电容器的效率的情况下，当包括在泵浦电容器单元中的mim电容器的比率增大时，电流效率增大。因此，当包括在电荷泵中的电容器之中的mim电容器的比率增大时，可提高电荷泵的效率。
[0112]
参照图8c，示出了区域a和区域b。区域a可以是包括泵浦电容器1611、栅极泵浦电容器1612、hv tr 1623和cts 1622的区域。区域b可以是包括泵浦电容器1611和栅极泵浦电容器1612的区域。根据一些示例实施例，mim电容器可包括在区域a中。根据一些示例实施例，mim电容器也可包括在区域b中。
[0113]
根据一些示例实施例，由于可被施加电力的金属连接到时钟驱动器1621，所以mim电容器可不被设置在设置有时钟驱动器1621的区域中。换句话说，mim电容器可布置在除了设置有时钟驱动器1621的区域之外的区域中。根据一些示例实施例，mim电容器可被包括并布置在区域a中，区域a是没有时钟驱动器1621的区域。然而，根据一些示例实施例，mim电容器可被包括并仅被布置在区域b中，区域b构成泵浦电容器单元。
[0114]
通过将时钟驱动器1621设置在thv 140附近，被施加电力的金属仅通过与时钟驱动器1621重叠的区域。因此，由于没有金属穿过泵浦电容器单元161的上部，所以可确保用于使用mim电容器的面积。此外，由于金属穿过的面积可被最小化或减小，所以可增加mim电容器可被应用的面积。
[0115]
根据一些示例实施例，在hv耗尽(hvd)电容器的情况下，其效率由于寄生电容器组件而劣化，并且因此，当mim电容器的比率增加时，hvd电容器的效率可增加。
[0116]
电压生成器中的电荷泵的布置结构可以是考虑到与电力线的距离而优化或改进的电荷泵中的组件的布置、具有相同阱偏置的晶体管的布置等。
[0117]
在图8a至图8c的示例实施例中，电压生成器具有根据图4的示例实施例的电荷泵的配置。然而，电压生成器也可具有根据图3的示例实施例的电荷泵的配置。
[0118]
根据实施例，当电压生成器具有根据图3的示例实施例的电荷泵时，在图8a的示例
实施例中，可提供单个泵浦级，而不将泵浦级划分为左泵浦级和右泵浦级。根据一些示例实施例，当电压生成器具有根据图3的示例实施例的电荷泵的配置时，在图8b的示例实施例中，cts 1622不包括pmos 1622b和nmos 1622a两者，并且可包括一个pmos或一个nmos。当电压生成器具有根据图3的示例实施例的电荷泵的配置时，除了上述差别之外的布置结构可与图8a至图8c的示例实施例中的布置结构相同。
[0119]
图9是用于描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图。根据一些示例实施例，与图8a的电压生成器相比，可提供不包括栅极泵浦电容器和hv tr的电压生成器。图9中示出了这种电压生成器的布局的示例。
[0120]
在以下图9至12b的示例实施例中，将省略与以上参照图8a至8c已经给出的描述相同的描述。
[0121]
参照图9，时钟驱动器1621、cts 1622和泵浦电容器1611可以以所述顺序在y轴方向上布置。根据一些示例实施例，thv 140和时钟驱动器1621之间在y轴方向上的距离可小于thv 140和其它组件(即cts 1622和泵浦电容器1611)中的每一个之间在y轴方向上的距离。根据一些示例实施例，thv 140和泵浦电容器1611之间在y轴方向上的距离可大于thv 140和其它组件中(即cts 1622和泵浦电容器1611)的每一个之间在y轴方向上的距离。
[0122]
图10是用于描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图。
[0123]
根据一些示例实施例，与图8a的电压生成器相比，可提供不包括栅极泵浦电容器的电压生成器。图10中示出了这种电压生成器的布局的示例。
[0124]
参照图10，时钟驱动器1621、hv tr 1623、cts 1622和泵浦电容器1611可以以所述顺序在y轴方向上布置。根据一些示例实施例，thv 140和时钟驱动器1621之间在y轴方向上的距离可小于thv 140和其它组件(即cts 1622、hv tr 1623和泵浦电容器1611)中的每一个之间在y轴方向上的距离。根据一些示例实施例，thv 140和泵浦电容器1611之间在y轴方向上的距离可大于thv 140和其它组件1622、1623和1621之间在y轴方向上的距离。根据一些示例实施例，包括在cts 1622中的nmos晶体管与泵浦电容器1611之间在y轴方向上的距离可大于包括在cts 1622中的pmos晶体管与泵浦电容器1611之间在y轴方向上的距离。
[0125]
根据一些示例实施例，当泵浦电容器1611不是高电压装置或者hv tr 1623的主体的电压不是地电压时，不会发生hv tr 1623和泵浦电容器1611的体共享效应。
[0126]
参照图10，示出在由于不在泵浦电容器1611和hv tr 1623之间共享体电压而不发生体共享效应的情况下电压生成器的布局的示例。参照图10，hv tr 1623可设置在时钟驱动器1621与cts 1622之间。通过这种布置结构，可减小cts 1622和泵浦电容器1611之间的距离，并且可减小寄生电阻。
[0127]
图11a和图11b是用于描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图。
[0128]
根据一些示例实施例，第一泵浦级ps1和第二泵浦级ps2中的组件可不沿y轴方向顺序布置。根据图11a的示例，thv 140和时钟驱动器1621可被布置为彼此相邻。根据图11a的实施例，cts 1622可被设置为在y轴方向上邻近于时钟驱动器1621。在根据一些示例实施例的第一泵浦级ps1中，hv tr 1623可相对于时钟驱动器1621和cts 1622设置在左侧。根据一些示例实施例，栅极泵浦电容器1612可相对于时钟驱动器1621和cts 1622设置在右侧。
根据一些示例实施例，在图11a的实施例中，hv tr 1623的位置和栅极泵浦电容器1612的位置可互换。在根据一些示例实施例的第二泵浦级ps2中，栅极泵浦电容器1612可相对于时钟驱动器1621和cts 1622设置在左侧。根据一些示例实施例，hv tr 1623可相对于时钟驱动器1621和cts 1622设置在右侧。
[0129]
根据一些示例实施例，泵浦电容器1611可被设置为在y轴方向上邻近hv tr 1623、cts 1622和栅极泵浦电容器1612。
[0130]
根据图11b的实施例，cts 1622和时钟驱动器1621可被布置为在x轴方向上彼此相邻。根据图11b的实施例，hv tr 1623可被设置为在x轴方向上邻近栅极泵浦电容器1612。
[0131]
在图11a和图11b的实施例中，时钟驱动器1621可被设置为与thv 140相邻以减小内部电阻，并且通过将时钟驱动器1621设置为与thv 140相邻，可确保其中可布置mim电容器的区域。
[0132]
根据图11a和图11b的实施例的电压生成器可具有在y轴方向上相对减小的长度。因此，根据图11a和图11b的实施例的电压生成器甚至可应用于在y轴方向上具有足够长度的布局区域未被确保的情况。当确保在x轴方向上具有足够长度的区域时，可应用根据图11a和图11b的实施例的电压生成器。
[0133]
尽管图8a至图11a示出了彼此相邻的第一泵浦级ps1和第二泵浦级ps2具有相同的布局结构，但是彼此相邻的第一泵浦级ps 1和第二泵浦级ps2可具有彼此不同的布局结构。根据一些示例实施例，当假设存在包括三个泵浦级的电荷泵时，第一泵浦级可被设置为具有图8a所示的第一泵浦级ps1的结构，第二泵浦级可被设置为具有图9所示的第一泵浦级ps1的结构，第三泵浦级可被设置为具有图10所示的第一泵浦级ps1的结构，其中可自由地进行修改。
[0134]
图12a和图12b是用于描述根据一些示例实施例的电压生成器中的电荷泵的布局结构的示图。
[0135]
根据图12a和图12b的实施例，示出了包括多个泵浦级(即第一泵浦级ps1和第二泵浦级ps2)的电压生成器。根据图12a的实施例，通过将包括多个泵浦级的电压生成器的布局改变为泵浦级彼此对称的结构，可分离峰值电流以增加稳定性。
[0136]
根据图12a的实施例，电压生成器可包括第一泵浦区域pa1和第二泵浦区域pa2。根据一些示例实施例，第一泵浦区域pa1可包括多个泵浦级。根据一些示例实施例，第二泵浦区域pa2可包括多个泵浦级。包括在第一泵浦区域pa1中的泵浦级的数量可与包括在第二泵浦区域pa2中的泵浦级的数量相同。第一泵浦区域pa1和第二泵浦区域pa2可被提供为对称组件。
[0137]
图12a示出一些示例实施例，其中，第一泵浦区域pa1包括八个泵浦级并且第二泵浦区域pa2包括八个泵浦级。然而，这仅是示例实施例，并且第一泵浦区域pa1和第二泵浦区域pa2可各自包括的泵浦级的数量可变化。
[0138]
根据一些示例实施例，包括在第一泵浦区域pa1中的每个泵浦级和包括在第二泵浦区域pa2中的每个泵浦级可连接到一个thv 140。每个泵浦级可连接到一个thv 140并接收电力(pwr)164。根据一些示例实施例，包括在信号控制器162中的时钟驱动器可设置在y轴方向上与泵浦级相邻的下部区域中。根据一些示例实施例，包括在信号控制器162中的时钟驱动器可被设置为与thv 140相邻。
[0139]
根据一些示例实施例，包括在第一泵浦区域pa1中的多个时钟驱动器和包括在第二泵浦区域pa2中的多个时钟驱动器可布置在相同位置处。根据一些示例实施例，包括在第一泵浦区域pa1中的时钟驱动器与thv 140之间的距离可与包括在第二泵浦区域pa2中的时钟驱动器与thv 140之间的距离相同。
[0140]
参照图12a，第一泵区域pa1和第二泵区域pa2可对称布置(围绕y轴方向对称)。根据一些示例实施例，包括在第一泵浦区域pa1和第二泵浦区域pa2中的泵浦级可被布置为使得更靠近第一泵浦区域pa1和第二泵浦区域pa2彼此接触的点(即电压生成器的中心)的泵浦级具有更多数量的级。重申一下，泵浦级的集中程度朝向电压生成器的中心增加。根据一些示例实施例，第一泵浦区域pa1的泵浦可朝向电压生成器的中心进行，并且第二泵浦区域pa2的泵浦也可朝向电压生成器的中心进行。
[0141]
根据一些示例实施例，信号控制器162的公共逻辑区域可被单独地发布。根据一些示例实施例，可提供共同应用于第一泵浦区域pa1和第二泵浦区域pa2的逻辑电路作为单独的共同逻辑区域。
[0142]
根据一些示例实施例，通过在第一泵浦区域pa1和第二泵浦区域pa2的沿y轴方向彼此相邻的下部区域中提供thv并在最靠近thv 140的位置处提供时钟驱动器的结构，可提高泵浦效率。根据一些示例实施例，通过这种水平对称布置，可最小化或减小输出电阻和布线，并且可改善峰值电流。
[0143]
根据图12b的示例，电压生成器可包括设置在中心处的去耦电容器163、设置在去耦电容器163的左侧的第一泵浦区域pa1'、以及设置在去耦电容器163的右侧的第二泵浦区域pa2'。与图12a的电压生成器相比，图12b的电压生成器还可包括设置在中心部分中的去耦电容器163。在图12b中，将省略关于与图12a的特征相同的特征的描述。
[0144]
根据一些示例实施例，去耦电容器163可连接在第一泵浦区域pa1'的8级泵浦级的第一端和地gnd(未示出)之间。根据一些示例实施例，去耦电容器163可连接在第二泵浦区域pa2'的8级泵浦级的第二端和地gnd(未示出)之间。根据一些示例实施例，去耦电容器163可通过thv 140将第一泵浦区域pa1'的输出和第二泵浦区域pa2'的输出传送到存储器单元阵列区域。
[0145]
根据一些示例实施例，去耦电容器163可设置在第一泵浦区域pa1'和第二泵浦区域pa2'之间。第一泵浦区域pa1'和第二泵浦区域pa2'可被配置成围绕去耦电容器163彼此对称。第一泵浦区域pa1'和第二泵浦区域pa2'可各自包括多个泵浦级。
[0146]
根据一些示例实施例，包括在第一泵浦区域pa1'和第二泵浦区域pa2'中的泵浦级可布置为使得更靠近去耦电容器163的泵浦级具有更多数量的级。根据一些示例实施例，第一泵浦区域pa1'的泵浦可朝向去耦电容器163进行，并且第二泵浦区域pa2'的泵浦也可朝向去耦电容器163进行。
[0147]
根据一些示例实施例，第一泵浦区域pa1'和第二泵浦区域pa2'的输出可通过设置在中心处的去耦电容器163被收集，并且可被连接到thv 140。在这点上，可通过将泵的级分离并将其输出收集到中心来调整峰值电流，从而提高性能。根据一些示例实施例，mim电容器可布置在没有去耦电容器163和信号控制器162的区域中。
[0148]
图13是根据一些示例实施例的存储器装置的示意性透视图。
[0149]
参照图13，存储器装置200可包括第一半导体层201和第二半导体层202。第二半导
体层202可在z轴方向上堆叠在第一半导体层201上。根据一些示例实施例，图1的存储器单元阵列区域110可形成在第二半导体层202中，外围电路区域170可形成在第一半导体层201中。换句话说，第一半导体层201可包括下衬底，并且通过在下衬底上形成如晶体管和用于对半导体器布线的图案的半导体器件，可在第一半导体层201中形成电路，例如，与控制逻辑150、行解码器120、电压生成器160和页缓冲器130对应的电路。
[0150]
在第一半导体层201中形成电路之后，可形成包括存储器单元阵列区域110的第二半导体层202。换句话说，第二半导体层202可包括上衬底，并且存储器单元阵列区域110可通过由上衬底支撑而形成在上衬底上。
[0151]
此外，在第二半导体层202中，可形成用于将存储器单元阵列区域110(即，字线wl和位线bl)和形成在第一半导体层201中的电路(即，外围电路区域170)电连接的图案。如上所述，包括在存储器单元阵列区域110中的存储器单元可由字线wl和位线bl访问，并且字线wl和位线bl可电连接到形成在第一半导体层201中的外围电路区域170。
[0152]
因此，存储器装置200可具有其中存储器单元阵列区域210及外围电路270(图15)布置在堆叠方向(即，z轴方向)上的结构，即，外围上单元或外围上方单元(cop)结构。通过将除了存储器单元阵列区域210之外的电路布置在存储器单元阵列区域210下方，cop结构可有效地减少其在垂直于堆叠方向的平面中占据的面积，并且因此可增加集成在存储器装置200中的存储器单元的数量。
[0153]
还可布置多个焊盘以用于电连接到存储器装置200的外部。例如，可布置用于从存储器装置200外部的装置接收的命令cmd、地址addr和控制信号ctrl的多个焊盘，并且可布置用于输入/输出数据data的多个焊盘。焊盘可被布置为在竖直方向(z轴方向)或水平方向(x轴方向或y轴方向)上与外围电路270相邻，该外围电路270处理从存储器装置200的外部接收的信号或要被发送到存储器装置200的外部的信号。
[0154]
图14是根据一些示例实施例的存储器装置的透视图。
[0155]
根据一些示例实施例，图14是用于描述将电压生成器的电荷泵的布置结构应用于图13的存储器装置的示图。
[0156]
如上所述，第一半导体层201可包括外围电路区域(未示出)。外围电路区域可包括电压生成器260。根据一些示例实施例，电压生成器260可包括时钟驱动器2621、cts 2622、hv tr 2623、栅极泵浦电容器2612和泵浦电容器2611。
[0157]
根据一些示例实施例，电压生成器260可通过thv 240接收时钟信号和到时钟驱动器2621的电力。根据一些示例实施例，thv 240可连接到第一半导体层201内部的电极焊盘(pad)280。可替换地，根据一些示例实施例，thv 240可连接到外部电压触点(evc)。根据一些示例实施例，thv 240可在z轴方向上延伸以电连接到第二半导体层202。根据一些示例实施例，thv 240可通过行解码器(未示出)连接到第二半导体层202的存储器单元阵列。
[0158]
根据一些示例实施例，可通过连接到thv 240或evc的内部和外部的电极焊盘280将电力施加到电荷泵中的时钟驱动器2621。根据一些示例实施例，通过将首先被施加电力的时钟驱动器2621设置为最靠近thv 240，可减小电荷泵的内部电阻。
[0159]
图15是根据一些示例实施例的存储器装置的示例的截面图。
[0160]
图15是根据一些示例实施例的具有cop结构的非易失性存储器装置的截面图。参照图15，非易失性存储器装置200可具有单元区域210堆叠在外围电路区域270上的cop结
构。外围电路区域270的至少一部分与单元区域210的至少一部分可竖直地重叠。为了方便起见，在此描述了单元区域210和外围电路区域270在竖直方向上彼此完全重叠的示例，但是本发明构思不限于此。
[0161]
外围电路区域270可包括布置在下衬底271上的一个或多个外围晶体管274、电连接到外围晶体管274的外围电路布线272、以及覆盖外围电路布线272和外围晶体管274的下绝缘层273。根据一些示例实施例，外围电路区域270的外围晶体管274可以是包括在电压生成器260中的晶体管。根据一些示例实施例，外围电路区域270的外围晶体管274可以是应用于包括在外围电路区域270中的另一电路的晶体管。
[0162]
单元区域210可包括上衬底211、设置在上衬底211上的单元阵列214和覆盖单元阵列214的上绝缘层213。单元区域210还可包括用于电连接单元阵列214和外围电路布线272的连接电路布线212。单元阵列214可包括用于将单元阵列214电连接到连接电路布线212的金属接触件215。
[0163]
在外围电路区域270中，下衬底271可包括如硅晶片的半导体衬底。根据一些示例实施例，外围电路导线272可包括顺序堆叠在下衬底271上的下金属线lm0、中间金属线lm1和上金属线lm2。外围电路线272还可包括将外围晶体管274电连接到下金属线lm0的下金属接触件lmc1、将下金属线lm0电连接到中间金属线lm1的中间金属接触件lmc2、以及将中间金属线lm1电连接到上金属线lm2的上金属接触件lmc3。根据一些示例实施例，这种金属布线中的任何一个可以是thv。
[0164]
在单元区域210中，单元阵列214可具有3维结构，其中，多个单元竖直堆叠在具有阱结构的上衬底211上。金属接触件215可将单元阵列214的多个单元和上衬底211电连接到连接电路布线212。
[0165]
连接电路线212可电连接到外围电路线272。连接电路布线212可包括顺序堆叠在单元阵列214上的下金属线m0、中间金属线m1和上金属线m2。连接电路布线212还可包括将外围电路线272电连接到连接电路布线212的连接金属接触件mc0、将连接金属接触件mc0电连接到下金属线m0的下金属接触件mc1、将下金属线m0电连接到中间金属线m1的中间金属接触件mc2、以及将中间金属线m1电连接到上金属线m2的作为上金属接触件的通孔件va。下金属接触件mc1可将单元阵列214连接到中间金属线m1。中间金属线m1可包括电连接至单元阵列214的竖直沟道的位线bl。
[0166]
存储器装置200可以是非易失性存储器装置。根据一些示例实施例，非易失性存储器装置200可包括nand闪速存储器、竖直nand闪速(vnand)存储器、nor闪速存储器和电阻随机存取存储器(ram)(rram)、相变ram(pram)、磁阻ram(mram)、铁电ram(fram)、自旋转移力矩ram(stt-ram)等。此外，非易失性存储器装置200可被实现为具有3维阵列结构。本发明构思不仅可应用于其中电荷存储层包括导电浮置栅极的闪速存储器装置，而且还可应用于其中电荷存储层包括绝缘层的电荷捕获闪存(ctf)。根据本发明构思的存储器装置200可是易失性存储器装置。
[0167]
根据一些示例实施例的存储器装置可通过使用各种类型的封装件来安装。根据一些示例实施例，根据一些示例实施例的存储器装置可通过使用封装件来安装，所述封装例如层叠封装件(pop)、球栅阵列(bga)、芯片级封装件(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装件(pdip)、晶片组中的管芯、晶片形式的管芯、板上芯片(cob)、陶瓷双列直
插式封装件(cerdip)、塑料计量四方扁平封装件(mqfp)、薄四方扁平封装件(tqfp)、小外形(soic)、收缩小外形封装件(ssop)、薄小外形(tsop)、封装件中系统(sip)、多芯片封装件(mcp)、晶片级制造封装件(wfp)、晶片级处理堆叠封装件(wsp)等。
[0168]
通过改变包括在电压生成器260中的电荷泵的布置结构，可改进嵌入cop结构中的电压生成器260的泵浦效率及输出电流。在具有cop结构的存储器装置的情况下，由于外围电路区域的面积减小，可能难以应用常规电荷泵结构。然而，通过改变具有相同组件的电荷泵的结构，可改善电荷泵的性能。
[0169]
尽管已经公开了cop结构中的电压生成器中包括的电荷泵的布置结构，但是根据本发明构思的电压生成器中包括的电荷泵的布置结构不限于cop结构。根据一些示例实施例，电压生成器中包括的电荷泵的布置结构也可应用于具有非cop结构的存储器装置。根据一些示例实施例，在具有非cop结构的存储器装置中，电力线连接到的电压源可被施加作为具有cop结构的存储器装置中的如thv的区域。根据一些示例实施例，在具有cop结构的存储器装置的情况下，可基于thv确定电压生成器中的组件的布置。根据一些示例实施例，在具有非cop结构的存储器装置的情况下，可基于电力线连接到的电压源来确定电压生成器中的组件的布置。根据一些示例实施例，电压生成器中的组件的相同布置条件可应用于cop结构和非cop结构。
[0170]
尽管已经参照本发明构思的一些示例性实施例具体示出和描述了本发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在形式和细节上对本发明构思进行各种改变。

技术特征：
1.一种存储器装置，包括：存储器单元阵列区域，其电连接到多条字线与多条位线，并且所述存储器单元阵列区域包括竖直地堆叠在衬底上的多个存储器单元；以及外围电路区域，其位于所述存储器单元阵列区域下方，其中，所述存储器单元阵列区域与所述外围电路区域通过在第一方向延伸的穿通孔件彼此电性连接，所述外围电路区域包括电压生成器，所述电压生成器被配置为生成用于施加到所述多条字线以操作所述多个存储器单元的操作电压，所述电压生成器包括：泵浦电容器单元，其被配置为根据时钟信号进行充电并泵浦电压，以及信号控制器，其被配置为控制所述时钟信号及流过所述泵浦电容器单元的电流，所述信号控制器包括：被配置为将所述时钟信号施加到所述泵浦电容器单元的时钟驱动器；并且所述信号控制器与所述穿通孔件相邻。2.如权利要求1所述的存储器装置，其中，所述信号控制器还包括被配置为控制流过所述泵浦电容器单元的所述电流的多个电荷转移开关，所述泵浦电容器单元包括被配置为根据所述时钟信号执行电荷泵浦的一个或多个泵浦电容器，并且所述穿通孔件与所述信号控制器之间在第二方向上的第一距离小于所述穿通孔件与所述一个或多个泵浦电容器之间在所述第二方向上的第二距离，并且所述第二方向垂直于所述第一方向。3.如权利要求2所述的存储器装置，其中，所述时钟驱动器通过所述穿通孔件接收电力以生成所述时钟信号，并且所述穿通孔件与所述时钟驱动器之间在所述第二方向上的第三距离小于所述穿通孔件与所述多个电荷转移开关之间在所述第二方向上的第四距离。4.如权利要求2所述的存储器装置，其中，所述多个电荷转移开关包括nmos晶体管和pmos晶体管，并且所述一个或多个泵浦电容器与所述nmos晶体管之间在所述第二方向上的第三距离大于所述一个或多个泵浦电容器与所述pmos晶体管之间在所述第二方向上的第四距离。5.如权利要求1所述的存储器装置，其中，所述信号控制器包括：多个电荷转移开关，其被配置为控制被施加到所述泵浦电容器单元的第二电流，以及高压晶体管，其被配置为将所述泵浦电容器单元预充电至第一电压，所述泵浦电容器单元包括：多个泵浦电容器，其被配置为响应于多个时钟信号执行电荷泵浦，以及栅极泵浦电容器，其连接至所述多个电荷转移开关之一的栅极，并且所述穿通孔件与所述信号控制器之间在第二方向上的第一距离小于所述穿通孔件与所述多个泵浦电容器之间在所述第二方向上的第二距离，并且所述第二方向垂直于所述第
一方向。6.如权利要求5所述的存储器装置，其中，所述时钟驱动器被配置为通过所述穿通孔件接收电力以生成时钟信号，并且所述穿通孔件与所述时钟驱动器之间在所述第二方向上的第三距离小于所述穿通孔件与所述多个电荷转移开关之间在所述第二方向上的第四距离。7.如权利要求5所述的存储器装置，其中，所述时钟驱动器被配置为通过所述穿通孔件接收电力以生成时钟信号，并且所述穿通孔件与所述时钟驱动器之间在所述第二方向上的第三距离小于所述穿通孔件与所述高压晶体管之间在所述第二方向上的第四距离。8.如权利要求5所述的存储器装置，其中，所述泵浦电容单元包括高压器件，并且所述高压晶体管与所述泵浦电容器单元之间在所述第二方向上的第三距离小于所述多个电荷转移开关与所述泵浦电容器单元之间在所述第二方向上的第四距离。9.如权利要求5所述的存储器装置，其中，所述高压晶体管和所述泵浦电容器单元之间在所述第二方向上的第三距离大于所述多个电荷转移开关和所述泵浦电容器单元之间在所述第二方向上的第四距离，并且所述泵浦电容器单元的第一体电压和所述高压晶体管的第二体电压不共享。10.如权利要求5所述的存储器装置，其中，所述多个电荷转移开关和所述时钟驱动器在所述信号控制器中在所述第一方向上彼此邻近布置。11.如权利要求1所述的存储器装置，其中，所述泵浦电容器是金属-绝缘体-金属电容器。12.一种电压生成器，包括：第一泵浦级至第n泵浦级，其中，n是等于或大于2的自然数，所述第一泵浦级包括第一泵浦电容器单元和第一信号控制器，所述第n泵浦级包括第n泵浦电容器单元和第n信号控制器，所述第一泵浦级至所述第n泵浦级在第一方向上并排布置，所述第一泵浦电容器单元和所述第一信号控制器在所述第一泵浦级中在垂直于所述第一方向的第二方向上并排布置，所述第n泵浦电容器单元和所述第n信号控制器在所述第n泵浦级中在垂直于所述第一方向的所述第二方向上并排布置，所述第一信号控制器包括多个第一电荷转移开关和被配置为将时钟信号施加到所述第一泵浦电容器单元的第一时钟驱动器，所述第n信号控制器包括多个第n电荷转移开关和被配置为将时钟信号施加到所述第n泵浦电容器单元的第n时钟驱动器，所述多个第一电荷转移开关被布置在所述第一时钟驱动器和所述第一泵浦电容器单元之间，并且所述多个第n电荷转移开关被布置在所述第n时钟驱动器和所述第n泵浦电容器单元之间。
13.如权利要求12所述的电压生成器，其中，所述第一时钟驱动器至所述第n时钟驱动器被配置为从穿通孔件接收电力，并且所述穿通孔件与所述第一时钟驱动器之间在所述第二方向上的第一距离与所述穿通孔件与所述第n时钟驱动器之间在所述第二方向上的第n距离相同。14.如权利要求13所述的电压生成器，其中，所述第一信号控制器包括第一高压晶体管，所述第n信号控制器包括第n高压晶体管，所述第一时钟驱动器、所述多个第一电荷转移开关和所述第一高压晶体管在所述第二方向上顺序地布置在所述第一信号控制器中，并且所述第n时钟驱动器、所述多个第n电荷转移开关和所述第n高压晶体管在所述第n信号控制器中沿所述第二方向顺序布置。15.如权利要求14所述的电压生成器，其中，所述多个第一电荷转移开关包括第一nmos晶体管与第一pmos晶体管，所述多个第n电荷转移开关包括第n nmos晶体管与第n pmos晶体管，在所述第一信号控制器中，所述第一时钟驱动器、所述第一nmos晶体管、所述第一pmos晶体管和所述第一高压晶体管在所述第二方向上顺序地布置，以及在所述第n信号控制器中，所述第n时钟驱动器、所述第n nmos晶体管、所述第n pmos晶体管和所述第n高压晶体管在所述第二方向上顺序地布置。16.如权利要求12所述的电压生成器，其中，第m泵浦级包括在所述第一泵浦级至所述第n泵浦级中，所述第m泵浦级包括第m_l泵浦级和第m_r泵浦级，包括在所述第m_l泵浦级中的时钟驱动器的输出相位与包括在第m_r泵浦级中的时钟驱动器的输出相位相反，包括在所述第m_l泵浦级中的时钟驱动器的输出相位与包括在与所述第m_l泵浦级相邻的泵浦级中的时钟驱动器的输出相位相同，包括在所述第m_r泵浦级中的时钟驱动器的输出相位与包括在与所述第m_r泵浦级相邻的泵浦级中的时钟驱动器的输出相位相同，并且m等于或大于1并且小于或等于n。17.一种电压生成器，包括：多个泵浦级，第一泵浦区域，其位于相对于所述电压生成器的中心部分的第一侧上；以及第二泵浦区域，其位于相对于所述电压生成器的所述中心部分的第二侧上，其中，所述第一泵浦区域和所述第二泵浦区域围绕所述中心部分彼此对称。18.如权利要求17所述的电压生成器，其中，包括在所述第一泵浦区域中的泵浦级的第一数量与包括在所述第二泵浦区域中的泵浦级的第二数量相同。19.如权利要求17所述的电压生成器，其中，包括在所述第一泵浦区域中的多个泵浦级中的每一个包括第一时钟驱动器，包括在所述第二泵浦区域中的多个泵浦级中的每一个包括第二时钟驱动器，并且所述第一时钟驱动器和所述第二时钟驱动器被配置为从穿通孔件接收电力，并且所述
穿通孔件与所述第一时钟驱动器之间的第一距离和所述穿通孔件与所述第二时钟驱动器之间的第二距离相同。20.如权利要求17所述的电压生成器，还包括设置在所述第一泵浦区域与所述第二泵浦区域之间的去耦电容器。

技术总结
公开了一种电压生成器和包括该电压生成器的存储器装置。该种存储器装置包括：存储器单元阵列区域，其电连接到多条字线和多条位线，并且存储器单元阵列包括多个存储器单元；以及外围电路区域，其位于存储器单元阵列区域下方，其中，存储器单元阵列区域和外围电路区域通过穿通孔件电连接，外围电路区域包括电压生成器，其被配置为生成操作电压以施加到字线，电压生成器包括泵浦电容器单元和信号控制器，泵浦电容器单元被配置为基于时钟信号对进行充电并泵浦电压，信号控制器被配置为控制时钟信号和流过泵浦电容器单元的电流，信号控制器包括时钟驱动器，时钟驱动器被配置为将时钟信号施加到泵浦电容器，并且信号控制器与穿通孔件相邻。孔件相邻。孔件相邻。


技术研发人员：李润在 柳炳俊 尹治元 李仟颜
受保护的技术使用者：三星电子株式会社
技术研发日：2023.03.22
技术公布日：2023/9/26