检错纠错装置及相关方法与流程

1.本发明实施例通常涉及数据通信领域，以及更具体地，涉及能够检测可疑错误的首位置并进行前向错误传播路径追踪以提供后续纠错所需信息的检错纠错装置及相关方法。


背景技术：

2.在高速的数据通信系统中，现有的滤波和均衡方案不足以支持具有挑战性的信道和下一代以太网。例如，由于噪声、串扰和码元间干扰(inter-symbol interference，isi)等多种因素，数据通信系统中接收信号的检测具有挑战性。典型的判决反馈均衡器(decision-feedback equalizer，dfe)通过使用一个或多个先前码元(例如，一个或多个先前的硬判决)能够消除后体(post-cursor)isi。然而，由于依赖于一个或多个先前硬判决的反馈特性，典型的dfe会导致错误传播(error propagation)。最大似然序列检测(maximum likelihood sequence detection，mlsd)是一种常用的技术，它利用并进一步去除isi来处理噪声。然而，mlsd具有更高级别的实现复杂度和更高级别的功率和内存消耗。在一些高速以太网标准中，一种称为1+d预编码(1+d precoding)的简单方法可以使用dfe的码元间信息来消除dfe错误传播。但是，它需要在传输(transmit，tx)端使用预编码引擎(precoding engine)且在接收(receive，rx)端使用译码引擎(deprecoding engine)。另外，在错误传播终止后会产生附加错误，而无法消除第一个随机错误。因此，需要一种利用dfe的码元间信息不仅可以补偿传播的错误而且还可以补偿第一个随机错误的低成本错误消除器。


技术实现要素：

3.本发明的目的之一在于提供一种检错纠错装置及相关方法，其能够侦测可疑错误的首位置并进行前向错误传播路径追踪，以提供后续纠错所需的信息。
4.根据本发明的第一方面，提供了一种示例性检错纠错装置。该示例性检错纠错装置包括判决反馈均衡器(dfe)、判决电路、检错电路和纠错电路。dfe被配置为均衡数据信号以产生第一均衡信号。判决电路被配置为对第一均衡信号执行硬判决以产生码元判决信号。检错电路被配置为在码元判决信号中包括的连续码元的码元位置处执行前向检错以检测影响码元判决信号中的至少一个码元的可疑错误的首位置。纠错电路被配置为响应于检错电路检测到的可疑错误的首位置对码元判决信号执行纠错(亦可描述为“错误校正”)。
5.在一些实施例中，该检错纠错装置还包括：前馈均衡器ffe，被配置为处理接收到的信号以产生第二均衡信号作为该数据信号。
6.在一些实施例中，该检错电路检测到的该可疑错误是单个错误，该单个错误仅影响该码元判决信号中的单个码元。
7.在一些实施例中，该检错电路检测到的该可疑错误是密集型错误，该密集型错误影响该码元判决信号中的多个码元。
8.在一些实施例中，该数据信号源自于脉冲幅度调制pam信号。
9.在一些实施例中，该连续码元包括位于前一码元位置的前一码元和位于当前码元位置的当前码元；该第一均衡信号包括前一样本和当前样本，其中，该前一码元为该前一样本的硬判决结果，该当前码元为该当前样本的硬判决结果，以及，该检错电路通过检查以下条件来执行前向检错：该前一样本与该前一码元的绝对差是否不大于预定阈值；该当前样本与该当前码元的绝对差是否大于该预定阈值；以及，该当前样本的绝对值是否小于最大的pam电平。
10.在一些实施例中，该纠错电路被配置为从该检错电路检测到的该首位置开始执行前向错误传播路径追踪，以选择具有传播长度的错误传播路径；其中，对该码元判决信号执行的该纠错是至少根据该传播长度进行的。
11.在一些实施例中，该前向错误传播路径追踪是基于两状态网格进行的。
12.在一些实施例中，该检错电路还被配置为在该前向检错的期间控制该纠错电路的激活。
13.根据本发明的第二方面，提供了一种示例性检错纠错方法。该检错纠错方法包括：对数据信号执行判决反馈均衡，以产生第一均衡信号。对第一均衡信号执行硬判决，以产生码元判决信号；在码元判决信号中包含的连续码元的码元位置执行前向检错，以检测出影响码元判决信号中至少一个码元的可疑错误的首位置；响应于可疑错误的首位置，对码元判决信号执行纠错。
14.在一些实施例中，该纠错电路响应于该检错电路检测到的该可疑错误的该首位置而被激活。
15.在一些实施例中，该检错纠错方法还包括：对接收到的信号执行前馈均衡，以产生第二均衡信号作为该数据信号。
16.在一些实施例中，该可疑错误是单个错误，该单个错误仅影响该码元判决信号中的单个码元。
17.在一些实施例中，该可疑错误是密集型错误，该密集型错误影响该码元判决信号中的多个码元。
18.在一些实施例中，该数据信号源自于脉冲幅度调制pam信号。
19.在一些实施例中，该连续码元包括位于前一码元位置的前一码元和位于当前码元位置的当前码元；该第一均衡信号包括前一样本和当前样本，其中，该前一码元为该前一样本的硬判决结果，该当前码元为该当前样本的硬判决结果；以及，执行该前向检错包括检查以下条件：该前一样本与该前一码元的绝对差是否不大于预定阈值；该当前样本与该当前码元的绝对差是否大于该预定阈值；以及，该当前样本的绝对值是否小于最大的pam电平。
20.在一些实施例中，执行该纠错包括：从该首位置开始执行前向错误传播路径追踪，以选择具有传播长度的错误传播路径；至少根据该传播长度执行该纠错。
21.在一些实施例中，该前向错误传播路径追踪是基于两状态网格进行的。
22.在一些实施例中，执行该前向检错还包括：在该前向检错的期间控制该纠错的激活。
23.在一些实施例中，该纠错是响应于该检错电路检测到的该可疑错误的该首位置而被激活的。
24.本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义
地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。
附图说明
25.通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
26.图1是根据本发明一实施例的检错纠错装置的示意图。
27.图2是根据本发明实施例示出的tbee的示意图。
28.图3是示出经由awgn信道传送的样本的分布的示意图。
29.图4是根据本发明实施例示出的用于错误传播路径选择的两状态网格的示意图。
30.图5是根据本发明一实施例示出的原始路径与多个候选路径的示意图。
31.图6是根据本发明实施例示出的计算首分支的分支度量的概念的示意图。
32.图7是根据本发明实施例示出的计算第k个传播分支的分支度量的概念的示意图。
33.图8是根据本发明实施例示出的计算第k个尾分支的分支度量的概念的示意图。
34.图9是根据本发明实施例示出的检错纠错方法的流程图。
35.在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
36.以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于
…”
的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
37.其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
38.文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
39.图1是根据本发明一实施例示出的检错纠错装置(error detection and correction device)的示意图。检错纠错装置100可以是数据通信系统中的接收器的一部分。在本实施例中，检错纠错装置100为数字电路，包括前馈均衡器(feed-forward equalizer，ffe)102、判决反馈均衡器(decision-feedback equalizer，dfe)104、基于网格
的错误消除器(trellis-based error eliminator，tbee)106和判决电路(decision circuit，亦可描述为“决策电路”)108。需要注意的是，图1中仅示出了与本发明相关的部件。在实践中，检错纠错装置100允许包括用于其他指定功能的附加组件。ffe(前馈均衡器)102可以通过m-抽头(m-tap)ffe来实现，其具有m个乘法器(multiplier)112、(m-1)个延迟组件(delay element)114和(m-1)个加法器(adder)116，其中，m个ffe系数f1至fm(m≥1)被分别应用于m个乘法器112。然而，这仅是为了说明的目的，并不意味着对本发明的限制。实际上，ffe(前馈均衡器)102可以采用任何合适的ffe结构。也就是说，本发明对ffe的设计没有限制。ffe(前馈均衡器)102被配置为处理接收到的信号(a received signal)s_in以产生均衡信号(an equalized signal)s_ffe作为数据信号(data signal)供后面的dfe(判决反馈均衡器)104处理。例如，脉冲幅度调制(pulse-amplitude modulation，pam)信号被生成并从数据通信系统的发送器通过信道(channel)发送到数据通信系统的接收器，以及，接收信号s_in是由pam(脉冲幅度调制)信号得到的数字信号，也就是说，数据信号(如均衡信号s_ffe)源自于pam(脉冲幅度调制)信号。以4阶pam(4-level pam，pam4)信号为例，存在四个码元{-3，-1，+1，+3}，且每个码元(symbol)对应两个位元。例如，四种二位元组合00、01、11和10可以分别与-3、-1、+1和+3的振幅相关联。应当注意的是，ffe(前馈均衡器)102是可选的，这取决于实际的设计考虑。
40.dfe(判决反馈均衡器)104被配置为均衡从接收到的信号s_in获得的数据信号以产生均衡信号s_dfe，例如，从ffe(前馈均衡器)102输出的均衡信号s_ffe作为dfe(判决反馈均衡器)104的输入信号。dfe(判决反馈均衡器)104可以由n抽头(n-tap)dfe实现，例如，n抽头dfe具有n个乘法器118、(n-1)个延迟组件120、(n-1)个加法器122和多个组合电路(combining circuit)123、124，其中，n个dfe系数h1至hn(n≥1)分别应用于n个乘法器118(应当说明的是，本发明不以上下标不同而区分不同的参数/组件，例如，h1和h1的指代相同)。然而，这仅是为了说明的目的，并不意味着对本发明的限制。实际上，dfe(判决反馈均衡器)104可以采用任何合适的dfe结构。也就是说，本发明对dfe的设计没有限制。
41.dfe(判决反馈均衡器)104中的组合电路123被配置为将数据信号(例如，对接收到的信号s_in进行均衡得到的均衡信号s_ffe)与dfe(判决反馈均衡器)104中最后一级加法器(last-stage adder)122输出的信号进行组合以产生均衡信号s_dfe，该均衡信号s_dfe包括多个样本，其为软数据(soft data)。例如，组合电路123可以由减法器实现(其可以由被配置为执行减法的加法器实现)。
42.判决电路108被配置为对均衡信号s_dfe执行硬判决(hard decision)，以产生码元判决信号(symbol decision signal)s_d，码元判决信号s_d包括多个码元，其为硬数据(hard data)。例如，判决电路108可以是限幅器(slicer)。在接收到的信号s_in源自于pam4信号的情形中，均衡信号s_ffe和s_dfe中的每一个携带软数据，以及，码元判决信号s_d携带硬数据(即，每个码元被限幅器决定为四个码元{-3、-1、+1、+3}中的一个)。码元判决信号s_d被反馈给dfe(判决反馈均衡器)104。特别地，判决电路108输出的(n-1)个先前码元((n-1)previous symbols)被存储(stored)在(n-1)个延迟组件120中且用于均衡数据信号(例如，ffe 102对接收到的信号s_in进行均衡后获得的均衡信号s_ffe)中的当前样本(current sample)。
43.在本实施例中，dfe(判决反馈均衡器)104中的组合电路124被配置为组合
(combine)均衡信号s_dfe和码元判决信号s_d以产生误差信号(error signal)s_e。例如，组合电路124可以由减法器(其可以由被配置为执行减法的加法器实现)实现，以用于输出均衡信号s_dfe和码元判决信号s_d之间的差值(具体地，包含在均衡信号s_dfe中的每个样本(软数据)与包含在码元判决信号s_d中的对应码元(硬数据)之间的差值)作为误差信号s_e。应当注意的是，组合电路124是可选的，取决于实际的设计考虑。
44.tbee(基于网格的错误消除器)106被配置为消除(eliminate)或减少因dfe(判决反馈均衡器)的反馈特性引入到码元判决信号s_d中的码元的错误(error，亦可描述为“误差”)。在该实施例中，tbee(基于网格的错误消除器)106包括检错电路(error detection circuit)126和纠错电路(error correction circuit)128，以及，tbee(基于网格的错误消除器)106根据dfe系数(例如，h1～hn，其中，n≥1)、均衡信号s_dfe、码元判决信号s_d和误差信号s_e中的至少一个进行操作。检错电路126被配置为在码元判决信号s_d包括的连续码元(consecutive symbols)的码元位置执行前向检错(forward error detection)，以检测出影响码元判决信号s_d中的至少一个码元的可疑错误(suspicious error)的首位置(head position，亦可描述为“首个位置”)。例如，检错电路126检测到的可疑错误可以是单个错误，其仅影响码元判决信号s_d中的单个码元。也就是说，当前码元处发生的错误不会通过dfe(判决反馈均衡器)的反馈特性传播到下一个码元，且传播长度等于零值，这意味着可疑错误的尾位置(tail position)与可疑错误的首位置相同。又例如，检错电路126检测到的可疑错误可以是密集型错误(burst error)，其影响包括在码元判决信号s_d中的一系列码元(即，多个码元，特别地，本发明以多个连续码元为例进行示例说明，但本发明对此不做限制)。也就是说，当前码元处发生的错误通过dfe(判决反馈均衡器)的反馈特性传播到后面的码元(following symbols)，且传播长度等于非零值，这意味着可疑错误的尾位置不同于可疑错误的首位置。
45.纠错电路128被配置为响应于检错电路126检测到的可疑错误的首位置而对码元判决信号s_d执行(perform，亦可描述为“进行”)纠错(error correction，亦可描述为“错误纠正”或“错误修正”)，并产生最终的码元序列s_out。对于pam4信号来说，最终的码元序列s_out是每个码元为四个码元{-3、-1、+1、+3}中的其中一个的码元序列，且包括tbee(基于网格的错误消除器)106产生的修正码元(corrected symbols，即tbee 106修正/更正后的码元)。例如，纠错电路128被配置为从检错电路126检测到的首位置开始执行前向错误传播路径追踪(forward error propagation path tracking)，以选择具有传播长度(其可以为零值或非零值)的错误传播路径(error propagation path)；以及，传播长度的信息被纠错电路128参考，以对码元判决信号s_d执行纠错进而更正/修正出错的码元。
46.由于本发明的重点是所提出的由tbee(基于网格的错误消除器)106采用的检错和纠错技术，本领域的普通技术人员应该容易理解ffe(前馈均衡器)102、dfe(判决反馈均衡器)104和判决电路108的原理，因此，为了简洁起见，这里省略了ffe(前馈均衡器)102、dfe(判决反馈均衡器)104以及判决电路108的进一步描述。
47.本发明提供的检错纠错装置及相关的方法能够侦测可疑错误的首位置，进一步地，还能够执行前向错误传播路径追踪，以提供后续纠错所需的信息。图2是根据本发明实施例示出的tbee(基于网格的错误消除器)的示意图。tbee(基于网格的错误消除器)200包括检错器(error detector)202和纠错器(error corrector)204。图1所示的tbee(基于网
格的错误消除器)106可以由图2所示的tbee(基于网格的错误消除器)200实现，其中，检错电路126可以由检错器202实现，纠错电路128可以由纠错器204实现。检错器202包括用于支持多个功能的电路或模块，该多个功能包括首错误检测功能(head error detection function)206和激活控制功能(activation control function)208。纠错器204包括用于支持多个功能的电路，该多个功能包括路径度量计算及选择功能(path metrics calculation&selection function)210和纠错功能(error correction function)212。首错误检测功能(head error detection function)206被配置为检测可疑错误的首位置(即首错误的码元位置)。在本实施例中，首错误检测功能206设置有误差阈值(error threshold)ε，以及，根据误差阈值ε查找候选的(candidate)首错误(例如，其可以是仅影响单个码元的单个随机错误或影响连续码元的密集型错误/错误传播的开始处的第一个随机错误)。在此实施例中，首错误检测功能206可根据均衡信号s_dfe与码元判决信号s_d之间的差值来执行首错误检测(head detection)。在检错器202可获得(available)误差信号s_e的情形中，首错误检测功能206可以参考误差信号s_e在前向方向上(in a forward direction)对连续码元的码元位置执行首错误检测。也就是说，首错误检测功能206可以根据均衡信号s_dfe和码元判决信号s_d之间的差值对码元位置执行前向检错。例如，均衡信号s_dfe针对每个码元位置i携带一个样本(软数据)si，以及，判决电路108对样本si执行硬判决以针对相同的码元位置i生成/产生一个码元(硬数据)di。首错误检测功能206通过检查多个条件(condition)来对当前的码元位置i执行首错误检测。第一个条件被检查，以确定前一样本(previoussample)s
i-1
和前一码元(previous symbol)d
i-1
之间的绝对差|s
i-1-d
i-1
|是否不大于预定阈值(即，|previous slicer error|≤ε)。第二个条件被检查，以确定当前样本(current sample)si和当前码元(current symbol)di之间的绝对差|s
i-di|是否大于预定阈值(即，|current slicer error|》ε)。第三个条件被检查，以确定当前样本si的绝对值是否小于最大的pam电平(即，|soft data|＜maximum pam level)。可以理解地，如果这3个条件同时满足，即|previous slicer error|≤ε且|current slicer error|》ε且|soft data|＜maximum pam level，则说明在当前码元位置i处检测到首错误(即，可疑错误的首位置)；反之，如果这3个条件中的至少一个条件不满足，则认为当前位置i处的码元di不存在错误。为了更好地理解所提出的检错纠错技术的技术特点，下面以pam4和1-tap dfe为例。实际上，所提出的检错纠错技术可以应用于具有n-tap dfe(n》1)的pam-x(x≥2)接收器。
48.图3是说明经由加性高斯白噪声(additive white gaussian noise，awgn)信道传输的样本的分布的示意图。假设误差阈值ε设置为0.8。当绝对差|s
i-1-d
i-1
|不大于0.8且绝对差|s
i-di|大于0.8时，则判决电路108对当前码元di的码元判定有可能出现首错误。即，在当前码元位置i处，从发送器发送过来的正确码元的码元值邻近于因软数据受首错误偏移导致硬判决错误判定的当前码元di的码元值。在满足|e[0]|＝|d
i-1-s
i-1
|≤0.8的情况下，如果图3中阴影区域内存在软数据，则首错误可根据|e[1]|＝|d
i-si|＞0.8而被找到。需要注意的是，如果软资料大于+3，则仍然可以决定出正确的码元{+3}，以及，如果软资料小于-3，则仍然可以决定正确的码元{-3}。因此，当当前样本si具有大于+3或小于-3的软数据时，当前码元di可以被认为是无错误码元(error-free symbol)。因此，检查第三个条件(即|soft data|《maximum pam level)以避免首错误的误检测。
[0049]
当首错误检测功能206在当前码元位置i处确定出第一条件、第二条件和第三条件全部满足时，首错误检测功能206确定出当前码元位置i处发生/出现/产生首错误(head error)，这意味着在当前码元位置i处的当前码元di可能需要纠错。首错误检测功能206向纠错器204(具体地，纠错器204的路径度量计算及选择功能210)提供首索引(head index)，以指示可疑错误的首位置。此外，首错误检测功能206还向纠错器204提供首错误的符号(sign)s(即，s＝sign(e[1])＝sign(d
i-si))。例如，首错误的符号s可用于路径度量计算。又例如，首错误的符号s可用于确定由1-tap dfe引起并从检测到的首错误开始的错误型态(error pattern)。
[0050]
激活控制功能208被配置为在首错误检测功能206被操作为以前向方向对连续码元的码元位置执行首错误检测的时间段的期间控制纠错器204的激活。例如，纠错器204响应于首错误检测功能206检测到首错误而被激活。也就是说，纠错器204仅在首错误检测功能206检测到首错误时被激活。由于在没有检测到首错误的情况下不需要启动纠错过程，因此，激活控制功能208可以停用纠错器204以降低功耗。此外，激活控制功能208可以在由于检测到首错误而被激活的纠错过程结束时停用纠错器204。这样，tbee(基于网格的错误消除器)200的功耗可以很低，以满足低功耗接收机的要求。然而，这仅是为了说明的目的，并不意味着对本发明的限制。在本发明的一些实施例中，检错器202可以被修改以省略激活控制功能208。这种替代设计也落在本发明的范围内。
[0051]
在首错误检测功能206检测到首错误之后，纠错器204的路径度量计算及选择功能210被操作为执行前向错误传播路径追踪(forward error propagation path tracking)，以选择具有传播长度的错误传播路径，并提供传播长度的信息给纠正功能212。例如，前向错误传播路径追踪可以是基于两状态网格(two-state trellis)执行的。
[0052]
图4是根据本发明实施例示出的用于错误传播路径选择的两状态网格的示意图。图4的顶部示出了从无差错码元(error-free symbol)的数据状态s0(其中，|e[0]|≤ε)开始的两状态网格400。没有任何状态转变(without any state transition)的路径被认为是对应于判决电路108输出的码元序列的原始路径(original path)。具有从状态s0到状态s1的一状态转变(第一状态转变)和从状态s1到状态s0的另一状态转变(第二状态转变)的路径可以被认为是用于错误传播路径选择的候选路径(candidate path)。例如，候选路径j是对应于从检测到的首错误的数据状态s1开始，传播(j-1)个数据状态且每个状态都是相同的数据状态s1，以及，在第j个数据状态(其是数据状态s0)结束的序列的路径。
[0053]
图5是根据本发明一实施例示出的原始路径与多个候选路径的示意图。图5的子图(a)示出了具有分支度量(branch metrics)ho、po1、po2、po3、to4的原始路径。图5的子图(b)示出了具有分支度量hc和tc1的候选路径1(j＝1)。图5的子图(c)示出了具有分支度量hc、pc1、pc2、pc3和tc4的候选路径4(j＝4)。
[0054]
图6是根据本发明实施例示出的计算首分支(head branches)的分支度量的概念的示意图。原始路径的分支度量ho和候选路径的分支度量hc可以使用以下公式计算得到。
[0055]ho
＝e2[1]
ꢀꢀꢀꢀ
(1)
[0056][0057]
分支度量hc和ho之间的差值可以由使用以下公式计算的新分支度量h来表示。
[0058][0059]
图7是根据本发明实施例示出的计算第k个传播分支的分支度量的概念的示意图。原始路径的分支度量po[k]和候选路径的分支度量pc[k]可以使用以下公式计算得到。
[0060]
po[k]＝e2[k]
ꢀꢀꢀꢀꢀ
(4)
[0061][0062]
术语2h1表示由1-tap dfe错误传播造成的误差(error)。分支度量pc[k]和po[k]之间的差值可以由使用以下公式计算得到的新分支度量p[k]表示。
[0063][0064]
图8是根据本发明实施例示出的计算第k个尾分支(tail branches)的分支度量的概念的示意图。如上所述，若软数据大于+3，则仍可判定为正确的码元{+3}，而若软资料小于-3，则仍可判定为正确的码元{-3}。因此，当软数据的绝对值大于最大的pam电平时，错误传播终止。可以使用以下公式计算原始路径的分支度量to[k]和候选路径的分支度量tc[k]。
[0065]
to[k]＝po[k+1]＝e2[k+1]
ꢀꢀꢀ
(7)
[0066][0067]
术语2h1表示由1-tap dfe错误传播造成的误差。分支度量tc[k]和to[k]之间的差值可以由使用以下公式计算得到的新分支度量t[k]表示。
[0068][0069]
可以通过比较具有相同分支数量的特定候选路径和对应的原始路径来确定该特定候选路径是否是能够被选择作为错误传播路径的目标路径。关于每条候选路径的路径度量计算，可以利用上述公式(3)、(6)、(9)计算得到的分支度量h、p、t获得等效的路径度量，以用于简化前向错误传播路径追踪，如图4的底部所示。换句话说，候选路径j＝{1，2，...，k}的路径度量pm[j]可以用以下公式表示。
[0070][0071]
由于采用了前向错误传播路径追踪，因此，路径度量计算及选择功能210可以顺序地计算出候选路径j＝{1，2，...，k}的路径度量pm[j]。当找到第一个pm＜0时，上述错误传播路径结束。在一些实施例中，路径度量计算及选择功能210在计算和检查下一个路径度量pm[i+1]之前检查当前的路径度量pm[i]是否为负值(negative value)。如果发现当前的路径度量pm[i]小于零，则选择具有此路径度量pm[i]的候选路径，并确定出传播长度p(p＝i-1)。应当注意的是，当路径度量计算及选择功能210找到的第一个pm＜0的情形是路径度量pm[1]时，传播长度p具有零值(即，p＝0)，因为该可疑错误是单个错误(single error)，其不会通过dfe的反馈特性传播到后续的码元判定。
[0072]
如上所述，首错误检测功能206向纠错器204提供首错误的符号s(即，s＝sign(e[1]))。在传播长度p由路径度量计算及选择功能210决定出来之后，纠错功能212能够参考包括sign(e[1])和p的参数，以识别由1-tap dfe造成并从检测到的首错误的位置开始的错误型态(error pattern)，然后可以根据所识别的错误型态对码元判决信号s_d进行错误纠正。例如，由1-tap dfe引起的错误型态在{-1，+1}中交替出现。考虑到sign(e[1])＝-1且p＝3的情况，由1-tap dfe引起的错误型态可能是-1、+1、-1、+1。考虑sign(e[1])＝+1且p＝3的另一种情况，由1-tap dfe引起的错误型态可能是+1、-1、+1、-1。
[0073]
假设pam4码元值-3、-1、1、3分别用0、1、2、3表示。在不采用1+d预编码的情形中，对码元序列{sk}(s0为dfe错误传播的第一个错误码元，即受首错误影响的码元)的纠正/改正/更正(correction)可以用下式表示。
[0074]
sk＝s
k-sign(e[1])
×
(-1)kfor k＝0：1：p
ꢀꢀꢀꢀꢀꢀꢀ
(14)
[0075]
在使用1+d预编码的另一情形中，两个码元s0(其是错误传播开始处的第一个错误码元)和s
p+1
(其是错误传播结束处的最后一个错误码元之后的码元)可以使用以下公式进行修改。
[0076]
s0＝mod(s
0-sign(e[1])，4)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(15)
[0077]sp+1
＝mod(s
p+1
+(-1)
p
×
sign(e[1])，4)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(16)
[0078]
图9是根据本发明实施例示出的检错纠错方法的流程图。tbee(基于网格的错误消除器)106/200可以采用该检错纠错方法。假设结果基本相同，则需要按照图9所示的确切顺序执行这些步骤。在步骤902，检错电路126/检错器202执行前向检错以检测可疑错误的首位置，其中，该可疑错误可以是单个错误或密集型错误。在步骤904，检错电路126/检错器202确定是否成功地找到首错误(可疑错误的首位置)。如果是，则流程进行到步骤906。否则，流程返回到步骤902，继续执行前向检错。在步骤906，纠错电路128/纠错器204计算用于确定传播长度的路径度量，其中，如果可疑错误是单个错误则传播长度是零值或者如果可疑错误是密集型错误则传播长度是非零值。在步骤908，纠错电路128/纠错器204确定错误
传播是否结束。如果是，则流程进行到步骤910。否则，流程返回到步骤906，以继续进行路径度量计算。在步骤910，纠错电路128/纠错器204根据首错误的符号和传播长度对硬判决输出(即码元判决信号，特别地，码元判决信号中的错误码元)执行纠错。本领域的普通技术人员在阅读针对tbee(基于网格的错误消除器)106/200的原理的以上段落后，可以容易地理解图9所示步骤的细节，因此为简洁起见，此处省略进一步的描述。
[0079]
在权利要求书中使用诸如“第一”，“第二”，“第三”等序数术语来修改权利要求要素，其本身并不表示一个权利要求要素相对于另一个权利要求要素的任何优先权、优先级或顺序，或执行方法动作的时间顺序，但仅用作标记，以使用序数词来区分具有相同名称的一个权利要求要素与具有相同名称的另一个元素要素。
[0080]
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)，例如，不同实施例中的不同特征的组合或替换。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

技术特征：
1.一种检错纠错装置，包括：判决反馈均衡器dfe，被配置为均衡数据信号以产生第一均衡信号；判决电路，被配置为对该第一均衡信号执行硬判决，以产生码元判决信号；检错电路，被配置为在该码元判决信号包含的连续码元的码元位置执行前向检错，以检测出影响该码元判决信号中至少一个码元的可疑错误的首位置；以及，纠错电路，被配置为响应于该检错电路检测到的该可疑错误的该首位置，对该码元判决信号执行纠错。2.如权利要求1所述的检错纠错装置，其特征在于，该检错纠错装置还包括：前馈均衡器ffe，被配置为处理接收到的信号以产生第二均衡信号作为该数据信号。3.如权利要求1所述的检错纠错装置，其特征在于，该检错电路检测到的该可疑错误是单个错误，该单个错误仅影响该码元判决信号中的单个码元。4.如权利要求1所述的检错纠错装置，其特征在于，该检错电路检测到的该可疑错误是密集型错误，该密集型错误影响该码元判决信号中的多个码元。5.如权利要求1所述的检错纠错装置，其特征在于，该数据信号源自于脉冲幅度调制pam信号。6.如权利要求5所述的检错纠错装置，其特征在于，该连续码元包括位于前一码元位置的前一码元和位于当前码元位置的当前码元；该第一均衡信号包括前一样本和当前样本，其中，该前一码元为该前一样本的硬判决结果，该当前码元为该当前样本的硬判决结果，以及，该检错电路通过检查以下条件来执行前向检错：该前一样本与该前一码元的绝对差是否不大于预定阈值；该当前样本与该当前码元的绝对差是否大于该预定阈值；以及，该当前样本的绝对值是否小于最大的pam电平。7.如权利要求1所述的检错纠错装置，其特征在于，该纠错电路被配置为从该检错电路检测到的该首位置开始执行前向错误传播路径追踪，以选择具有传播长度的错误传播路径；其中，对该码元判决信号执行的该纠错是至少根据该传播长度进行的。8.如权利要求7所述的检错纠错装置，其特征在于，该前向错误传播路径追踪是基于两状态网格进行的。9.如权利要求1所述的检错纠错装置，其特征在于，该检错电路还被配置为在该前向检错的期间控制该纠错电路的激活。10.如权利要求9所述的检错纠错装置，其特征在于，该纠错电路响应于该检错电路检测到的该可疑错误的该首位置而被激活。11.一种检错纠错方法，包括：对数据信号执行判决反馈均衡，以产生第一均衡信号；对该第一均衡信号执行硬判决，以产生码元判决信号；在该码元判决信号包含的连续码元的码元位置执行前向检错，以检测出影响该码元判决信号中至少一个码元的可疑错误的首位置；以及，响应于该可疑错误的该首位置，对该码元判决信号执行纠错。12.如权利要求11所述的检错纠错方法，其特征在于，该检错纠错方法还包括：对接收到的信号执行前馈均衡，以产生第二均衡信号作为该数据信号。
13.如权利要求11所述的检错纠错方法，其特征在于，该可疑错误是单个错误，该单个错误仅影响该码元判决信号中的单个码元。14.如权利要求11所述的检错纠错方法，其特征在于，该可疑错误是密集型错误，该密集型错误影响该码元判决信号中的多个码元。15.如权利要求11所述的检错纠错方法，其特征在于，该数据信号源自于脉冲幅度调制pam信号。16.如权利要求15所述的检错纠错方法，其特征在于，该连续码元包括位于前一码元位置的前一码元和位于当前码元位置的当前码元；该第一均衡信号包括前一样本和当前样本，其中，该前一码元为该前一样本的硬判决结果，该当前码元为该当前样本的硬判决结果；以及，执行该前向检错包括检查以下条件：该前一样本与该前一码元的绝对差是否不大于预定阈值；该当前样本与该当前码元的绝对差是否大于该预定阈值；以及，该当前样本的绝对值是否小于最大的pam电平。17.如权利要求11所述的检错纠错方法，其特征在于，执行该纠错包括：从该首位置开始执行前向错误传播路径追踪，以选择具有传播长度的错误传播路径；至少根据该传播长度执行该纠错。18.如权利要求17所述的检错纠错方法，其特征在于，该前向错误传播路径追踪是基于两状态网格进行的。19.如权利要求11所述的检错纠错方法，其特征在于，执行该前向检错还包括：在该前向检错的期间控制该纠错的激活。20.如权利要求19所述的检错纠错方法，其特征在于，该纠错是响应于该检错电路检测到的该可疑错误的该首位置而被激活的。

技术总结
本发明提供了一种检错纠错装置，包括判决反馈均衡器(DFE)、判决电路、检错电路和纠错电路。DFE均衡数据信号以产生第一均衡信号。判决电路对第一均衡信号执行硬判决以产生码元判决信号。检错电路在码元判决信号中包括的连续码元的码元位置处执行前向检错以检测影响码元判决信号中的至少一个码元的可疑错误的首位置。纠错电路响应于检错电路检测到的可疑错误的首位置对码元判决信号执行纠错。相应地，本发明还提供了一种检错纠错方法。本发明还提供了一种检错纠错方法。本发明还提供了一种检错纠错方法。


技术研发人员：翁登富 刘昱廷 江哲宇 蔡宗宪 翁槐懋
受保护的技术使用者：联发科技股份有限公司
技术研发日：2023.03.22
技术公布日：2023/9/26