设置RRAM电阻的上限的制作方法

设置rram电阻的上限


背景技术：

1.本发明涉及电气、电子和计算机领域，并且更具体地，涉及电阻式随机存取存储器。
2.电阻式随机存取存储器(reram或rram)是一种类型的非易失性随机存取存储器(ram)，其通过改变跨介电固态材料(通常被称为忆阻器)的电阻而工作。这种技术与导电桥接ram(cbram)和相变存储器(pcm)有一些相似之处。一种类型的rram是通过在薄氧化物层中生成细丝来产生。在成功制造的rram中，细丝可通过电场在低电阻状态(lrs)(其中细丝形成穿过氧化物层的高导电路径)与高电阻状态(hrs)(其中细丝不提供穿过氧化物层的导电路径)之间移动。
3.rram在例如人工智能应用(例如，神经网络训练/推理)中是有用的。


技术实现要素：

4.本发明的原理提供了用于设置rram电阻的上限的技术。
5.在一个方面中，示例性电子电路包括：多条字线；多条位线，在多个网格点处与多条字线相交；以及位于多个网格点处的多个电阻式随机存取存储器单元。电阻式随机存取存储器单元中的每一个电阻式随机存取存储器单元包括：顶部金属，该顶部金属耦合到以下中的一项：字线中的对应的一条字线和位线中的对应的一条位线；底部金属，该底部金属耦合到以下中的另一项：字线中的对应的一条字线和位线中的对应的一条位线；电介质，该电介质夹在顶部金属与底部金属之间；以及高电阻半导体间隔件，该高电阻半导体间隔件与电介质并联地将顶部金属和底部金属电连接。
6.根据另一方面，提供一种用于制造电阻式随机存取存储器的示例性方法。该方法包括：在包括底部触点的基部结构上形成底部金属，使得底部金属接触底部触点。该方法还包括：在底部金属的顶部上形成电介质，电介质接触底部金属；在电介质的顶部上形成顶部金属，顶部金属接触电介质；以及在顶部金属的顶部上形成硬掩模，硬掩膜接触顶部金属。进一步，该方法包括形成高电阻半导体间隔件，高电阻半导体间隔件电接触顶部金属和底部金属。该方法接着包括：在硬掩模和高电阻间隔件之上沉积层间电介质；在层间电介质中形成过孔和沟槽；以及通过利用金属填充过孔和沟槽，形成接触顶部金属的顶部触点。
7.根据又一个方面，用于与字线和位线互连的示例性电阻式随机存取存储器单元包括：顶部金属，该顶部金属被配置为与字线和位线中的一者连接；底部金属，该底部金属被配置为与字线和位线中的另一者连接；可切换电介质，该可切换电介质夹在顶部金属与底部金属之间，并且将顶部金属电连接到底部金属，其中可切换电介质适于响应于第一施加的电场而呈现高电阻状态，并且响应于第二施加的电场而呈现低电阻状态；以及高电阻半导体间隔件，该高电阻半导体间隔件与电介质并联地将顶部金属和底部金属电连接，其中高电阻半导体间隔件的电阻至少等于处于其高电阻状态的可切换电介质的电阻的设计值，但不大于处于其高电阻状态的可切换电介质的电阻的设计值的一百倍。
8.鉴于上述情况，本发明的技术可以提供显著的有益技术效果。例如，一个或多个实
施例提供以下中的一项或多项：
9.rram模块的增强的可靠性，即使在存在制造缺陷的情况下。
10.rram模块的较高生产产率。
11.通过来自空气暴露的封装的rram丝层的改善的稳定性。
12.通过以下的结合附图来阅读的对本发明的说明性实施例的详细描述，本发明的这些和其他特征和优点将变得明显。
附图说明
13.图1描绘了现有技术rram模块。
14.图2描绘了没有并联电阻的适当形成的和形成不足的现有技术rram模块的上限电阻。
15.图3描绘了根据一个示例性实施例的具有并联电阻的rram模块。
16.图4描绘了根据一个示例性实施例的具有并联电阻的适当形成的和形成形成不足的rram模块的上限电阻。
17.图5a至图5h描绘了根据一个示例性实施例的用于形成具有并联电阻的rram模块的工艺的步骤。
18.图6描绘由现有技术已知的取决于氮-钽比率的tan膜的电阻率变化。
19.图7描绘了根据另一示例性实施例的具有并联电阻和钝化衬垫的另一rram模块。
20.图8和9描绘了根据一个示例性实施例的结合rram的神经网络阵列。
21.图10示出了与场效应晶体管串联的示例性实施方式的可选使用。
具体实施方式
22.在rram模块的制造中，细丝通常被形成在薄氧化物层中。模块的适当操作取决于细丝的适当形成。然而，一些细丝被过度成形，从而产生“短路”(电阻太低)，其中rram模块不能实现其高电阻状态(hrs)。其他细丝是形成不足的，从而产生“开路”(电阻过高)，其中rram模块不能实现其低电阻状态(lrs)。这样的短路或开路可能在依赖于rram的矩阵乘法运算中引入误差，如在人工智能应用(例如，神经网络训练/推理)中。
23.可以使用一个晶体管-一个电阻器(“1t1r”)设置来减轻潜在短路。在1t1r设置中，与rram模块串联的晶体管必须在电流可以流动之前接通。晶体管由应当将rram模块设置成其hrs的相同信号来关断，因此即使rram模块被短路，关断的晶体管也模拟期望的hrs。换言之，1t1r方法在高电阻状态下提供了rram电阻的下限。
24.一个或多个实施例有利地在任何状态下提供了rram电阻的上限。通过与模块并联地形成与模块主体成一体的高电阻结构(高电阻间隔件)来提供上限。在一个或多个示例性实施例中，金属-绝缘体转变材料(例如，tio
xny-氮氧化钛)可以用于高电阻抗结构。在一个或多个实施例中，可以使用ta
x
ny(氮化钽)或ti
x
ny(氮化钛)膜。
25.出于比较的目的，图1描绘了不具有并联电阻的现有技术rram模块100。rram模块100包括顶部金属102、底部金属104和氧化物层106(经典地是hfo
x
(氧化铪)层，但可以使用其他材料，诸如通过非限制性示例的方式，wo
x
、tao
x
、tio
x
、nio
x
、sio
x
、ges、gese)。氧化物层106用作有意地有缺陷的电介质，其中可通过施加足够的电场来调整hf的细丝(图1中未示
出)以导通该层。因此，当适当地形成细丝时，氧化物层106是在低电阻状态与高电阻状态之间来回转变的“可切换”电介质。然而，如果细丝是形成不足的，则rram模块100变成简单的电容器。
26.图2示出了针对适当形成的细丝(视图200)和形成不足的细丝(视图210)的两个不同情形的模块100的上限电阻r。在情形200中，r＝处于高电阻状态的r
hrs
(设计值)。在情形210中，始终r
→
∞。
27.另一方面，图3描绘了根据一个示例性实施例的具有并联电阻301的rram模块300。并联电阻(高电阻半导体间隔件)301由例如ti
x
ny、ta
x
ny、tao
x
ny的高电阻半导体材料形成。在一个或多个实施例中，作为非限制性示例，“半导体”表示范围从约100μω/cm至约5000μω/cm的电阻率。在一个或多个实施例中，并联电阻具有范围从约500μω/cm至约2000μω/cm的电阻率。除了顶部金属302、底部金属304和氧化物层(可切换电介质)306(类似地形成为可切换电介质106)之外，并联电阻301为电力提供从顶部金属302穿过模块到底部金属304的附加路径。因此，即使模块300的细丝是形成不足的，也存在电流从顶部触点318穿过模块到底部触点320的路径。注意，在典型的电容性器件中，不期望在可以旁通电介质的电分路(诸如并联电阻301)中构建。还应注意，细丝具有微观性质并且不适于举例说明，但是对于本领域技术人员是熟悉的。
28.图4示出了针对适当形成的细丝(视图400)和形成不足的细丝(视图410)的两个不同情形的模块300的上限电阻r。在情形400中，r＝r
rhs
||r
301
，其中r
301
被选择为远大于r
rhs
，使得r
→
处于高电阻状态的r
rhs
。在情形410中，r＝∞||r
301
，从而使得始终r
→r301
。如本领域技术人员将理解的，并联电阻式电路是其中电阻器连接至相同的两个点(或节点)的并联电阻式电路，并且通过其具有连接至共用电压源的多于一个电流路径的事实来标识。在n个并联电阻器r1、r2、
…
、rn的情况下，总并联电阻r
t
通过以下给出：r
t
＝(1/r1+1/r2+..+1/rn)-1
。在r
301
》》r
rhs
的第一种情况下，相对于1/r
rhs
，1/r
301
变得可忽略。在r
→
∞的后一种情况下，1/r接近零，并且相对于1/r
301
变得可忽略。
29.形成并联电阻301涉及向用于制造rram的工艺500添加步骤，如图5a至5h所示。
30.图5a示出了步骤502(为了简化说明，实际上组合了若干步骤)：在基底结构310上沉积顶部金属302、氧化物306、底部金属304和硬掩模308的rram堆叠(还注意底部触点320)。应当注意，给定本文中的教导，可以采用常规半导体制造技术来制造一个或多个实施例。
31.图5b示出步骤504：使用光致抗蚀剂312对rram柱的光刻。
32.图5c示出了步骤506：rram柱反应离子蚀刻(rie)。
33.图5d示出了沉积高电阻材料301的步骤508。高电阻材料包含结合非金属的有金属物质，从而产生仍然比通常在电容器旁边的间隔件中使用的导电率更高的导电率。通常，高电阻材料301的成分可以是由a
xby
的合金成分调节的金属，其中a是金属元素，诸如(但不限于)ta或ti，并且b是合金材料，诸如(但不限于)n或o，其使得材料具有半导电性。可以使用不同的沉积工艺，例如，等离子体原子层沉积(p-ald)或热ald(t-ald)。合适的沉积工艺的选择将影响高电阻材料301的电阻率及其他性质。
34.图5e示出步骤510：高电阻材料301的间隔件金属蚀刻。
35.图5f示出了步骤512：沉积层间电介质312，随后进行化学机械抛光。
36.图5g示出了步骤514：通过硬掩模308蚀刻顶部接触过孔314，并且在层间电介质312中蚀刻沟槽图案316(见图5f)。
37.图5h示出了步骤516：通过利用金属填充沟槽316以形成顶部触点318，对顶部触点进行金属化。
38.在一个或多个实施例中，tan或tin膜用于高电阻半导体材料301。此类膜的电阻率取决于沉积期间的氮流。电阻率可以从100μω-cm变化至5000μω-cm，如例如图6中对于tan薄膜所示，其示出了由卢瑟福背散射谱学(rutherford backscattering spectrometry，rbs)确定的n/ta比率相对于mω-cm为单位的电阻率(对数标度)作图，如从现有技术已知的。
39.在一个或多个实施例中，如图7所示，ta
x
oynz膜被用于经修改的rram 700中的高电阻并联电阻(间隔件)701。经修改的rram包括基部结构710上的顶部金属702、氧化物706、底部金属704和硬掩模708的堆叠711。经修改的rram还包括在高电阻材料701与堆叠711之间的钝化衬垫712。钝化衬垫712阻挡氧从taon膜扩散到氧化物706中；这种扩散可能对rram的细丝具有不利影响。在一个或多个实施例中，钝化衬垫712是si
x
ny或其他非导电材料。钝化衬垫712是薄的，厚度约为1nm-2nm，使得其阻止氧原子扩散到可切换电介质706中，但允许从顶部金属702到并联电阻701以及从并联电阻701到底部金属704的电子隧穿。
40.在一个或多个实施例中，高电阻材料301或701的电阻远高于处于其高电阻状态的可切换电介质306或706的电阻。例如，在一个或多个实施例中，并联电阻301具有的电阻是处于其高电阻状态的可切换电介质306的电阻的设计值的至少十倍。在一个或多个实施例中，并联电阻301具有的电阻不大于处于其高电阻状态的可切换电介质306的电阻的设计值的二十倍。并联电阻301的厚度t被选择为根据并联电阻301的电阻率和处于其高电阻状态的可切换电介质306的电阻的设计值来提供期望的横截面。例如，在一个或多个实施例中，可切换电介质是2nm
–
10nm厚。因此，在一个或多个实施例中，并联电阻301或701是1nm至50nm厚。例如，并联电阻301或701是1nm至25nm厚；在一个或多个实施例中，是5nm至15nm厚。因此，在一个或多个实施例中，高电阻半导体间隔件(并联电阻301或701)具有的横截面面积不超过可切换电介质的厚度的二十五倍。在一个或多个实施例中，高电阻半导体间隔件具有的横截面面积不小于可切换电介质的厚度的一半。
41.并联电阻301或701的材料成分被选择为与可切换电介质兼容，例如，氧化物不在并联电阻301中使用。如果使用氧化物，如在并联电阻701中，则在并联电阻701和可切换电介质706之间提供钝化衬垫712，诸如si
x
ny。在一个或多个实施例中，钝化衬垫712非常薄，即，1nm至5nm厚，使得其阻挡氧，同时足够薄以用于隧穿效应以旁通其电阻。在一个或多个实施例中，钝化衬垫712具有1nm至2nm的厚度。
42.在一个或多个实施例中，如图8和9中所描绘的，单元300或700被包含到神经网络阵列中。神经网络阵列包括字线801-1和801-2以及位线803-1和803-2(为了简单起见，仅示出了其中的两个)。在每个网格点(字线和位线的交点)处，定位单元。
43.通常，神经网络由反向传播算法训练，其中训练数据在前端被馈送到网络中，并且通过网络“向前”传播至后端。然后将后端的网络输出与由专家知识先验提供的预期结果进行比较。计算和使用输出和预期结果之间的误差微分，以导出误差梯度。然后，通过网络“向后”传播误差梯度(从后端向前端)，以便更新分配给每个神经元的输入的权重。重复该前向
和后向传播的过程，以通过迭代地更新权重来渐进地减小误差微分，直到实现误差微分的期望值或期望误差率(例如，小于3％)。大型神经网络的训练通常是耗时且计算密集的任务，其需要招募许多天的数据中心规模的计算资源。电阻式交叉点器件(rram)的概念可以潜在地将神经网络训练加速数量级，同时使用较少的计算能力。
44.训练rram不同于训练通常的神经网络处理单元。在一个实施例中，使用包括三个周期(即，前向周期、后向周期和权重更新周期(本文中简称为“权重更新”))的反向传播方法来训练rram模块。前向周期和后向周期主要涉及计算前向方向和后向方向上的向量矩阵乘法。与rram模块相关联的权重可通过两个电压之间的简单and操作来更新，一个电压(例如，在字线上)表示rram模块的输入处的活动，而另一个电压(例如，在位线上)表示由输出神经元计算出的误差。当正位或负位重合时，rram模块的导电性被相应地增强或减小，从而调整相应的权重。比特流长度将权重更新的精度确定为任意精确性。具有更多比特的流使权重更接近其“真实”值以用于校正误差差异。
45.图8示出了反向周期，其中外围电路895向字线801-1和801-2施加电压矢量，并且积分器811对列电流进行积分。前向周期是相同的，除了电压向量被施加到列并且积分器对行进行积分。图9示出了随机更新，其中随机转译器(stochastic translator,str)891向字线和位线施加随机脉冲。电压源899和控制电路897提供操作电压，并控制施加电压矢量、随机脉冲和积分。本领域技术人员将熟悉rpu阵列的操作和控制，例如，来自2016年7月21日的front.neurosci.10:333,doi:10.3389/fnins.2016.00333的gokmen t.和vlasov y.的“acceleration of deep neural network training with resistive cross-point devices:design considerations,”以及2017年10月10日的front.neurosci.11:538,doi:10.3389/fnins.2017.00538的gokmen t.、onen m.和haensch w.的“training deep convolutional neural networks with resistive cross-point devices”。
46.参照图10，如上所述，在一些情况下，可使用一个晶体管-一个电阻器(“1t1r”)设置来减轻潜在短路。在1t1r设置中，与rram模块300、700串联的晶体管1001必须在电流可以流动之前接通。晶体管由应当将rram模块设置成其hrs的相同信号来关断，因此即使rram模块被短路，关断的晶体管也模拟期望的hrs。换言之，1t1r方法在高电阻状态下提供了rram电阻的下限。根据本发明各方面的模块300、700可用于该方法中，因此有利地设定下限和上限两者。注意，字线wl(连接到晶体管的栅极)、位线bl以及以已知方式连接到晶体管1001的源极的源极线sl。
47.一般来说将理解的是，顶部触点318和底部触点320各自在网格点处直接或通过一个或更多个介入元件(诸如晶体管1001)耦合到对应字线或位线。
48.一个或多个实施例适用于例如执行用于机器学习的乘法累加(mac)操作。例如，接通所有字线801-1、801-2，并且同时注入所有信息以及读出所有结果(即，不像在常规存储器中那样一次仅一个字线，而是采用大规模并行的存储器内计算)。
49.鉴于到目前为止的讨论，一般地说，将理解的是，根据本发明的方面的示例性电子电路包括多条字线801-1、801-2；在多个网格点处与多条字线相交的多条位线803-1、803-2；以及位于多个网格点处的多个电阻式随机存取存储器单元300、700。电阻式随机存取存储器单元中的每一者包括：顶部金属302，该顶部金属302耦合到以下中的一者：字线中的对应的一条字线和位线中的对应的一条位线；底部金属304，该底部金属304耦合到以下中的
另一者：字线中的对应的一条字线和位线中的对应的一条位线；电介质306，该电介质306夹在顶部金属与底部金属之间；以及高电阻半导体间隔件301，该高电阻半导体间隔件301与电介质并联地将顶部金属和底部金属电连接。如将理解的，对图3中的元件的参考也适用于图7中的类似元件。
50.在一个或多个实施例中，电介质306是适于响应于第一施加的电场而呈现高电阻状态、并且响应于第二施加的电场而呈现低电阻状态的可切换电介质，并且高电阻半导体间隔件301具有的电阻是处于其高电阻状态的可切换电介质的电阻的设计值的至少十倍。设计值将是设计者预期的值，并且可以在合理假设只有少数单元将具有制造缺陷的情况下，例如通过对于矩阵中的大多数单元展示的值来被明确地确定。
51.在一个或多个实施例中，高电阻半导体间隔件的电阻不超过处于其高电阻状态的可切换电介质的电阻的设计值的20倍。在一个或多个实施例中，高电阻半导体间隔件的横截面面积不大于可切换电介质的设计细丝的横截面的两百倍。在一个或多个实施例中，高电阻半导体间隔件的横截面面积不小于可切换电介质的设计细丝的横截面的五十倍。在此再次，设计值或设计细丝将是设计者预期的值，并且可以在合理假设只有少数单元将具有制造缺陷的情况下，例如通过对于矩阵中的大多数单元展示的值来被明确地确定。
52.在一个或多个实施例中，单元700还包括在高电阻半导体间隔件701和可切换电介质706之间的钝化衬垫712。钝化衬垫足够厚以阻挡氧的扩散，并且足够薄以允许电子隧穿。在一个或多个实施例中，高电阻半导体间隔件701包括金属氧化物，并且钝化衬垫712包括氮化物和碳化物中的一种。在一个或多个实施例中，高电阻半导体间隔件包括氧化钽，并且钝化衬垫包括氮化硅。
53.在一个或多个实施例中，可切换电介质306或706包括氧化铪，并且高电阻半导体间隔件301或701包括氮化钛和氮化钽中的一种。在一个或多个实施例中，高电阻半导体间隔件包括ta4n5。
54.根据另一方面，提供一种用于制作电阻式随机存取存储器的示例性方法500。在502，在包括底部触点320的基部结构310上形成底部金属304，其中底部金属接触底部触点；在底部金属的顶部上形成电介质306，电介质306接触底部金属；在电介质的顶部上形成顶部金属302，顶部金属302接触电介质；以及在顶部金属的顶部上形成硬掩模308，硬掩膜308接触顶部金属。在510，形成将顶部金属和底部金属电接触的高电阻半导体间隔件301。在512，在硬掩模和高电阻间隔件之上沉积层间电介质316。在514，在层间电介质中形成过孔和沟槽。在516，通过利用金属318填充过孔和沟槽，形成接触顶部金属的顶部触点。
55.在一个或多个实施例中，该方法还包括将电介质形成为可切换的电介质，该可切换电介质适于响应于第一施加的电场而呈现高电阻状态，并且响应于第二施加的电场而呈现低电阻状态。在一个或多个实施例中，该方法还包括形成高电阻半导体间隔件，以具有处于高电阻状态的可切换电介质的电阻的设计值的至少10倍的电阻。在一个或多个实施例中，该方法还包括形成高电阻半导体间隔件，以具有不大于处于其高电阻状态的可切换电介质的电阻的设计值的二十倍的电阻。在一个或多个实施例中，可切换电介质包括氧化铪。在一个或多个实施例中，高电阻半导体间隔件包括氮化钛和氮化钽中的一种。在一个或多个实施例中，高电阻半导体间隔件包括金属氧化物，并且该方法还包括在可切换电介质和高电阻半导体间隔件之间形成钝化衬垫712，其中钝化衬垫包括氮化物。
56.在一个或多个实施例中，该方法还包括形成高电阻半导体间隔件，以具有不大于可切换电介质的设计细丝的横截面的两百倍的横截面面积。在一个或多个实施例中，该方法还包括形成高电阻半导体间隔件，以具有不小于可切换电介质的设计细丝的横截面的五十倍的横截面面积。
57.根据另一方面，用于与字线801-1、801-2和位线803-1、803-2互连的电阻式随机存取存储器单元包括顶部金属302；底部金属304；可切换电介质306，其夹在顶部金属与底部金属之间，并且将顶部金属电连接到底部金属；以及高电阻半导体间隔件301，其将顶部金属和底部金属电连接。可切换电介质适于响应于第一施加的电场而采取高电阻状态，并且响应于第二施加的电场而采取低电阻状态。高电阻半导体间隔件的电阻是处于高电阻状态的可切换电介质的电阻的设计值的至少10倍但不超过20倍。顶部金属耦合到字线和位线中的一者，并且底部金属耦合到字线和位线中的另一者。
58.如上文所讨论的附图描绘了示例性结构的制造中的示例性处理步骤/阶段。虽然总体制造方法和由此形成的结构完全是新颖的，但是实现该方法所需的某些单独的处理步骤可以利用常规的半导体制造技术和常规的半导体制造工具。鉴于本文中的教导，这些技术和工具对于相关领域中的普通技术人员已经是熟悉的。此外，用于制造半导体器件的处理步骤和工具中的一个或多个也在许多容易获得的出版物中描述，包括例如jamesd.plummer等的“silicon vlsi technology：fundamentals，practice，and modeling 1
st edition，prentice hall，2001”，以及更近的技术论文和/或教科书，这对熟练技术人员是显而易见的。应当强调的是，虽然本文阐述了一些单独的处理步骤，但是这些步骤仅仅是说明性的，并且本领域技术人员可以熟悉将适用的若干同样合适的替代方案。
59.已经出于说明的目的呈现了本发明的各种实施例的描述，但并不旨在是详尽的或者限于所公开的实施例。在不脱离所描述的实施例的范围的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。这里使用的术语被选择来最好地解释实施例的原理、对在市场中找到的技术的实际应用或技术改进、或者使得本领域普通技术人员能够理解本文公开的实施例。
60.在本发明的优选实施例中，提供一种用于与字线和位线互连的电阻式随机存取存储器单元，包括：顶部金属，其被配置为与字线和位线中的一者连接；底部金属，其被配置用于与字线和位线中的另一者连接；可切换电介质，其夹在顶部金属与底部金属之间，并且将顶部金属电连接到底部金属，其中可切换电介质适于响应于第一施加的电场而呈现高电阻状态，并且响应于第二施加的电场而呈现低电阻状态；以及高电阻半导体间隔件，其与电介质并联地将顶部金属和底部金属电连接，其中高电阻半导体间隔件的电阻是处于其高电阻状态的可切换电介质的电阻的设计值的10倍但不超过20倍。

技术特征：
1.一种电子电路，包括：多条字线；多条位线，在多个网格点处与所述多条字线相交；以及多个电阻式随机存取存储器单元，位于所述多个网格点处，所述电阻式随机存取存储器单元中的每个电阻式随机存取存储器单元包括：顶部金属，耦合到以下中的一项：所述字线中的对应的一条字线和所述位线中的对应的一条位线；底部金属，耦合到以下中的另一项：所述字线中的所述对应的一条字线和所述位线中的所述对应的一条位线；电介质，被夹在所述顶部金属与所述底部金属之间；以及高电阻半导体间隔件，与所述电介质并联地将所述顶部金属和所述底部金属电连接。2.根据权利要求1所述的电子电路，其中所述电介质包括可切换电介质，所述可切换电介质适于响应于第一施加的电场而呈现高电阻状态，并且响应于第二施加的电场而呈现低电阻状态，以及其中所述高电阻半导体间隔件具有的电阻至少等于处于其高电阻状态的所述可切换的电介质的电阻的设计值。3.根据权利要求2所述的电子电路，其中所述高电阻半导体间隔件具有的电阻不超过处于其高电阻状态的所述可切换电介质的所述电阻的所述设计值的一百倍。4.根据权利要求3所述的电子电路，其中所述高电阻半导体间隔件具有的电阻不超过所述可切换电介质的所述电阻的所述设计值的20倍。5.根据权利要求4所述的电子电路，其中所述高电阻半导体间隔件具有的电阻不小于所述可切换电介质的所述电阻的所述设计值的10倍。6.根据权利要求2所述的电子电路，还包括在所述高电阻半导体间隔件与所述可切换电介质之间的钝化衬垫，其中所述钝化衬垫足够厚以阻挡氧的扩散，并且足够薄以允许电子隧穿。7.根据权利要求6所述的电子电路，其中所述高电阻半导体间隔件包括金属氧化物，并且所述钝化衬垫包括氮化物和碳化物中的一种。8.根据权利要求7所述的电子电路，其中所述高电阻半导体间隔件包括氧化钽，并且所述钝化衬垫包括氮化硅。9.根据权利要求2所述的电子电路，其中所述可切换电介质包括氧化铪，并且所述高电阻半导体间隔件包括氮化钛和氮化钽中的一种。10.根据权利要求9所述的电子电路，其中所述高电阻半导体间隔件包括ta4n5。11.一种用于制造电阻式随机存取存储器的方法，所述方法包括：在包括底部触点的基部结构上形成底部金属，其中所述底部金属接触所述底部触点；在所述底部金属的顶部上形成电介质，所述电介质接触所述底部金属；在所述电介质的顶部上形成顶部金属，所述顶部金属接触所述电介质；在所述顶部金属的顶部上形成硬掩模，所述硬掩膜接触所述顶部金属；形成高电阻半导体间隔件，所述高电阻半导体间隔件电接触所述顶部金属和所述底部金属；在所述硬掩模和所述高电阻间隔件之上沉积层间电介质；
在所述层间电介质中形成过孔和沟槽；以及通过利用金属填充所述过孔和所述沟槽，形成接触所述顶部金属的顶部触点。12.根据权利要求11所述的方法，还包括：将所述电介质形成为可切换电介质，所述可切换电介质适于响应于第一施加的电场而呈现高电阻状态，并且响应于第二施加的电场而呈现低电阻状态。13.根据权利要求12所述的方法，还包括：将所述高电阻半导体间隔件形成为具有不超过所述可切换电介质的电阻的设计值的一百倍的电阻。14.根据权利要求13所述的方法，还包括：将所述高电阻半导体间隔件形成为具有不小于所述可切换电介质的所述电阻的所述设计值的电阻。15.根据权利要求14所述的方法，还包括：将所述高电阻半导电间隔件形成为具有处于其高电阻状态的所述可切换电介质的所述电阻的所述设计值的至少十倍的电阻。16.根据权利要求15所述的方法，还包括：将所述高电阻半导体间隔件形成为具有不超过处于其高电阻状态的所述可切换电介质的所述电阻的所述设计值的二十倍的电阻。17.根据权利要求12所述的方法，其中所述可切换电介质包括氧化铪。18.根据权利要求17所述的方法，其中所述高电阻半导体间隔件包括氮化钛和氮化钽中的一种。19.根据权利要求17所述的方法，其中所述高电阻半导体间隔件包括金属氧化物，所述方法还包括：在所述可切换电介质与所述高电阻半导体间隔件之间形成钝化衬垫，其中所述钝化衬垫包括氮化物。20.一种用于与字线和位线互连的电阻式随机存取存储器单元，包括：顶部金属，被配置为与所述字线和所述位线中的一者连接；底部金属，被配置为与所述字线和所述位线中的另一者连接；可切换电介质，夹在所述顶部金属与所述底部金属之间，并且将所述顶部金属电连接到所述底部金属，其中所述可切换电介质适于响应于第一施加的电场而呈现高电阻状态，并且响应于第二施加的电场而呈现低电阻状态；以及高电阻半导体间隔件，与所述电介质并联地将所述顶部金属和所述底部金属电连接，其中所述高电阻半导体间隔件的电阻是所述可切换电介质处于其高电阻状态的电阻的设计值的至少十倍但不多于二十倍。

技术总结
一种电子电路包括：多条字线；多条位线，在多个网格点处与所述多条字线相交；以及多个电阻式随机存取存储器单元，位于多个网格点处。电阻式随机存取存储器单元中的每一个包括：顶部金属(702)，耦合到以下中的一项：字线中的对应的一条字线和位线中的对应的一条位线；底部金属(704)，耦合到以下中的另一项：字线中的对应的一条字线和位线中的对应的一条位线；电介质(706)，夹在顶部金属与底部金属之间；以及高电阻半导体间隔件(701)，与电介质并联地将顶部金属和底部金属电连接。部金属和底部金属电连接。部金属和底部金属电连接。


技术研发人员：金永硕 徐顺天 李忠贤 王仁祚 A
受保护的技术使用者：国际商业机器公司
技术研发日：2022.01.05
技术公布日：2023/9/26