空腔滤波器系统级封装模组、电子产品及制备方法与流程

1.本发明涉及一种空腔滤波器系统级封装模组，同时也涉及包含该空腔滤波器系统级封装模组的电子产品，还涉及空腔滤波器系统级封装模组的制备方法，属于半导体封装技术领域。


背景技术：

2.在无线网络中，当有数据需要进行传输时，用户设备需要一直监听物理下行控制信道，根据网络侧发送的指示消息对数据进行收发，这样会导致用户设备的功耗和数据传输的时延都比较大。因此，3gpp协议在lte系统中引入非连续接收机制(简写为drx)节能策略，定义在物理层媒体访问控制。因此，用于5g的射频前端包括分集接收通路，其本质上属于接收通路，用于辅助主集接收器进行信号接收。
3.传统的分集接收模组包括多个滤波器芯片，通常采用覆膜的方式隔绝外面的塑封料以保障滤波器的底部形成空腔，而模组内的其它芯片或器件底部由于覆膜的影响也无法得到很好的底部填充，容易导致器件连锡短路。同时，非滤波器芯片及器件则因为塑封料填充不充分，其可靠性也无法保障。
4.在申请号为202110468684.8的中国专利申请中，公开了一种滤波器系统级混合封装模组及封装方式。该模组包括分别设置在第一空间和第二空间内的两个滤波器，并且第一空间和第二空间通过金属涂料分隔，用于解决不同滤波器集成封装难度大，不同类型的滤波器在系统级封装模组中协同工作相互干扰的问题。


技术实现要素：

5.本发明所要解决的首要技术问题在于提供一种空腔滤波器系统级封装模组。
6.本发明所要解决的另一技术问题在于提供一种空腔滤波器系统级封装模组的制备方法。
7.本发明所要解决的又一技术问题在于提供一种包含空腔滤波器系统级封装模组的电子产品。
8.为实现上述技术目的，本发明采用以下的技术方案：
9.根据本发明实施例的第一方面，提供一种空腔滤波器系统级封装模组，包括基板，第一倒装芯片，第二倒装器件、膜层以及塑封材；
10.所述基板上开设有凹槽，所述凹槽从所述基板的上表面向基板内部延伸直到第二层图案所在层或以下；
11.所述第一倒装芯片贴装或焊接在所述凹槽内；
12.所述第二倒装器件贴装或焊接在所述基板的所述上表面；
13.在所述第一倒装芯片和第二倒装器件周围环绕设置有阻焊层；
14.所述第一倒装芯片与所述阻焊层的表面形成连续的膜层；所述第二倒装器件与所述阻焊层的表面的膜层断开。
15.其中较优地，所述阻焊层与所述第一倒装芯片之间形成间隙，所述间隙小于所述塑封材中的填料的尺寸。
16.其中较优地，所述第二倒装器件与所述阻焊层之间形成距离，所述距离大于所述间隙。
17.其中较优地，所述距离根据所述第二倒装器件的凸点的高度、阻焊层的开窗大小以及阻焊层的厚度来调节。
18.其中较优地，所述距离达到20um以上。
19.其中较优地，所述空腔滤波器系统级封装模组还包括填充所述间隙的胶体。
20.根据本发明实施例的第二方面，提供一种空腔滤波器系统级封装模组的制备方法，包括以下步骤：
21.s11：制备具有凹槽的基板，所述凹槽从基板的上表面向基板内部延伸直到第二层图案所在层或以下；
22.s12：制备第一倒装芯片和第二倒装器件；
23.s13：将第一倒装芯片的凸块与凹槽内第二导电线路连接，将第一倒装芯片固定到凹槽内；
24.s14：将第二倒装器件焊接到第二焊盘；
25.s15：在基板的上表面形成阻焊层，阻焊层环绕第一倒装芯片和第二倒装器件；
26.s16：通过覆膜工艺，在阻焊层、第一倒装芯片、第二倒装器件上覆盖膜层；
27.s17：利用塑封工艺在膜层形成塑封材。
28.根据本发明实施例的第三方面，提供一种空腔滤波器系统级封装模组的制备方法，包括以下步骤：
29.s21：制备具有凹槽的基板，所述凹槽从基板的上表面向基板内部延伸直到第二层图案所在层或以下；
30.s22：制备第一倒装芯片和第二倒装器件；
31.s23：将第一倒装芯片的凸块与凹槽内第二导电线路连接，将第一倒装芯片固定到凹槽内；
32.s24：将第二倒装器件焊接到第二焊盘；
33.s25：在基板的上表面形成阻焊层，阻焊层环绕第一倒装芯片和第二倒装器件；
34.s26：利用点胶工艺，在第一倒装芯片和环绕第一倒装芯片的阻焊层之间形成胶体；
35.s27：利用塑封工艺形成塑封材。
36.其中，在所述步骤s27中，利用塑封材料的压力使所述膜层断裂。
37.根据本发明实施例的第四方面，提供一种电子产品，其中包含如前述的空腔滤波器系统级封装模组。
38.与现有技术相比较，本发明具有以下的技术效果：将滤波器芯片焊接在由基板阻焊层和聚丙烯(pp)形成的下沉腔室中，并将非滤波器芯片及被动元件正常焊接在基板表面层焊盘上，再利用塑封料选择性填充，可以保障模组内滤波器底部可以形成空腔，而非滤波器芯片及被动元件底部可以得到良好的填充，避免连锡，并提高模组的可靠性。
附图说明
39.图1为本发明第一实施例中，空腔滤波器系统级封装模组的结构示意图；
40.图2a(a)至图2a(i)为本发明第二实施例中，空腔滤波器系统级封装模组的基板的制备流程示意图；
41.图2b(a)至图2b(m)为本发明第二实施例中，空腔滤波器系统级封装模组的基板的制备流程示意图；
42.图2c为本发明第二实施例中，空腔滤波器系统级封装模组的制备方法中的覆膜流程示意图；
43.图2d为本发明第二实施例中，空腔滤波器系统级封装模组的制备方法中的塑封流程示意图；
44.图2e为图2c中覆膜前，去除第一倒装芯片和第二倒装器件后的基板俯视示意图；
45.图3a为本发明第三实施例中，空腔滤波器系统级封装模组的制备方法中的点胶流程示意图；
46.图3b为本发明第三实施例中，空腔滤波器系统级封装模组的制备方法中的塑封流程示意图。
具体实施方式
47.下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
48.(第一实施例)
49.如图1所示，本发明第一实施例提供的空腔滤波器系统级封装模组，包括基板1，第一倒装芯片2，第二倒装器件3、膜层6以及塑封材7。其中，第一倒装芯片2和第二倒装器件3均为倒装(flip chip)芯片，即芯片的凸点是朝下连接到基板、载体、电路板。其中，第一倒装芯片2为空腔滤波器芯片，例如声表面波(saw)滤波器或体声波(baw)滤波器芯片，但这并不构成对本发明的限制。而且，第二倒装器件可以是倒装芯片或者贴装元器件，在此以倒装芯片为例进行说明。
50.在此，基板1可以是具有多层布线层的各种载体、电路板、陶瓷基板、fr-4环氧玻纤布基板等有机基板或无机基板。在本实施例中，以pp基板为例进行说明。pp基板也称为半固化片，通常由玻纤布(glass fabric)、树脂(resin)、硬化剂(dicyandiamide)、速化剂(accelerator)、溶剂(solvent)、填充剂(additive)等组成。
51.在本实施例中，以三层基板为例进行说明，但是本领域技术人员可以理解，只需要大于等于三层的基板均能实现本发明。
52.基板1包括第一层图案101，第二层图案102、第二焊盘12以及阻挡层4。基板还可以包括第三层图案103，其层数不受限，只需要大于两层。其中，第一层图案101和第二焊盘12通过电镀或蚀刻等工艺在同一制程中形成在基板1的上表面100。换言之，在基板1的正面100的没有凹槽的区域用铜形成有多个第二焊盘12，用于连接第二倒装器件3。第一倒装芯片2和第二倒装器件3焊接在基板1的上表面100。环绕第一倒装芯片2和第二倒装器件3的外周在上表面100上形成阻挡层4。
53.而且，基板1上还包括凹槽111。凹槽111从阻焊层4向基板内部延伸直到第二层图案102所在面。即，凹槽111的底面(即在基板内部的表面)与第二层图案102(忽略第二层图
案金属本身的厚度)共面。再换言之，凹槽111的深度与第一层图案101和第二层图案102之间的距离相等。在凹槽111的底面，形成有铜制的凹槽内第二导电线路11用于连接第一倒装芯片2。
54.第一倒装芯片2包括芯片体21和凸块22。芯片体21具有下表面211和侧面212。凸块22形成在芯片体21的下表面211。凸块22可以是铜柱，也可以是锡球等。
55.第一倒装芯片2被安装在凹槽111内，以使芯片体21的下表面211低于基板1的阻焊层4的上表面。并且，下表面211与阻焊层4的距离满足的条件是：芯片体1的侧面212与阻焊层4之间的距离足够小，使得模塑料中包含的大尺寸的填料颗粒无法在阻焊层4与侧面212之间流动，从而利用大尺寸的填料堵塞住阻焊层4与侧面212之间的间隙9，将模塑料挡在凹槽111外。
56.在本实施例中，凹槽内第二导电线路11是第二层图案102的一部分，是在凹槽内暴露出来的第二层图案102。
57.为保证阻焊层4与下表面211的距离满足前述条件，凸块22的尺寸要与凹槽111的深度相匹配，使得下表面211低于阻焊层4的表面，使得塑封材料很难流过间隙9。
58.膜层6选用常规的热塑性材料，以常规的真空覆膜工艺覆盖在阻焊层4、第一倒装芯片2和第二倒装器件3的上表面。第一倒装芯片2的芯片体21与围绕芯片体21的阻焊层4之间，形成连续膜层6，并且膜层6覆盖(或者说封堵)间隙9，因此塑封材7无法进入间隙9，也就无法进入空腔111。通过设计与间隙9相匹配的膜层6，既可以保证膜层6可以封住间隙却不会进入间隙(更不会流过间隙进入到空腔中)；又可以保证覆盖在第一倒装芯片和围绕第一倒装芯片的阻焊层4上的膜层6，能够承受模压，不被塑封材料断开。
59.然而，第二倒装器件3与围绕第二倒装器件3的阻焊层4之间没有连续的膜层6。如图1所示，第二倒装器件3与其附近的阻焊层4之间的膜层是断裂开的。本发明通过设计第二倒装器件3与其附近的阻焊层4之间的距离大小，或者通过改变膜层厚度或材料，可以同时实现覆盖在第一倒装芯片和围绕第一倒装芯片的阻焊层4上的膜层6不断开；覆盖在第二倒装器件和围绕第二倒装器件的阻焊层4上的膜层6却断开或部分断开。
60.《第二实施例＞
61.如图2a～图2b所示，本发明第二实施例提供一种空腔滤波器系统级封装模组的制备方法，包括以下步骤：
62.s11：制备具有凹槽111的基板1，该凹槽111从基板1的阻焊层4向基板内部延伸直到第二层图案102所在层或以下。
63.如图2a(a)至图2a(i)所示，基板1具有下沉至第二层图案102(本实施例中，以第二导电线路为例进行说明)凹槽111，或第三层图案所在层。
64.本实施例中，采用在内层基板上电镀铜再蚀刻去除铜块的方式形成凹槽111。具体而言，如图2a(a)所示，在内层基板(例如pp材料)上形成铜制的第二导电线路(第二层图案102)；再贴膜并进行曝光显影(如图2a(b)和图2a(c)所示)，暴露出导电线路；利用电镀工艺等在暴露出来的第二导电线路上形成铜柱(如图2a(d)所示)；利用退膜工艺，除去残留的膜(如图2a(e)所示)；再压合树脂膜(如图2a(f)所示)，并利用减薄工艺暴露出铜柱(如图2a(g)所示)；接着再贴膜并进行曝光显影(如图2a(h)和图2a(i)所示)，使得位于凹槽所在位置的铜柱(凹槽位置铜柱)暴露出来；再利用蚀刻工艺(如图2a(j)所示)，去除已暴露出来的
凹槽位置铜柱，使得凹槽位置铜柱下方的凹槽内第二导电线路暴露出来，也就是使得第二导电线路(即，第二层图案102)在凹槽内暴露出来。再进行退膜(如图2a(k)所示)，最后在树脂膜上形成第一导电线路(即，第一层图案101)。
65.如图2b(a)至图2b(b)所示，基板1具有下沉至第二层图案102的凹槽111，采用在内层基板上预压铜块再蚀刻去除铜块的方式形成。如图2b(a)所示，在内层基板(例如pp材料)上形成铜制的第二导电线路(第二层图案102)；再贴膜并进行曝光显影(如图2b(b)和图2b(c)所示)，暴露出第二导电线路(102b)并且不暴露凹槽内第二导电线路(102a)；利用电镀工艺等在暴露出来的第二导电线路(102b)上形成铜柱(如图2b(d)所示)；利用退膜工艺，除去残留的膜(如图2b(e)所示)，使得第二导电线路全部暴露(包括102a和102b)。之后，利用预制铜块贴合在凹槽内第二导电线路(102a)上(如图2b(f)所示)，再压合树脂膜(如图2b(g)所示)，并利用减薄工艺暴露出铜块(如图2b(h)所示)；接着再贴膜并进行曝光显影，使得位于凹槽所在位置的铜块(凹槽位置铜块)暴露出来(如图2b(i)和图2b(g)所示)；再利用蚀刻工艺，去除已暴露出来的凹槽位置铜块，使得凹槽位置铜块下方的凹槽内第二导电线路(102a)暴露出来，也就是使得第二层图案102在凹槽内暴露出来(如图2b(k)所示)。再进行退膜，最后在树脂膜上形成第一铜层(即，第一层图案101)。
66.s12：制备第一倒装芯片2和第二倒装器件3。
67.这是常规步骤，在此不赘述。
68.s13：将第一倒装芯片2的凸块22与凹槽内第二导电线路11连接，将第一倒装芯片2固定到凹槽111内。
69.如图3由于凹槽111与第二层图案102共面，所以第一倒装芯片2被固定在基板的第二层，不在基板的上表面。但是，第一倒装芯片2的下表面211高于基板的上表面(即，两者不接触)。
70.s14：将第二倒装器件3焊接到第二焊盘12。
71.如图2c所示，由于第二焊盘12与第一层图案101共面，所以第二倒装器件3被固定在基板的上表面。
72.s15：在基板1的上表面形成阻焊层4，阻焊层4环绕第一倒装芯片2和第二倒装器件3。
73.结合图2c和图2e所示，阻焊层4环绕第一倒装芯片2和第二倒装器件3在基板1上的投影区域。图2e是去除了第一倒装芯片和第二倒装器件的基板俯视示意图，清楚显示了阻焊层4在第一倒装芯片和第二倒装器件的投影区域之外，即阻焊层4没有进入到第一倒装芯片的下表面的下方。
74.如图2c所示，在第一倒装芯片的侧面212与阻焊层4之间形成间隙9。该间隙9的大小(水平方向上的尺寸)满足前述条件，以利用大尺寸的填料堵塞住该间隙9，从而将塑封材料挡在凹槽111之外，以保护第一倒装芯片2不受塑封材料的污染。
75.同时，在水平方向上，阻焊层4与第二倒装器件3之间的距离s大于该间隙9的大小l，例如s≧1.2～5l。第二倒装器件与基板之间的距离s，可以根据第二倒装器件的凸点的高度、阻焊层的开窗大小以及阻焊层的厚度等因素的配合来调节。例如，间隙9的大小l要控制在小于15um；距离s需要控制在15um以上。优选的，使距离s达到20um，甚至30um以上，这样能确保塑封制程中膜层6能断裂。优选的，使间隙l小于等于填料尺寸，以确保填料不进入间隙
9。
76.可以理解，本步骤s15可以设计在步骤s12之后步骤s13之前。即先涂覆阻焊层再固定第一倒装芯片2和第二倒装器件3。
77.s16：通过覆膜工艺，在阻焊层4、第一倒装芯片2、第二倒装器件3上覆盖膜层6(如图2c所示)。
78.由于间隙9很小，能够对膜层6提供足够的支撑，所以利用膜层6就能遮挡住间隙9，使得塑封材料无法进入间隙。
79.s17：利用塑封工艺在膜层6的上方形成塑封材7。
80.如图2d所示，由于塑封材料引起压力，环绕第二倒装器件3的膜层6在塑封制程中被冲断；环绕第一倒装芯片2的膜层6在塑封制程中被冲断仍然保持连续，没有断裂。这是因为阻焊层4与第二倒装器件3之间的距离s，大于阻焊层4与第一倒装芯片2之间的间隙9的大小l。距离s大，没有受到阻焊层4支撑的膜层6(悬空的状态)的长度就越大，即使在相同的模压下，阻焊层4与第二倒装器件3之间的膜层6得到的支撑力，也小于阻焊层4与第一倒装芯片2之间的膜层6受到的支撑力，所以阻焊层4与第二倒装器件3之间的膜层6更容易受压断裂。
81.因此，在本步骤得到如图2d所示的膜层6，在第一倒装芯片2的周围连续并且在第二倒装器件3的周围断裂。进而，塑封材料进入到第二倒装器件3与基板1的上表面100之间；但是却不会进入到第一倒装芯片下方的凹槽111中。
82.更优地，即使围绕第一倒装芯片2的膜层6出现断裂，由于间隙9足够小，填料堵塞在间隙9中，塑料材料也无法进入到凹槽111内。
83.《第三实施例＞
84.不同于第二实施例，本实施例所提供的一种空腔滤波器系统级封装模组的制备方法，采用点胶工艺，如图3a和图3b所示，具体包括以下步骤：
85.s21：制备具有凹槽111的基板1，该凹槽111从基板1的上表面向基板内部延伸直到第二层图案102所在层或以下；
86.s22：制备第一倒装芯片2和第二倒装器件3；
87.s23：将第一倒装芯片2的凸块22与凹槽内第二导电线路11连接，将第一倒装芯片2固定到凹槽111内。
88.s24：将第二倒装器件3焊接到第二焊盘12。
89.s25：在基板1的上表面形成阻焊层4，阻焊层4环绕第一倒装芯片2和第二倒装器件3；
90.s26：利用点胶工艺，在第一倒装芯片2和环绕第一倒装芯片2的阻焊层4之间形成胶体5。
91.如图3a所示，利用点胶工艺，使部分胶体能够进入间隙9内并形成胶体5，以在第一倒装芯片2和环绕第一倒装芯片2的阻焊层4之间实现密封，防止塑封材料灌入凹槽内。
92.s27：利用塑封工艺形成塑封材7。
93.如图3b所示，由于第一倒装芯片2与其周围的阻焊层4之间被胶体5密封，所以在塑封制程中，塑封材料无法通过间隙灌入第一倒装芯片2的下方的凹槽内。
94.第二倒装器件3与其周围的阻焊层4之间没有密封，所以塑封材料可以直接进入第
二倒装器件3与基板的上表面之间。
95.塑封材7中的填料颗粒尺寸较大，不能进入并填充间隙9，从而被隔绝在第一倒装芯片2之外；第二倒装器件3及其它被动器件与基板之间保持有足够的距离s，使塑封材7可以填充到底部。
96.《第四实施例＞
97.不同于第一实施例，本实施例中先形成阻焊层，再放置第一倒装芯片2和第二倒装器件3；而且，不需要覆膜或者点胶，仅仅利用足够小的间隙9来阻挡塑封材料进入到第一倒装芯片底部。
98.s31：制备具有凹槽111的基板1，该凹槽111从基板1的上表面向基板内部延伸直到第二层图案102所在层或以下，并且形成阻焊层；
99.s32：制备第一倒装芯片2和第二倒装器件3；
100.s33：将第一倒装芯片2的凸块22与凹槽内第二导电线路11连接，将第一倒装芯片2固定到凹槽111内，使阻焊层4环绕第一倒装芯片2并形成间隙9，间隙9的大小l小于塑封材料中的填料的大小；
101.s34：将第二倒装器件3焊接到第二焊盘12，使阻焊层4环绕第二倒装器件3并形成距离s，并且s＞l；
102.s35：采用塑封工艺，利用具有所述填料的塑封材料形成塑封材7。
103.《第五实施例＞
104.本发明实施例还提供一种包含上述空腔滤波器系统级封装模组的电子产品。该电子产品可以是无线通信设备、可穿戴电子设备或电动汽车等。
105.综上所述，本发明所提供的空腔滤波器系统级封装模组，可以通过将滤波器芯片焊接在由基板阻焊层和半固化片形成的下沉腔室中，并将非滤波器芯片及被动元件正常焊接在基板表面层焊盘上，再利用塑封料选择性填充，可以保障模组内滤波器底部可以形成空腔，而非滤波器芯片及被动元件底部可以得到良好的填充，避免连锡并提高空腔滤波器系统级封装模组的可靠性。而且，由于制备方法中工艺简单，所以成本低。
106.上面对本发明所提供的空腔滤波器系统级封装模组、电子产品及制备方法进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。

技术特征：
1.一种空腔滤波器系统级封装模组，包括基板、第一倒装芯片、第二倒装器件、膜层以及塑封材，其特征在于：所述基板上开设有凹槽，所述凹槽从所述基板的上表面向基板内部延伸直到第二层图案所在层或以下；所述第一倒装芯片贴装或焊接在所述凹槽内；所述第二倒装器件贴装或焊接在所述基板的所述上表面；在所述第一倒装芯片和第二倒装器件周围环绕设置有阻焊层；所述第一倒装芯片与所述阻焊层的表面形成连续的膜层；所述第二倒装器件与所述阻焊层的表面的膜层断开。2.如权利要求1所述的空腔滤波器系统级封装模组，其特征在于：所述阻焊层与所述第一倒装芯片之间形成间隙，所述间隙小于所述塑封材中的填料的尺寸。3.如权利要求2所述的空腔滤波器系统级封装模组，其特征在于：所述第二倒装器件与所述阻焊层之间形成距离，所述距离大于所述间隙。4.如权利要求1～3中任意一项所述的空腔滤波器系统级封装模组，其特征在于：所述距离根据所述第二倒装器件的凸点的高度、阻焊层的开窗大小以及阻焊层的厚度来调节。5.如权利要求4所述的空腔滤波器系统级封装模组，其特征在于：所述距离达到30um以上。6.如权利要求1或2所述的空腔滤波器系统级封装模组，其特征在于还包括填充所述间隙的胶体。7.一种空腔滤波器系统级封装模组的制备方法，其特征在于包括以下步骤：s11：制备具有凹槽的基板，所述凹槽从基板的上表面向基板内部延伸直到第二层图案所在层或以下；s12：制备第一倒装芯片和第二倒装器件；s13：将第一倒装芯片的凸块与凹槽内第二导电线路连接，将第一倒装芯片固定到凹槽内；s14：将第二倒装器件焊接到第二焊盘；s15：在基板的上表面形成阻焊层，阻焊层环绕第一倒装芯片和第二倒装器件；s16：通过覆膜工艺，在阻焊层、第一倒装芯片、第二倒装器件上覆盖膜层；s17：利用塑封工艺在膜层形成塑封材。8.如权利要求7所述的空腔滤波器系统级封装模组的制备方法，其特征在于：在所述步骤s17中，利用塑封材料的压力使所述膜层断裂。9.一种空腔滤波器系统级封装模组的制备方法，其特征在于包括以下步骤：s21：制备具有凹槽的基板，所述凹槽从基板的上表面向基板内部延伸直到第二层图案所在层或以下；s22：制备第一倒装芯片和第二倒装器件；s23：将第一倒装芯片的凸块与凹槽内第二导电线路连接，将第一倒装芯片固定到凹槽内；
s24：将第二倒装器件焊接到第二焊盘；s25：在基板的上表面形成阻焊层，阻焊层环绕第一倒装芯片和第二倒装器件；s26：利用点胶工艺，在第一倒装芯片和环绕第一倒装芯片的阻焊层之间形成胶体；s27：利用塑封工艺形成塑封材。10.一种空腔滤波器系统级封装模组的制备方法，其特征在于包括以下步骤：s31：制备具有凹槽的基板，该凹槽从基板的上表面向基板内部延伸直到第二层图案所在层或以下，并且形成阻焊层；s32：制备第一倒装芯片和第二倒装器件；s33：将第一倒装芯片的凸块与凹槽内第二导电线路连接，将第一倒装芯片固定到凹槽内，使阻焊层环绕第一倒装芯片并形成间隙，间隙的大小l小于塑封材料中的填料的大小；s34：将第二倒装器件焊接到第二焊盘，使阻焊层环绕第二倒装器件并形成距离s，并且s＞l；s35：采用塑封工艺，利用具有所述填料的塑封材料形成塑封材。11.一种电子产品，其特征在于其中包含权利要求1～6中任意一项所述的空腔滤波器系统级封装模组。

技术总结
本发明公开了一种空腔滤波器系统级封装模组、电子产品及封装方法。该空腔滤波器系统级封装模组包括基板，第一倒装芯片，第二倒装器件、膜层以及塑封材，基板上开设有凹槽，凹槽从基板的上表面向基板内部延伸直到第二层图案所在层或以下；第一倒装芯片贴装或焊接在凹槽内；第二倒装器件贴装或焊接在基板的上表面；在第一倒装芯片和第二倒装器件周围环绕设置有阻焊层；第一倒装芯片与阻焊层的表面形成连续的膜层；第二倒装器件与阻焊层的表面的膜层断开。本发明能够提高模组的可靠性，并且工艺简单、成本低。成本低。成本低。


技术研发人员：张磊 徐衔 张鑫垚 蒋品方 林红宽
受保护的技术使用者：唯捷创芯（天津）电子技术股份有限公司
技术研发日：2023.05.25
技术公布日：2023/9/23