一种基于C单元的三节点翻转自恢复锁存器

一种基于c单元的三节点翻转自恢复锁存器
1.本发明涉及计算机应用技术。


背景技术：

2.伴随着时代不断发展，工艺技术不断精进，在纳米级别的金属氧化物半导体集成电路中，晶体管的尺寸也同时加快缩小，晶体管的缩小虽然带来了很多优势，例如低成本和低功耗。但是也会不可避免地带来一些问题，软错误便是其中之一。软错误通常是由空间中的带电粒子对电路的轰击造成的[1],[2],[3]。高能粒子冲击内存模块底层电路上的晶体管时，产生的电荷会通过漂移和扩散机制被附近的pn结吸附。当电荷量积聚到一定程度后，便会产生一个瞬态脉冲，导致电平值异常。异常的电平值传导到电路功能模块，此时会产生错误的逻辑值，这种情况被称为单粒子翻转(single-node-upset，seu)[4]。因为集成电路本身的复杂连接，加之电荷共享，很多敏感节点逻辑值都会同时受到影响，从而产生多节点翻转(multiple-node-upset，mnu)，比如三节点翻转(triple-node-upset，tnu)[7],[8]。目前针对mnu的主流研究方向是针对tnu进行加固。根据研究，节点翻转后，发生mnu概率在40纳米技术中达到了35％以上，而tnu发生的概率占到了8％，随着工艺技术的进步，tnu发生概率逐步在上升。节点翻转会导致数据存储和执行错误，甚至系统崩溃，这都将会影响系统的正常工作[9],[10]。因此，设计出低功耗同时又能容忍tnu且自恢复的锁存器具有实际意义。
[0003]
为了解决tnu，涌现出了很多加固的方式，比如布局隔离、空间冗余技术和电路设计加固。但是主要的解决方案仍然是电路设计加固。通过仿真实验的证明，本文中所提出的mkeep锁存器相比于其他锁存器不仅具有三节点翻转自恢复的能力，同时还有功耗小、延迟低的出色特征。


技术实现要素：

[0004]
1.一种基于c单元的三节点翻转自恢复锁存器，该设计包括以下步骤：
[0005]
mkeep锁存器结构如附图所示。图中，d、q分别为输入信号和输出信号，clk、clkb为时钟信号。结构组成包括6个传输门、6个c单元和6个时钟c单元。6个传输门分别为tg1、tg2、tg3、tg4、tg5、tg6；6个c单元分别为a1、a2、a3、a4、a5、a6；6个时钟c单元分别为b1、b2、b3、b4、b5、b6。每一个单元结构的输出都是作为下一个单元结构的输入进行连接，从而形成锁存器的反馈。
[0006]
所述(a)模块中,a1单元的输入端分别为n3与q，输出端与时钟c单元b1的输入端n2相连接；所述中b1单元的输入端分别为n2与n4，输出端与c单元a2的输入端n5相连接；所述中a2单元的输入端分别为n7与n5，输出端与时钟c单元b2的输入端n6相连接；所述中b2单元的输入端分别为n6与n8，输出端与c单元a3的输入端n9相连接；所述中a3单元的输入端分别为n11与n9，输出端与时钟c单元b3的输入端n10相连接；所述中b3单元的输入端分别为n12与n10，输出端与c单元a1的输入端q相连接。
[0007]
所述(b)模块中,a4单元的输入端分别为n9与n3，输出端与时钟c单元b4的输入端
n4相连接；所述中b4单元的输入端分别为n10与n4，输出端与c单元a5的输入端n7相连接；所述中a5单元的输入端分别为q与n7，输出端与时钟c单元b5的输入端n8相连接；所述中b5单元的输入端分别为n2与n8，输出端与c单元a6的输入端n11相连接；所述中a6单元的输入端分别为n5与n11，输出端与时钟c单元b6的输入端n12相连接；所述中b6单元的输入端分别为n6与n12，输出端与c单元a4的输入端n3相连接。
[0008]
所述的六个传输门的信号输出端均作为锁存器的数据输入端d；所述的第一传输门tg1与c单元a1的输入端q相连接；所述的第二传输门tg2与c单元a4的输入端n3相连接；所述的第三传输门tg3与c单元a2的输入端n5相连接；所述的第四传输门tg4与c单元a5的输入端n7相连接；所述的第五传输门tg5与c单元a3的输入端n9相连接；所述的第六传输门tg6与c单元a6的输入端n11相连接。
[0009]
所述的c单元a1由两个pmos管和两个nmos管组成，所述的三个pmos管包括第一pmos管mp11和第二pmos管mp12；所述的三个nmos管包括第一nmos管mn11和第二nmos管mn12。
[0010]
其中，mp11的栅极与mn11的栅极相连接，连接点为a1的输入端n3；mp12的栅极与mn12的栅极相连接，连接点为a1的输入端q。mp11与mp12的衬底均接电源vdd；mn11与mn12的衬底均接地。mp11的源极接电源vdd；mn12的源极接地。mp11的漏极与mp12的漏极相连接；mp12的源极与mn11的漏极相连接，同时作为输出端与n2相连接；mn11的源极与mn12的漏极相连接。
附图说明
[0011]
附图1是本发明的整体结构示意图。
具体实施方式
[0012]
下面结合附图和具体实施方式对本发明提供的锁存器设计进行详细说明。
[0013]
本节将会通过实验来验证mkeep锁存器的鲁棒性和节点冗余自恢复能力。使用仿真软件hspice并基于32nm的工艺模型，设定的电源电压为0.9v，温度为27℃，时钟频率为500mhz。nmos管的长宽比是1：1；pmos管的长宽比是1：2。
[0014]
单节点翻转：例如当输出q受到了辐射粒子的轰击，此时，节点q所在的c单元a1和a5都根据自身防止单节点翻转的特性将错误的逻辑值阻塞，使受到影响的节点无法对电路造成更大的影响。接下来，通过时钟c单元b3将q点的逻辑值恢复。其他的单节点翻转亦是如此情况，mkeep锁存器完全容忍单节点翻转并可以自恢复。
[0015]
双节点翻转：双节点翻转的情况分为两种。如果两个节点不是在同一个c单元上发生翻转，这种情形和单节点翻转的情况一致。双节点翻转的最糟糕情况就是同一个模块同一个c单元中两个节点的翻转，引起了第三个节点的翻转。例如，在a模块中，当q节点翻转和n3节点翻转同时发生的时候，c单元a1输出的逻辑值翻转，如此下来节点n2就会受到影响。因此n2所在的时钟c单元b1会处于高阻态。在b模块中，节点q、n3和n2都是分别作用于c单元a5、a4和时钟c单元b5，错误的逻辑值都会被所在的c单元或者时钟c单元拦截住。锁存器的恢复就开始展开；首先节点q的值将会通过时钟c单元b3恢复，节点n3的值将会通过节点n6和n12恢复；最后，节点n2通过c单元a1恢复。
engineering and science,2011,33(11):132-139
[0036]
[15]yan aibin research on soft error evaluation method for nanoscale integrated circuits[d].hefeiuniversity of technology,2015

技术特征：
1.一种基于c单元的三节点翻转自恢复锁存器，该设计包括以下步骤：mkeep锁存器结构如附图所示。图中，d、q分别为输入信号和输出信号，clk、clkb为时钟信号。结构组成包括6个传输门、6个c单元和6个时钟c单元。6个传输门分别为tg1、tg2、tg3、tg4、tg5、tg6；6个c单元分别为a1、a2、a3、a4、a5、a6；6个时钟c单元分别为b1、b2、b3、b4、b5、b6。每一个单元结构的输出都是作为下一个单元结构的输入进行连接，从而形成锁存器的反馈。所述(a)模块中,a1单元的输入端分别为n3与q，输出端与时钟c单元b1的输入端n2相连接；所述中b1单元的输入端分别为n2与n4，输出端与c单元a2的输入端n5相连接；所述中a2单元的输入端分别为n7与n5，输出端与时钟c单元b2的输入端n6相连接；所述中b2单元的输入端分别为n6与n8，输出端与c单元a3的输入端n9相连接；所述中a3单元的输入端分别为n11与n9，输出端与时钟c单元b3的输入端n10相连接；所述中b3单元的输入端分别为n12与n10，输出端与c单元a1的输入端q相连接。所述(b)模块中,a4单元的输入端分别为n9与n3，输出端与时钟c单元b4的输入端n4相连接；所述中b4单元的输入端分别为n10与n4，输出端与c单元a5的输入端n7相连接；所述中a5单元的输入端分别为q与n7，输出端与时钟c单元b5的输入端n8相连接；所述中b5单元的输入端分别为n2与n8，输出端与c单元a6的输入端n11相连接；所述中a6单元的输入端分别为n5与n11，输出端与时钟c单元b6的输入端n12相连接；所述中b6单元的输入端分别为n6与n12，输出端与c单元a4的输入端n3相连接。所述的六个传输门的信号输出端均作为锁存器的数据输入端d；所述的第一传输门tg1与c单元a1的输入端q相连接；所述的第二传输门tg2与c单元a4的输入端n3相连接；所述的第三传输门tg3与c单元a2的输入端n5相连接；所述的第四传输门tg4与c单元a5的输入端n7相连接；所述的第五传输门tg5与c单元a3的输入端n9相连接；所述的第六传输门tg6与c单元a6的输入端n11相连接。所述的c单元a1由两个pmos管和两个nmos管组成，所述的三个pmos管包括第一pmos管mp11和第二pmos管mp12；所述的三个nmos管包括第一nmos管mn11和第二nmos管mn12。其中，mp11的栅极与mn11的栅极相连接，连接点为a1的输入端n3；mp12的栅极与mn12的栅极相连接，连接点为a1的输入端q。mp11与mp12的衬底均接电源vdd；mn11与mn12的衬底均接地。mp11的源极接电源vdd；mn12的源极接地。mp11的漏极与mp12的漏极相连接；mp12的源极与mn11的漏极相连接，同时作为输出端与n2相连接；mn11的源极与mn12的漏极相连接。2.根据权利要求1所述中的任意三节点翻转完全自恢复的锁存器，其特征在于：在锁存时期，对于所述环形存储模块中每个单元结构相互作为电压信号的反馈，直到所有的输入端被反馈完毕，完成循环互锁。3.根据权利要求1所述的任意三节点翻转自恢复的锁存器，其特征在于：当系统时钟信号clk＝0、反向系统时钟信号clkb＝1时，所述的时钟c单元b3的信号输出端作为锁存器的数据输出端口；当系统时钟信号clk＝1、反向系统时钟信号clkb＝0时，所述的传输门tg1的信号输出端作为锁存器的数据输出端口。

技术总结
随着集成电路中工艺尺寸的不断缩减，锁存器也越来越容易受到粒子辐射引起的三节点翻转的影响。针对该问题，基于C单元的结构，提出一种低功耗、低延时和高鲁棒性的三节点翻转并自恢复的MKEEP锁存器。通过仿真实验和PVT的波动实验证明，该锁存器相对于其他拥有三节点容忍或者自恢复能力的锁存器拥有低功耗、低延迟和更小的面积开销；同时，该锁存器对工艺、电压和温度的敏感度较低，优势明显。优势明显。优势明显。


技术研发人员：朱烁 孙皓洁
受保护的技术使用者：安徽理工大学
技术研发日：2023.05.31
技术公布日：2023/9/23