一种高速分段式数模转换电路、电子电路、电子设备的制作方法

1.本发明涉及数模转换器领域，尤其涉及一种高速分段式数模转换电路、电子电路、电子设备


背景技术：

2.数模转换电路在集成电路领域有广泛的应用，是链接数字世界和模拟世界的重要桥梁。为了提高数模转换器的输出精度，有以下几种途径；1)增大数模转换电路的器件尺寸，但芯片的面积和数模转换电路的比特数成指数关系；当比特数大于10时，只通过增大器件寸来提高精度时，芯片的成本将大大增加；2)对匹配器件进行校准；该方案首先是技术复杂，增大了设计周期，其次校准后的器件性能会根据工艺、电压和温度(process、voltage、temperature-pvt)变化的而变化，并不稳定。为了在芯片面积和输出精度之间有一个较好的折衷，该行业的技术人员通常会选择分段式数模转换器。
3.请参考图1，判断转换速度的依据为：r*c越大，数模转换电路的转换速度越慢；反之，越快；其中r用于表征电压输出端相对于交流地的等效电阻，c用于表征电压输出端处的负载电容。现有技术的分段式数模转换电路通常采用高位转换模块为小电阻串联，低位转换模块为大电阻串联，并将串联的大电阻和串联的小电阻并联；当模拟电压选择在串联大电阻的中间位置输出时，会增大输出点相对于地端的等效电阻，导致分段式数模转换电路的转换速度大大降低；同时，高位转换模块的小电阻网络和低位转换模块的大电阻网络并联会对电路整体的等效电阻产生影响，使并联后高位转换模块分得的实际电压与理想值不同，进而导致分段式数模转换电路输出的电压产生偏差，对电路的积分非线性(inl)和微分非线性(dnl)产生影响。


技术实现要素：

4.本发明提供了一种高速分段式数模转换电路、电子电路、电子设备，以在小芯片面积的基础上，实现高速高线性度分段式数模转换电路。
5.根据本发明的第一方面，提供了一种高速分段式数模转换电路，用以将一第一数字信号转换成一第一模拟电压；其中，所述第一数字信号由低位及高位构成，其中所述低位的位数为l位，所述高位的位数为m位，该电路包括：
6.参考电压源；所述参考电压源的第二端接地，所述参考电压源用于输出一参考电压；
7.低位转换模块；所述低位转换模块包括第一低位转换单元和第二低位转换单元；所述第一低位转换单元包括第一电流源阵列和第二电阻；所述第二低位转换单元包括第二电流源阵列和第三电阻；其中：
8.所述第一电流源阵列的输出端耦接至所述第二电阻的第二端，其输入端接电源端，所述第一电流源阵列用于根据所述第一数字信号的低l位的数值，输出一第一转换电流；所述第二电阻的第一端耦接至所述参考电压源的第一端，所述第二电阻用于根据所述
第一转换电流，产生一第二模拟电压；
9.所述第二电流源阵列的输出端耦接至所述第三电阻的第一端，其输入端接电源端，所述第二电流源阵列用于根据所述第一数字信号的低l位的数值，输出一第二转换电流；所述第三电阻的第二端接地，所述第三电阻用于根据所述第二转换电流，产生一第三模拟电压；
10.高位转换模块，所述高位转换模块的第一端和第二端分别耦接至所述第二电阻的第二端和所述第三电阻的第一端；所述高位转换模块用于根据所述第一数字信号的高m位的数值和所述参考电压，输出所述第一模拟电压，其中，所述第一模拟电压为所述第二模拟电压加所述第三模拟电压的基础上叠加了所述高位转换模块两端的电压；其中，m和l均为整数，且m≥1，l≥1。
11.可选的，所述第一电流源阵列包括(2
l-1)个第一电流源和(2
l-1)个第一低位开关；
12.每个所述第一电流源的输出端均通过所述第一低位开关耦接至所述第二电阻的第二端；每个所述第一电流源的输入端均接所述电源端；其中，所述第一电流源和所述第一低位开关一一对应；其中，每个所述第一电流源输出的电流均相等；
13.每个所述第一低位开关根据所述第一数字信号的低l位的数值，控制自身的闭合和断开，每个所述第一电流源根据对应所述第一低位开关的闭合，输出第一电流；其中，所述第一转换电流为所有所述第一电流之和。
14.可选的，所述第二电流源阵列包括(2
l-1)个第二电流源和(2
l-1)个第二低位开关；
15.每个所述第二电流源的输出端均通过所述第二低位开关耦接至所述第三电阻的第一端；每个所述第二电流源的输入端均接所述电源端；其中，所述第二电流源和所述第二低位开关一一对应；其中，每个所述第二电流源输出的电流均相等；
16.每个所述第二低位开关根据所述第一数字信号的低l位的数值，控制自身的闭合和断开，每个所述第二电流源根据对应所述第二低位开关的闭合，输出第二电流；其中，所述第二转换电流为所有所述第二电流之和，且所述第二电流等于所述第一电流。
17.可选的，所述高位转换模块包括(2
m-1)个串联连接的第一电阻和2m个高位开关；
18.每个所述高位开关的第二端均作为所述高位转换模块的输出端，每个所述高位开关用于根据所述第一数字信号的高m位的数值，控制自身的闭合和断开；
19.每个第一电阻的第一端和第二端均分别耦接所述高位开关的第一端；所有所述第一电阻用于根据所述参考电压和所述高位开关的闭合，输出所述第一模拟电压；其中，所述第一模拟电压为所述第二模拟电压加所述第三模拟电压的基础上叠加了所述高位转换模块两端的电压。
20.可选的，所述第二电阻的阻值等于所述第三电阻的阻值。
21.可选的，所述的高速分段式数模转换电路的参数满足：
[0022][0023]
其中，v
ref
用于表征所述参考电压；r用于表征所述第一电阻的阻值；r
all
用于表征所述高速分段式数模转换电路中所有电阻的阻值之和；r
lsb
用于表征所述第二电阻的阻值或所述第三电阻的阻值；i
lsb
用于表征所述第一电流或所述第二电流。
[0024]
可选的，所述高速分段式数模转换电路还包括一第四电阻和一第五电阻；
[0025]
所述第四电阻的第一端和第二端分别耦接至所述第二电阻的第二端和所述高位转换模块的第一端；
[0026]
所述第五电阻的第一端和第二端分别耦接至所述高位转换模块的第二端和所述第三电阻的第一端。
[0027]
可选的，所述的高速分段式数模转换电路还包括第一控制单元；
[0028]
所述第一控制单元分别耦接至所有所述第一低位开关和所有所述第二低位开关和所有所述高位开关，所述第一控制单元用于将所述第一数字信号转换为一第一控制信号和一第二控制信号，并使用所述第一控制信号分别控制所有所述第一低位开关和所有所述第二低位开关的闭合和断开，并使用所述第二控制信号控制所有所述高位开关的闭合和断开；其中，所述第一控制信号用于表征由第一数字信号的低l位的数值转换的一组电平信号；所述第二控制信号用于表征由第一数字信号的高m位的数值转换的一组电平信号。
[0029]
可选的，所述第一控制单元包括译码器。
[0030]
根据本发明的第二方面，提供了一种电子电路，包括本发明第一方面及可选方案所提供的高速分段式数模转换电路。
[0031]
根据本发明的第三方面，提供了一种电子设备，包括本发明第二方面所提供的电子电路。
[0032]
本发明提供的所述高速分段式数模转换电路通过第一低位转换单元的第一电流源阵列和第二电阻及第二低位转换单元和第三电阻作为低位转换模块，相较于现有技术使用大电阻网络作为低位转换模块与高位转换模块的小电阻网络并联，减少了大电阻网络对分段式数模转换电路转换速度的影响，提高了电路的数模转换速度；同时减少了电阻并联和低位转换模块内的开关导通电阻引起数模转换电路的等效电阻变化而导致数模转换电路线性度的恶化。
附图说明
[0033]
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0034]
图1为现有技术的分段式数模转换电路；
[0035]
图2为本发明实施例提供的高速分段式数模转换电路的结构框图；
[0036]
图3为本发明实施例提供的高速分段式数模转换电路的电路结构图一；
[0037]
图4为本发明实施例提供的高速分段式数模转换电路的电路结构图二；
[0038]
图5为本发明实施例提供的高速分段式数模转换电路的电路结构图三；
[0039]
图6为本发明实施例提供的第一电流源或第二电流源的电路结构图。附图说明：
[0040]
10-低位转换模块；
[0041]
11-第一低位转换单元；
[0042]
111-第一电流源阵列；
[0043]
12-第二低位转换单元；
[0044]
121-第二电流源阵列；
[0045]
20-高位转换模块；
[0046]
vout-第一模拟电压；
[0047]
vdd-电源端；
[0048]
vref-参考电压源；
[0049]
r-第一电阻；
[0050]
ros1-第四电阻；
[0051]
ros2-第五电阻；
[0052]
r1-第一电阻；
[0053]
r2-第三电阻；
[0054]
rlsb1-第二电阻；
[0055]
rlsb2-第三电阻；
[0056]
imsb-第二电流源；
[0057]
ilsb1-第一电流源；
[0058]
ilsb2-第二电流源；
[0059]
ilsb-a-第一低位电流源；
[0060]
ilsb-i-第i低位电流源；
[0061]
ilsb-l-第l低位电流源；
[0062]
amp-放大器；
[0063]
rx-第六电阻；
[0064]
m1-第一mos管；
[0065]
m2-第二mos管；
[0066]
m3-第三mos管。
具体实施方式
[0067]
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0068]
在阐述本发明实施例之前，先对本发明的设计思路进行简单介绍：
[0069]
在分段式数模转换电路的现有技术中，采用高位转换模块20的小电阻网络和低位转换模块10的大电阻网络并联对电路整体的等效电阻产生影响，使并联后高位转换模块20和低位转换模块10分得的实际电压与理想值不同，进而导致分段式数模转换电路输出的电压产生偏差，恶化分段式数模转换电路的线性度。而且在低位转换模块10中，每个开关的导
通电阻会进一步对电路整体的等效电阻产生影响，恶化分段式数模转换电路的线性度。同时，当模拟电压选择在大电阻网络的中间位置输出时，会增大输出端相对于地端的等效电阻，导致分段式数模转换电路的转换速度大大降低。因此，提高分段式数模转换电路的线性度和转换速度的关键在于减少电阻网络并联和开关导通电阻对电路整体的等效电阻产生影响，并使模拟电压在电阻网络的中间位置输出时，输出点相对于地端的等效电阻尽可能小。本发明将原来低位转换模块10的大电阻网络和控制大电阻网络输出电压的开关阵列替换成两组电流源阵列和对应控制电流源阵列整体输出电流的开关阵列，并将两组电流源阵列整体输出的电流分别流经两个电阻，以共同实现低位转换模块10的电压输出。因为电流源阵列输出的电流大小不会因电路整体等效电阻的变化而变化，可有效规避电阻网络并联和开关导通电阻对电路整体等效电阻造成的影响，从而提升分段式数模转换电路的线性度和转换速度。
[0070]
请参考图2，本发明实施例提供了一种高速分段式数模转换电路，用以将一第一数字信号转换成一第一模拟电压vout；其中，所述第一数字信号由低位及高位构成，其中所述低位的位数为l位，所述高位的位数为m位，该电路包括：
[0071]
参考电压源vref；所述参考电压源vref的第二端接地，所述参考电压源vref用于输出一参考电压；
[0072]
低位转换模块10；所述低位转换模块10包括第一低位转换单元11和第二低位转换单元12；所述第一低位转换单元11包括第一电流源ilsb1阵列111和第二电阻rlsb1；所述第二低位转换单元12包括第二电流源ilsb2阵列121和第三电阻rlsb2，具体的：所述第二电阻rlsb1的阻值等于所述第三电阻rlsb2的阻值；其中：
[0073]
所述第一电流源ilsb1阵列111的输出端耦接至所述第二电阻rlsb1的第二端，其输入端接电源端vdd，所述第一电流源ilsb1阵列111用于根据所述第一数字信号的低l位的数值，输出一第一转换电流；所述第二电阻rlsb1的第一端耦接至所述参考电压源vref的第一端，所述第二电阻rlsb1用于根据所述第一转换电流，产生一第二模拟电压；
[0074]
所述第二电流源ilsb2阵列121的输出端耦接至所述第三电阻rlsb2的第一端，其输入端接电源端vdd，所述第二电流源ilsb2阵列121用于根据所述第一数字信号的低l位的数值，输出一第二转换电流；所述第三电阻rlsb2的第二端接地，所述第三电阻rlsb2用于根据所述第二转换电流，产生一第三模拟电压；
[0075]
高位转换模块20，所述高位转换模块20的第一端和第二端分别耦接至所述第二电阻rlsb1的第二端和所述第三电阻rlsb2的第一端；所述高位转换模块20用于根据所述第一数字信号的高m位的数值和所述参考电压，输出所述第一模拟电压vout，其中，所述第一模拟电压vout为所述第二模拟电压加所述第三模拟电压的基础上叠加了所述高位转换模块20两端的电压；其中，m和l均为整数，且m≥1，l≥1。
[0076]
请参考图3，作为一种具体实施方式，所述第一电流源ilsb1阵列111包括(2
l-1)个第一电流源ilsb1和(2
l-1)个第一低位开关；
[0077]
每个所述第一电流源ilsb1的输出端均通过所述第一低位开关耦接至所述第二电阻rlsb1的第二端；每个所述第一电流源ilsb1的输入端均接所述电源端vdd；其中，所述第一电流源ilsb1和所述第一低位开关一一对应；其中，每个所述第一电流源ilsb1输出的电流均相等；
[0078]
每个所述第一低位开关根据所述第一数字信号的低l位的数值，控制自身的闭合和断开，每个所述第一电流源ilsb1根据对应所述第一低位开关的闭合，输出第一电流；其中，所述第一转换电流为所有所述第一电流之和。
[0079]
作为一种具体实施方式，所述第二电流源ilsb2阵列121包括(2
l-1)个第二电流源ilsb2和(2
l-1)个第二低位开关；
[0080]
每个所述第二电流源ilsb2的输出端均通过所述第二低位开关耦接至所述第三电阻rlsb2的第一端；每个所述第二电流源ilsb2的输入端均接所述电源端vdd；其中，所述第二电流源ilsb2和所述第二低位开关一一对应；其中，每个所述第二电流源ilsb2输出的电流均相等；
[0081]
每个所述第二低位开关根据所述第一数字信号的低l位的数值，控制自身的闭合和断开，每个所述第二电流源ilsb2根据对应所述第二低位开关的闭合，输出第二电流；其中，所述第二转换电流为所有所述第二电流之和，且所述第二电流等于所述第一电流。
[0082]
请参考图4，作为一种替换实施方式，所述第一电流源ilsb1阵列111和所述第二电流源ilsb2阵列121均包括第一低位电流源ilsb-a至第l低位电流源ilsb-l及与每个低位电流源分别对应的低位开关；
[0083]
所述第一低位电流源ilsb-a的输入端至所述第l低位电流源ilsb-l的输入端均耦接至电源端vdd；其中，所述第一低位电流源ilsb-a的电流大小等于所述第一电流或所述第二电流；从所述第一低位电流源ilsb-a至所述第l低位电流源ilsb-l，每个电流源的电流大小依次递增2倍；具体的：第i低位电流源ilsb-i的电流大小为2
i-1
倍所述第一低位电流源ilsb-a的电流大小。与每个低位电流源分别对应的低位开关根据所述第一数字信号的低l位的数值，控制自身的闭合和断开；所述第一低位电流源ilsb-a的输出端至所述第l低位电流源ilsb-l的输出端均根据对应的所述低位开关的闭合输出相应的电流。上述替换实施方式具有的有益效果为减少电流源个数，以减小芯片面积，降低生产成本。
[0084]
请参考图3，作为一种具体实施方式，所述高位转换模块20包括(2
m-1)个串联连接的第一电阻r和2m个高位开关；
[0085]
每个所述高位开关的第二端均作为所述高位转换模块20的输出端，每个所述高位开关用于根据所述第一数字信号的高m位的数值，控制自身的闭合和断开；
[0086]
每个第一电阻r的第一端和第二端均分别耦接所述高位开关的第一端；所有所述第一电阻r用于根据所述参考电压和所述高位开关的闭合，输出所述第一模拟电压vout；其中，所述第一模拟电压vout为所述第二模拟电压加所述第三模拟电压的基础上叠加了所述高位转换模块20两端的电压。
[0087]
作为一种具体实施方式，原来2m个并联的高位开关即2m个并联的单级译码开关也可以变成多级译码开关，在此不做限定。
[0088]
作为一种具体实施方式，为降低本发明实施例提供的所述分段式数模转换电路的微分非线性，所述高速分段式数模转换电路的参数满足：
[0089][0090]
其中，v
ref
用于表征所述参考电压；r用于表征所述第一电阻r的阻值；r
all
用于表征所述高速分段式数模转换电路中所有电阻的阻值之和；r
lsb
用于表征所述第二电阻rlsb1的
阻值或所述第三电阻rlsb2的阻值；i
lsb
用于表征所述第一电流或所述第二电流。即所述参考电压源vref对单个所述第一电阻r施加激励＝第一低位开关均闭合时，所述第一电流源ilsb1阵列111分别对所述第二电阻rlsb1和所述第三电阻rlsb2施加的激励之和+第二低位开关均闭合时，所述第二电流源ilsb2阵列121分别对所述第二电阻rlsb1和所述第三电阻rlsb2施加的激励之和。
[0091]
请参考图5，作为一种具体实施方式，所述高速分段式数模转换电路还包括一第四电阻ros1和一第五电阻ros2；
[0092]
所述第四电阻ros1的第一端和第二端分别耦接至所述第二电阻rlsb1的第二端和所述高位转换模块20的第一端；
[0093]
所述第五电阻ros2的第一端和第二端分别耦接至所述高位转换模块20的第二端和所述第三电阻rlsb2的第一端。所述参考电压源vref对所述第四电阻ros1和所述第五电阻ros2施加的激励之和为所述高速分段式数模转换电路的固定直流偏置电压，所述固定直流偏置电压也会叠加在所述高位转换模块20输出的所述第一模拟电压vout内，以作为所述第一模拟电压vout的起始电压。例如，当所述第一数字信号的高位数值和低位数值均是零时，所述第二模拟电压、所述第三模拟电压和所述高位转换模块20两端的电压也均等于零，则此时所述第一模拟电压vout就等于所述固定直流偏置电压；其中，所述固定直流偏置电压的公式为：
[0094][0095]
其中；r
all
用于表征所有所述第一电阻r之和。
[0096]
请参考图6，作为一种具体实施方式，所述第一电流源ilsb1或所述第二电流源ilsb2的具体结构均为：比较器amp、第一mos管m1、第二mos管m2、第三mos管m3、第六电阻rx。
[0097]
所述参考电压输入至所述比较器amp的同相输入端；所述第六电阻rx的第一端接所述比较器amp的反相输入端；所述比较器amp的输出端接所述第一mos管m1的栅极；
[0098]
所述第一mos管m1的第一端接所述第六电阻rx的第一端，其第二端接所述第二mos管m2的第二端；
[0099]
所述第二mos管m2和所述第三mos管m3构成一电流镜；其中，所述第二mos管m2的栅极分别接自身的第二端和所述第三mos管m3的栅极；所述第二mos管m2的第一端和所述第三mos管m3的第一端均接所述电源端vdd；所述第三mos管m3的第二端作为所述第一电流源ilsb1或所述第二电流源ilsb2的输出端，输出所述第一电流或所述第二电流；其中，所述第一电流或所述第二电流的公式为：
[0100]
其中，m用于表征所述第三mos管m3的宽长比和所述第二mos管m2的宽长比的比值；r
x
用于表征所述第六电阻的阻值。
[0101]
作为一种具体实施方式，所述分段式数模转换电路还包括第一控制单元；
[0102]
所述第一控制单元分别耦接至所有所述第一低位开关和所有所述第二低位开关和所有所述高位开关，所述第一控制单元用于将所述第一数字信号转换为一第一控制信号
和一第二控制信号，并使用所述第一控制信号分别控制所有所述第一低位开关和所有所述第二低位开关的闭合和断开，并使用所述第二控制信号控制所有所述高位开关的闭合和断开；其中，所述第一控制信号用于表征由第一数字信号的低l位的数值转换的一组电平信号；所述第二控制信号用于表征由第一数字信号的高m位的数值转换的一组电平信号。具体的：所述第一控制单元包括译码器。当然，所述第一控制单元也可以是其他能将数字信号转换为对应的电平信号的装置，在此不做限定。
[0103]
以所述第一数字信号为6bit，且所述第一数字信号的前3bit为低位，其后3bit为高位进行举例，对本发明实施例提供的所述高速分段式数模转换电路的工作流程进行介绍：
[0104]
所述第一数字信号具体为111010，当然，也可以是其他任意的6bit二进制数，在此不做限定。所述第一控制单元将111010转换为所述第一控制信号和所述第二控制信号；其中，所述第一控制信号用于表征由010转换成的一组电平信号，所述第二控制信号用于表征由111转换成的一组电平信号。
[0105]
所述第一控制信号用于分别控制所有所述第一低位开关和所有所述第二低位开关的闭合和断开；具体的，所述第一控制信号控制所有所述第一低位开关中，第一个第一低位开关至第二个第一低位开关均闭合，第三个第一低位开关至第七个第一低位开关均断开；则所述第一电流源ilsb1阵列111经所有所述第一低位开关输出的所述第一转换电流等于2倍所述第一电流；但这只限于所述第一电流源ilsb1阵列111内包含电流均相等的7个所述第一电流源ilsb1，若所述第一电流源ilsb1阵列111内第一电流源ilsb1阵列111内包含的是每个电流源的电流大小依次递增2倍的第一低位电流源ilsb-a至第三低位电流源，则只闭合第二低位电流源对应的低位开关，断开所述第一低位电流源ilsb-a和所述第三低位电流源分别对应的低位开关。同时，所述第一控制信号还控制所有所述第二低位开关中，第一个第二低位开关至第二个第二低位开关均闭合，第三个第二低位开关至第七个第二低位开关均断开；则所述第二电流源ilsb2阵列121经所有所述第二低位开关输出的所述第二转换电流等于2倍所述第二电流；但这只限于所述第二电流源ilsb2阵列121内包含电流均相等的7个所述第二电流源ilsb2，若所述第二电流源ilsb2阵列121内包含的是每个电流源的电流大小依次递增2倍的第一低位电流源ilsb-a至第三低位电流源，则只闭合第二低位电流源对应的低位开关，断开所述第一低位电流源ilsb-a和所述第三低位电流源分别对应的低位开关。其中，在计算所述第一电流源ilsb1阵列111和所述第二电流源ilsb2阵列121对电路整体相对于地端产生的激励时，先将所述参考电压源vref短路接地，其次，因为第二电阻rlsb1、高位转换模块20、第三电阻rlsb2相对于地端为对称结构，所以第二电阻rlsb1和所述第三电阻rlsb2各自相对于地端的压降相同，使高位转换模块20两端的压降为0，没有电流流过，则所述第一电流源ilsb1阵列111和所述第二电流源ilsb2阵列121输出的电流分别流向所述第二电阻rlsb1和所述第三电阻rlsb2，因此所述第一电流源ilsb1阵列111和所述第二电流源ilsb2阵列121对电路整体相对于地端产生的激励为2倍所述第二电流2倍所述第二电流或所述第一电流与所述第二电阻rlsb1阻值或所述第三电阻rlsb2阻值的乘积。
[0106]
所述第二控制信号用于控制所有所述高位开关的闭合和断开；具体的，所述第二控制信号控制所有所述高位开关中，从远离所述参考电压源vref的地端往上的第8个所述高位开关闭合，其他所述高位开关均断开；则所述高位转换模块20两端的电压等于所述参
考电压与7倍所述第一电阻r阻值的乘积再除以电路整体等效电阻的阻值；其中，电路的等效电阻的阻值等于＝所述第二电阻rlsb1的阻值+所述第三电阻rlsb2的阻值+所述第四电阻ros1的阻值+所述第五电阻ros2的阻值+(2
m-1)倍所述第一电阻r的阻值。
[0107]
若此时没有设置所述第四电阻ros1和所述第五电阻ros2即所述第一模拟电压vout内没有叠加所述固定直流偏置电压，则所述高位转换模块20输出的第一模拟电压vout等于2倍所述第二电流或所述第一电流与所述第二电阻rlsb1阻值或所述第三电阻rlsb2阻值的乘积+所述参考电压与7倍所述第一电阻r阻值的乘积再除以电路整体等效电阻的阻值。
[0108]
本发明提供的所述高速分段式数模转换电路具有的有益效果为：
[0109]
1.高线性度和高转换速度：本发明将原来低位转换模块10的大电阻网络和控制大电阻网络输出电压的开关阵列替换成两组电流源阵列和对应控制电流源阵列整体输出电流的开关阵列，并将两组电流源阵列整体输出的电流分别流经两个电阻，以共同实现低位转换模块10的电压输出，因为电流源阵列输出的电流大小不会因电路整体等效电阻的变化而变化，可有效规避电阻网络并联和开关导通电阻对电路整体等效电阻造成的影响，从而提升分段式数模转换电路的线性度和转换速度。
[0110]
本发明实施例还提供了一种电子电路，包括所述高速分段式数模转换电路。
[0111]
本发明实施例还提供了一种电子设备，包括所述电子电路。
[0112]
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：
1.一种高速分段式数模转换电路，用以将一第一数字信号转换成一第一模拟电压；其中，所述第一数字信号由低位及高位构成，其中所述低位的位数为l位，所述高位的位数为m位，其特征在于，该电路包括：参考电压源；所述参考电压源的第二端接地，所述参考电压源用于输出一参考电压；低位转换模块；所述低位转换模块包括第一低位转换单元和第二低位转换单元；所述第一低位转换单元包括第一电流源阵列和第二电阻；所述第二低位转换单元包括第二电流源阵列和第三电阻；其中：所述第一电流源阵列的输出端耦接至所述第二电阻的第二端，其输入端接电源端，所述第一电流源阵列用于根据所述第一数字信号的低l位的数值，输出一第一转换电流；所述第二电阻的第一端耦接至所述参考电压源的第一端，所述第二电阻用于根据所述第一转换电流，产生一第二模拟电压；所述第二电流源阵列的输出端耦接至所述第三电阻的第一端，其输入端接电源端，所述第二电流源阵列用于根据所述第一数字信号的低l位的数值，输出一第二转换电流；所述第三电阻的第二端接地，所述第三电阻用于根据所述第二转换电流，产生一第三模拟电压；高位转换模块，所述高位转换模块的第一端和第二端分别耦接至所述第二电阻的第二端和所述第三电阻的第一端；所述高位转换模块用于根据所述第一数字信号的高m位的数值和所述参考电压，输出所述第一模拟电压，其中，所述第一模拟电压为所述第二模拟电压加所述第三模拟电压的基础上叠加了所述高位转换模块两端的电压；其中，m和l均为整数，且m≥1，l≥1。2.根据权利要求1所述高速分段式数模转换电路，其特征在于，所述第一电流源阵列包括(2
l-1)个第一电流源和(2
l-1)个第一低位开关；每个所述第一电流源的输出端均通过所述第一低位开关耦接至所述第二电阻的第二端；每个所述第一电流源的输入端均接所述电源端；其中，所述第一电流源和所述第一低位开关一一对应；其中，每个所述第一电流源输出的电流均相等；每个所述第一低位开关根据所述第一数字信号的低l位的数值，控制自身的闭合和断开，每个所述第一电流源根据对应所述第一低位开关的闭合，输出第一电流；其中，所述第一转换电流为所有所述第一电流之和。3.根据权利要求2所述高速分段式数模转换电路，其特征在于，所述第二电流源阵列包括(2
l-1)个第二电流源和(2
l-1)个第二低位开关；每个所述第二电流源的输出端均通过所述第二低位开关耦接至所述第三电阻的第一端；每个所述第二电流源的输入端均接所述电源端；其中，所述第二电流源和所述第二低位开关一一对应；其中，每个所述第二电流源输出的电流均相等；每个所述第二低位开关根据所述第一数字信号的低l位的数值，控制自身的闭合和断开，每个所述第二电流源根据对应所述第二低位开关的闭合，输出第二电流；其中，所述第二转换电流为所有所述第二电流之和，且所述第二电流等于所述第一电流。4.根据权利要求3所述的高速分段式数模转换电路，其特征在于，所述高位转换模块包括(2
m-1)个串联连接的第一电阻和2
m
个高位开关；每个所述高位开关的第二端均作为所述高位转换模块的输出端，每个所述高位开关用于根据所述第一数字信号的高m位的数值，控制自身的闭合和断开；
每个第一电阻的第一端和第二端均分别耦接所述高位开关的第一端；所有所述第一电阻用于根据所述参考电压和所述高位开关的闭合，输出所述第一模拟电压；其中，所述第一模拟电压为所述第二模拟电压加所述第三模拟电压的基础上叠加了所述高位转换模块两端的电压。5.根据权利要求4所述的高速分段式数模转换电路，其特征在于，所述第二电阻的阻值等于所述第三电阻的阻值。6.根据权利要求1至5任一项所述的高速分段式数模转换电路，其特征在于，所述的高速分段式数模转换电路的参数满足：其中，v
ref
用于表征所述参考电压；r用于表征所述第一电阻的阻值；r
all
用于表征所述高速分段式数模转换电路中所有电阻的阻值之和；r
lsb
用于表征所述第二电阻的阻值或所述第三电阻的阻值；i
lsb
用于表征所述第一电流或所述第二电流。7.根据权利要求6所述的高速分段式数模转换电路，其特征在于，所述高速分段式数模转换电路还包括一第四电阻和一第五电阻；所述第四电阻的第一端和第二端分别耦接至所述第二电阻的第二端和所述高位转换模块的第一端；所述第五电阻的第一端和第二端分别耦接至所述高位转换模块的第二端和所述第三电阻的第一端。8.根据权利要求7所述的高速分段式数模转换电路，其特征在于，所述的高速分段式数模转换电路还包括第一控制单元；所述第一控制单元分别耦接至所有所述第一低位开关和所有所述第二低位开关和所有所述高位开关，所述第一控制单元用于将所述第一数字信号转换为一第一控制信号和一第二控制信号，并使用所述第一控制信号分别控制所有所述第一低位开关和所有所述第二低位开关的闭合和断开，并使用所述第二控制信号控制所有所述高位开关的闭合和断开；其中，所述第一控制信号用于表征由第一数字信号的低l位的数值转换的一组电平信号；所述第二控制信号用于表征由第一数字信号的高m位的数值转换的一组电平信号。9.根据权利要求8所述的高速分段式数模转换电路，其特征在于，所述第一控制单元包括译码器。10.一种电子电路，其特征在于，包括权利要求1至9任一项所述的高速分段式数模转换电路。11.一种电子设备，其特征在于，包括权利要求10所述的电子电路。

技术总结
本发明提供了一种高速分段式数模转换电路、电子电路、电子设备，用以将数字信号转换成第一模拟电压，其中，数字信号由低L位及高M位构成，该电路包括：低位转换模块，其包括由电流源阵列构成的第一低位转换单元及对应的第二电阻和由电流源阵列构成的第二低位转换单元及对应的第三电阻；第一低位转换单元和第二低位转换单元各自用于根据数字信号的低L位数值，分别对第二电阻和第三电阻进行激励，以输出第二模拟电压和第三模拟电压；高位转换模块，其用于在一电压源的激励下根据数字信号的高M位数值，输出第一模拟电压；其中，所述第一模拟电压为所述第二模拟电压加所述第三模拟电压的基础上叠加了所述高位转换模块两端的电压。电压。电压。


技术研发人员：丁齐兵
受保护的技术使用者：广东鸿翼芯汽车电子科技有限公司
技术研发日：2023.07.10
技术公布日：2023/9/23