半导体成膜方法和半导体器件的制造方法与流程

1.本技术涉及半导体技术领域，具体地，涉及一种半导体成膜方法和半导体器件的制造方法。


背景技术：

2.半导体薄膜工艺是指在半导体结构层表面形成一层待处理薄膜的工艺，是制造半导体器件和集成电路的关键工艺技术之一。半导体薄膜的成分和厚度不尽相同，成膜方式也有所差异，目前的半导体薄膜工艺主要包括物理气相沉积(physical vapor deposition，pvd)、化学气相沉积(chemical vapor deposition，cvd)和外延等。其中，化学气相沉积主要用于沉积介质绝缘层、半导体材料、金属化合物等薄膜；与物理气相沉积相比，化学气相沉积还具有成膜质量高、沉积速率快等特点，因此应用相对更为广泛。
3.但是若半导体结构层内形成有沟槽，尤其是高深宽比小尺寸沟槽，若采用传统化学气相沉积工艺在沟槽内壁沉积薄膜，则会极易形成夹断和空洞，沟槽成膜的覆盖性较差，很难满足产品的性能需求。因此，需要对现有化学气相沉积工艺进行改进，以提高成膜质量，特别是提高在高深宽比小尺寸沟槽内壁表面的成膜质量。


技术实现要素：

4.基于上述现状，本发明提供一种半导体成膜方法，解决了目前半导体产品、特别是沟槽型半导体产品加工过程中化学气相沉积工艺的成膜质量较差的技术问题。本发明还提供一种半导体器件的制造方法，包括上述半导体成膜方法。
5.为实现上述目的，本发明一方面提供一种半导体成膜方法，包括：向放置有待成膜半导体在制品的反应腔室中通入氧源以及由载气携带的硅源，使氧源与硅源反应，在待成膜半导体在制品表面形成氧化硅薄膜，其中反应温度为364-521℃、反应压力为150-520torr。
6.本发明另一方面提供一种半导体器件的制造方法，包括前述半导体成膜方法。
7.本发明提供的半导体成膜方法，通过对化学气相沉积工艺中氧源与硅源反应过程中的温度、压力等条件参数进行合理优化，使待成膜半导体在制品表面能够形成完整且均匀的高质量氧化硅薄膜；特别是，通过将反应过程分成两个阶段，并分别合理控制各反应阶段中的条件参数，能够兼顾成膜质量以及成膜效率，以满足大规模批量生产的要求。该半导体成膜方法尤其适合于在形成有高深宽比(深宽比不小于10：1)、小尺寸沟槽(槽口尺寸不超过1.0微米)的晶圆表面沉积氧化硅薄膜。
附图说明
8.图1为一待膜层沉积的半导体在制品的结构示意图；
9.图2为采用常规化学气相沉积工艺在待成膜在制品表面沉积氧化硅薄膜后的扫描电镜照片；
10.图3为采用本发明一具体实例的半导体成膜方法在待成膜半导体在制品表面沉积氧化硅薄膜后的扫描电镜照片；
11.图4为图3的局部放大图；
12.图5为采用本发明另一具体实例的半导体成膜方法在待成膜半导体在制品表面沉积氧化硅薄膜后的扫描电镜照片；
13.图6为图5的局部放大图。
具体实施方式
14.化学气相沉积工艺是目前半导体领域中应用范围较为广泛的成膜方式，但是当半导体在制品的表面形成有沟槽，特别是口径较小且深宽比较大的沟槽，采用常规化学气相沉积工艺，在沟槽内壁所形成的氧化硅薄膜的质量则往往难以达到工艺要求。
15.参考图1，在制品的表面形成有沟槽，在化学气相沉积过程中，沟槽开口处可沉积的角度(即沟槽侧壁与在制品表面之间的夹角，∠a)大于180
°
，甚至可接近270
°
；若在制品表面较为平整，则此处可沉积的角度(∠b)可视为180
°
；沟槽底部拐角处可沉积的角度(即沟槽侧壁与沟槽底部之间的夹角，∠c)一般略大于90
°
，因此，在相同的沉积条件下，沟槽开口附近的化学气相沉积速率要大于其它位置，当薄膜的厚度达到一定程度，就会在沟槽开口附近形成悬突，而悬突又会进一步阻碍薄膜材料在沟槽内壁沉积，严重时甚至会造成沟槽侧壁中部和沟槽底部区域所沉积的薄膜厚度尚未达到工艺要求但沟槽开口处提前封闭。
16.图2为采用常规化学气相沉积工艺在待成膜在制品表面沉积氧化硅薄膜后的扫描电镜照片。从图2中可以清楚地看出，不同区域的氧化硅薄膜的厚度存在较大差异，其中沟槽开口附近已形成明显的悬突，而沟槽侧壁中部和底部区域尚未形成工艺要求厚度的氧化硅薄膜。不难推断，若在此基础上继续沉积氧化硅薄膜，则沟槽开口处极有可能会提前封闭，难以进行后续的加工。
17.鉴于此，本发明实施例提供一种半导体成膜方法，能够在待成膜半导体在制品表面、特别是在具有高深宽比的小尺寸沟槽的在制品表面形成均匀、完整的氧化硅薄膜，从而提高半导体产品的成膜质量和产品质量。
18.为了使本发明实施例中的技术方案及优点更加清楚明白，以下结合附图对本技术的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本技术的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。
19.本发明实施例提供的半导体成膜方法，包括：向放置有待成膜半导体在制品的反应腔室中通入氧源以及由载气携带的硅源，使氧源与硅源反应，在待成膜半导体在制品表面形成氧化硅薄膜，其中反应温度为364-521℃、反应压力为150-520torr。
20.本实施例中的半导体成膜方法，通过对化学气相沉积工艺进行优化，合理控制硅源与氧源反应过程中的温度与压力等工艺条件，使各工艺条件之间、特别是反应温度与反应压力之间能够彼此适配，从而能够使生成的氧化硅能够以相对较为均匀的速率沉积在待成膜半导体在制品表面，最终在待成膜晶圆表面形成厚度非常一致且完整的氧化硅薄膜。甚至是在待成膜晶圆表面形成有沟槽的情况下，特别是具有高深宽比的小尺寸沟槽的情况下，氧化硅在沟槽底部、沟槽侧壁、沟槽开口以及晶圆表面的沉积速率也能保持均匀一致。
上述高深宽比的小尺寸沟槽，例如为深宽比不小于10：1、槽口尺寸不超过1.0微米的沟槽。
21.进一步地，上述氧源与硅源的反应过程包括依序进行的第一阶段和第二阶段。通过优化不同阶段反应过程中的温度和压力等工艺条件，能够在确保氧化硅薄膜质量的同时兼顾生产效率。上述第一阶段和第二阶段分别为：
22.第一阶段：使硅源与氧源进行第一反应，在待成膜半导体在制品表面形成具有预设厚度的第一氧化硅薄膜，其中第一反应过程中的第一反应温度为364-521℃，第一反应压力为150-470torr；
23.第二阶段：使硅源与氧源进行第二反应，在第一氧化硅薄膜表面形成第二氧化硅薄膜，其中第二反应过程中的第二反应温度为364-521℃，第二反应压力较第一反应压力提高50-80torr。
24.具体而言，该反应腔室为化学气相沉积设备的作业腔室，比如可以是次常压化学气相沉积(sacvd)设备的作业腔室。在进行化学气相沉积之前可进行常规预处理使得作业腔室内达到最佳的作业环境，比如先抽真空，并开启加热装置，使得作业腔室内的条件达到或接近后续氧源与硅源反应过程中所需的工艺条件，通常作业腔室内的压力达到420-600torr、承载有待成膜晶圆的载物盘的温度升高到364-521℃，即认为达到了最佳作业环境。
25.待反应腔室内达到最佳的作业环境后，将承载有待成膜晶圆的载物盘移动到反应腔室内的预定位置，并向反应腔室内通入氧气和载气，使得反应腔室内的压力达到反应压力，确切的说是第一反应过程中的反应压力，即可停止通入氧气，并向反应腔室内通入氧源、携带有硅源的载气，使硅源与氧源在反应腔室内发生反应，从而在待成膜晶圆表面形成厚度均一且完整的氧化硅薄膜。
26.本发明中，硅源可以是半导体领域用于形成氧化硅的硅源，本实施例采用正硅酸乙酯(teos)；氧源可以是半导体领域常用的强氧化剂，本实施例采用臭氧；载气可以是氦气等惰性气体，也可以是氮气，本实施例采用氦气。
27.为确保硅源与氧源的充分、有效反应，在将硅源通入到反应腔室以前，最好首先将硅源充分雾化。以硅源采用正硅酸乙酯、载气采用氦气为例，在具体实施阶段，可首先将在洁净车间室内温度下呈液态的正硅酸乙酯通过管路输送到雾化器前端，控制正硅酸乙酯的流量为1.25-2.35g/min，雾化器前端的温度为52-158℃，以对正硅酸乙酯进行预热；预热的正硅酸乙酯随后流入螺旋流量组件内，与流量为3250-9650sccm的氦气充分混合后进入雾化器后端，雾化器后端的温度提升到93-225℃，使得正硅酸乙酯能够充分雾化并分散于氦气中。充分雾化后的正硅酸乙酯在氦气携带下，通过被72-193℃加热带包裹的管路通入到反应腔室内。
28.在向作业腔室内通入硅源与载气的同时，持续向作业腔室中通入氧源，如浓度为150-280g/m3的臭氧。硅源与氧源在作业腔室内发生氧化还原反应，得到的氧化硅在待成膜晶圆表面淀积，形成氧化硅薄膜。
29.在具体实施过程中，当硅源与氧源之间的反应进行到一定程度时，可以适当调节反应腔室内的工艺参数，通常是在形成的氧化硅薄膜达到一定厚度之后，适当调整工艺参数，可以在保证氧化硅薄膜质量的前提下兼容反应效率，并抑制反应腔室内的颗粒，提高成膜质量。为方便描述与区分，本实施例将工艺参数调整前后的反应过程分别称为第一反应
和第二反应，对应反应过程中的压力相应称为第一反应压力和第二反应压力，温度相应称为第一反应温度和第二反应温度，硅源的流量分别称为第一流量和第二流量；反应过程中形成的氧化硅薄膜分别称为第一氧化硅薄膜和第二氧化硅薄膜。
30.具体地，在第一反应过程中，第一反应压力可以控制在150-470torr，优选控制上述范围中相对较低的压力区间，如150-370torr，更进一步为150-225torr；第一反应温度可以维持在364-521℃。通过上述温度与压力的配合协同，能够在待成膜半导体在制品表面形成质量相对较好的第一氧化硅薄膜，在晶圆表面不同区域，第一氧化硅薄膜的覆盖性佳、厚度也非常均匀。在第二反应过程中，可以适当提高反应压力，比如第二反应压力较第一反应压力提高50-80torr。第二反应压力优选为230-520torr、进一步为230-420torr，更进一步为230-305torr。第二反应温度同样可以维持在364-521℃的范围内，当然，第二反应温度可以与第一反应温度相同或者不同。
31.在更为优选的实施方案中，第二反应过程中除了可以适当提高反应压力以外，还可以在此基础上适当降低反应温度。经进一步试验验证，第二反应温度较第一反应温度降低16-22℃，能够在第二反应过程中兼顾氧化硅薄膜的淀积速率与氧化硅薄膜的质量，使得整个沟槽成膜工艺更适合实际大规模批量生产。在具体生产过程中，第一反应温度控制在380-521℃，第二反应温度控制在364-499℃。
32.如前述，在具体实施过程中，可通过监控第一氧化硅薄膜的厚度确定调整反应腔室内工艺参数的时机，经过多次试验验证，当第一氧化硅薄膜的厚度达到35埃及或略高时，即可调整反应参数，比如适当增大反应压力，或者增大反应压力并降低反应温度。反之，若在第一氧化硅薄膜的厚度尚未达到35埃时即调整反应参数，有可能会导致后续形成的第二氧化硅薄膜的质量；当然，第一氧化硅薄膜的厚度也不宜过大，一般情况下，当第一氧化硅薄膜的厚度达到35-65埃时，可适当增大反应压力，或者增大反应压力并降低反应温度，以兼容第二氧化硅薄膜的质量和整体成膜效率。
33.除了调整反应压力、或者调整反应压力和反应温度外，在优选的实施例中，还可以在第二反应阶段适当提高反应物的流量，比如适当增大正硅酸乙酯的流量。其中在第一反应阶段，正硅酸乙酯的流量(记为第一流量)可以控制在1.25-2.35g/min；在第二反应过程中，正硅酸乙酯的流量(记为第二流量)可以较第一流量增加0.8-1.25g/min，通常为2.05-3.60g/min。
34.在化学气相沉积设备的作业腔室中，通常设有喷淋板，氧源以及携带有硅源的载气分别通过喷淋板喷出。实践表明，适当调整喷淋板与载物盘之间的距离，也可以在一定程度上影响氧化硅薄膜的质量，比如氧化硅薄膜厚度的一致性。在优选的实施方案中，在第一反应过程中，控制喷淋板与载物盘之间的距离(以下记为第一距离)为20-41mm；在第二反应过程中，控制喷淋板与载物盘之间的距离(以下记为第二距离)为7-20mm，更进一步为7-12mm。
35.当待成膜半导体在制品表面的氧化硅薄膜厚度即将接近工艺要求，特别是当氧化硅薄膜总厚度(即第一氧化硅薄膜与第二氧化硅薄膜的厚度之和)与目标厚度之间的差值小于某一阈值，即可停止向作业腔室内通入硅源，并持续向作业腔室内通入氧源，使氧源与作业腔室内残余的硅源继续反应，以达到目标厚度；上述阈值可以根据氧化硅薄膜的最大工艺误差等因素，结合产线经验等确定，一般是当氧化硅薄膜总厚度较目标厚度低5-22埃
时，停止通入硅源并继续通入氧源。当然为维持反应压力，过程中还可继续向作业腔室内通入载气，直至氧化硅薄膜的厚度达到目标厚度。
36.当氧化硅薄膜的厚度达到目标厚度，继续向作业腔室内通入氧源和载气，通过控制流量或调节设备其它参数等方式，使作业腔室内的压力达到50-360torr，以对氧化硅薄膜表面进行后处理，使氧化硅薄膜具有更为平坦的表面；并且通入的载气和氧源也可以将作业腔室内的颗粒持续带出，避免氧化硅薄膜表面残余颗粒而影响薄膜质量。
37.待后处理完成后，停止通入氧源，向作业腔室内通入吹扫气体以对作业腔室进行吹扫，其中吹扫气体比如可以是氧气。当然在吹扫过程中，还可以继续向作业腔室内通入载气或其它惰性气体，以确保吹扫过程中作业腔室内具有适当的压力，避免因压差等环境因素改变过大而导致形成的氧化硅薄膜被破坏，进一步确保氧化硅薄膜的质量。吹扫完成后，使载物盘返回初始位置，成膜晶圆从作业腔室中传出，氧化硅薄膜淀积完成。
38.在垂直双扩散金属-氧化物-半导体-场效应晶体管(vertical double diffused metal-oxide semiconductor-field effect transistor，vdmosfet)、屏蔽栅沟槽mosfet(shielded gate transistor mosfet，sgt mosfet)等沟槽型半导体产品中，为了形成沟槽栅结构，需要首先在半导体衬底如外延片上形成沟槽，然后在沟槽内壁沉积氧化硅薄膜作为栅极介质层，随后在沟槽内填充多晶硅并进行后续加工以获得沟槽栅结构。为了增加电流密度、提高产品性能，沟槽的密度越大越好、沟槽的尺寸越小越好。目前沟槽型半导体产品的沟槽开口尺寸一般不超过1.0微米，且深宽比通常在10：1及以上，甚至可达到30：1甚至更高。若采用传统的化学气相沉积工艺，比如次常压化学气相沉积工艺，沟槽内壁氧化硅薄膜的覆盖性(step coverage)很难达到90％，且氧化硅薄膜厚度的一致性较差，极易在沟槽开口附近形成悬突甚至发生夹断，无法满足产品的性能需求。特别是随着技术的不断进步，近年来要求沟槽侧壁尽可能陡直，沟槽侧壁与底部之间的夹角(参考图1中的∠c)倾向于无限接近直角，目前已可达到95
°
以下，这进一步增大了氧化硅薄膜沉积时的难度。
39.而采用本发明实施例中的工艺条件，能够在高深宽比的小尺寸沟槽内壁淀积形成高质量的氧化硅薄膜，其覆盖性(step coverage)大于90％，且膜厚非常均匀，以下结合具体实例做进一步阐释。
40.在一具体实例中，首先对半导体衬底进行刻蚀形成高深宽比小尺寸沟槽，得到待成膜半导体在制品(即待成膜晶圆)，其中沟槽的深宽比约为11：1，沟槽槽口的平均尺寸约为0.7-0.8微米，沟槽侧壁与底部之间的夹角(即图1中的∠c，下同)约为93
°
。然后采用上述半导体成膜方法，在沟槽表面以及相邻沟槽之间的半导体衬底表面沉积氧化硅薄膜，其中第一反应温度与第二反应温度相同，第二反应压力较第一反应压力提高约65torr，正硅酸乙酯的第二流量较第一流量增加1.0g/min，整个反应过程中喷淋板与载物盘之间的距离固定在20mm。氧化硅薄膜沉积完成后的扫描电镜照片如图3所示，图4是图3的沟槽槽口附近区域的放大图。由图3和图4可知，位于沟槽槽口处、沟槽侧壁与底部以及位于相邻沟槽间的半导体衬底表面的氧化硅薄膜的厚度非常均匀，基本集中在300
±
15纳米的范围内，且整个氧化硅薄膜具有非常平整、平滑的表面，说明形成了高质量的氧化硅薄膜，达到了工艺要求。
41.在另一具体实例中，首先对半导体衬底进行刻蚀形成沟槽，然后在沟槽内壁以及相邻沟槽间的半导体衬底表面依次形成四层结构层，得到待成膜半导体在制品(即待成膜晶圆)，其中结构层的材质比如可以是氮化硅、多晶硅等，具体可依据目标产品的结构与工
艺确定。在上述四层结构层中，最后形成的结构层(即第四层结构层)围合形成新的沟槽，此新的沟槽的深度约为29.5微米、槽口宽度约为1
±
0.05微米，深宽比约为29.5：1，沟槽侧壁与底部之间的夹角约为93
°
。随后采用本实施例中的半导体成膜方法在第四层结构层表面沉积氧化硅薄膜，过程中控制第二反应压力较第一反应压力提高约60torr，第二反应温度较第一反应温度降低20
±
1℃，正硅酸乙酯的第二流量较第一流量增加1.1g/min，喷淋板与载物盘之间的距离有所调整，第一距离为25mm、第二距离为12mm。氧化硅薄膜沉积完成后的扫描电镜照片如图5所示，图6是图5的沟槽槽口附近区域的放大图。
42.图6中，按照从两侧至中间的顺序，首先为半导体衬底，其次依次为第一层结构层至第四层结构层，最后为氧化硅薄膜。由图5和图6可知，第四结构层表面覆盖的氧化硅薄膜的厚度非常均匀，基本集中在115
±
5纳米的范围内，比如位于新的沟槽的槽口处的氧化硅薄膜的厚度为119nm，相邻两沟槽间的半导体衬底表面所覆盖的氧化硅薄膜的厚度为114nm，说明形成了高质量的氧化硅薄膜，厚度均匀且表面较为平整，能够达到工艺要求。
43.综上，采用本发明实施例提供的半导体成膜方法，能够在待成膜半导体在制品表面形成完整、厚度均匀的高质量氧化硅薄膜。特别是，通过将反应过程分成两个阶段，并分别合理控制各反应阶段中的工艺条件，能够在待成膜半导体在制品表面快速且完整的形成高品质氧化硅薄膜，兼顾氧化硅薄膜的平整性与沉积效率。本发明实施例提供的半导体成膜方法，尤其适合在具有高深宽比小尺寸沟槽(深宽比不小于10：1甚至达到30：1、槽口平均尺寸不超过1.0微米)晶圆表面沉积高质量氧化硅薄膜。
44.本发明实施例还提供一种半导体器件的制造方法，包括前述半导体成膜方法。
45.具体而言，该半导体器件尤其可以是vdmosfet、sgt mosfet等沟槽型半导体器件，其具有沟槽结构，比如沟槽栅结构。在半导体器件加工制程中，在半导体衬底中形成沟槽以后，即可采用上述半导体成膜方法，在沟槽内壁以及半导体衬底表面形成氧化硅薄膜，然后继续进行后续制程。
46.当然，根据半导体器件的结构以及相应加工制程，部分半导体器件还需在沟槽内壁(以及相邻沟槽之间的半导体衬底表面)首先形成一层或多层结构层，此时由结构层围合形成新的沟槽，然后即可采用上述半导体成膜方法，再在新的沟槽内壁形成氧化硅薄膜。不难理解的是，新的沟槽较形成结构层之前的沟槽，深宽比应更大且槽口尺寸更小。基于本发明的意图，此种情况下，所谓高深宽比小尺寸沟槽，指的是上述新的沟槽为高深宽比小尺寸沟槽。
47.如无特别说明，在本发明的描述中，所有的数据范围均包括端点值。
48.尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。显然，倘若这些变更和修改属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些变更和修改在内。

技术特征：
1.一种半导体成膜方法，其特征在于，包括：向放置有待成膜半导体在制品的反应腔室中通入氧源以及由载气携带的硅源，使氧源与硅源反应，在待成膜半导体在制品表面形成氧化硅薄膜，其中反应温度为364-521℃、反应压力为150-520torr。2.根据权利要求1所述的半导体成膜方法，其特征在于，所述氧源与硅源的反应过程包括：使氧源与硅源进行第一反应，在待成膜半导体在制品表面形成具有预设厚度的第一氧化硅薄膜，其中第一反应过程中的第一反应压力为150-470torr，优选为150-370torr；使氧源与硅源进行第二反应，在所述第一氧化硅薄膜表面形成第二氧化硅薄膜，其中第二反应过程中的第二反应压力较所述第一反应压力提高50-80torr；第二反应压力优选为230-520torr、进一步为230-420torr。3.根据权利要求2所述的半导体成膜方法，其特征在于，第一反应过程中的第一反应温度为380-521℃，第二反应过程中的第二反应温度较所述第一反应温度低16-22℃。4.根据权利要求2所述的半导体成膜方法，其特征在于，所述预设厚度不小于35埃，优选为35-65埃。5.根据权利要求2所述的半导体成膜方法，其特征在于，在氧源与硅源反应过程中，控制通入氧源的浓度为150-280g/m3，载气的流量维持在3250-9650sccm，在第一反应过程中，控制硅源的第一流量为1.25-2.35g/min；在第二反应过程中，控制硅源的第二流量较所述第一流量提高0.8-1.25g/min。6.根据权利要求2-5任一项所述的半导体成膜方法，其特征在于，所述反应腔室内设有载物盘和喷淋板，所述载物盘用于承载所述待成膜半导体在制品，所述氧源以及所述由载气携带的硅源分别通过喷淋板喷出；其中，在第一反应阶段，控制喷淋板与载物盘之间的距离为20-41mm；在第二反应阶段，控制喷淋板与载物盘之间的距离为7-20mm。7.根据权利要求1-6任一项所述的半导体成膜方法，其特征在于，所述硅源为正硅酸乙酯，所述氧源为臭氧。8.根据权利要求7所述的半导体成膜方法，其特征在于，还包括：将硅源预热后与载气混合，继续加热后，使载气携带雾化后的硅源通入反应腔室内。9.根据权利要求1-8任一项所述的半导体成膜方法，其特征在于，当所述氧化硅薄膜的总厚度与目标厚度之间的差值达到5-22埃，还包括：停止向所述反应腔室中通入硅源，并继续向所述反应腔室中通入氧源与载气；当所述氧化硅薄膜的总厚度达到所述目标厚度，还包括：继续向所述反应腔室中通入氧源与载气，并调节所述反应腔室内的压力至50-360torr。10.根据权利要求1-9任一项所述的半导体成膜方法，其特征在于，所述待成膜半导体在制品表面形成有沟槽，所述沟槽的深宽比大于或等于10：1，且所述沟槽的槽口尺寸小于或等于1.0微米。11.一种半导体器件的制造方法，其特征在于，包括权利要求1-10任一项所述的半导体成膜方法。

技术总结
本申请实施例涉及半导体技术领域，具体涉及一种半导体成膜方法和半导体器件的制造方法，该半导体成膜方法包括：向放置有待成膜半导体在制品的反应腔室中通入氧源以及由载气携带的硅源，使氧源与硅源反应，在待成膜半导体在制品表面形成氧化硅薄膜，其中反应温度为364-521℃、反应压力为150-520torr。该半导体成膜方法，解决了目前沟槽型半导体产品加工过程中化学气相沉积工艺的成膜质量较差的技术问题。问题。问题。


技术研发人员：龚丽 邱方林 崔楠 王巧巧 尹秀珍 宋传贵 陶国航
受保护的技术使用者：北京燕东微电子科技有限公司
技术研发日：2023.07.26
技术公布日：2023/9/23