阵列基板及制造方法、显示面板与流程

1.本公开涉及显示技术领域，具体而言，涉及一种阵列基板及制造方法、显示面板。


背景技术：

2.显示面板已经广泛的应用于手机、计算机和电视等电子设备中，且随着显示面板的快速发展，用户对显示面板的画面显示的要求也越来越高。相关技术中，对于显示面板包括晶体管，通常会调整晶体管的各项参数以保证晶体管的性能，进而保证显示面板的画面显示效果。比如调整晶体管的沟道区尺寸等。
3.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

4.本公开的目的在于提供一种阵列基板及制造方法、显示面板，能够提高晶体管的性能，提高显示面板的画面显示效果。
5.根据本公开的一个方面，提供一种阵列基板，包括：衬底基板和驱动层，所述驱动层形成有晶体管；
6.所述驱动层包括：半导体层，位于所述衬底基板的一侧，且包括所述晶体管的有源部，所述有源部包括非导体化区和导体化区，所述导体化区包括分别位于所述非导体化区两侧的第一导体区和第二导体区，在垂直于所述衬底基板的方向上，所述导体化区远离所述衬底基板表面的至少部分高于所述非导体化区远离所述衬底基板的表面；
7.栅极绝缘层，位于所述半导体层背离所述衬底基板的一侧，且至少覆盖所述非导体化区，且具有第一过孔和第二过孔；
8.栅金属层，位于所述栅极绝缘层背离所述衬底基板的一侧，且包括导电部、第一转接片和第二转接片，所述导电部的正投影至少覆盖所述非导体化区的正投影，所述第一转接片穿过所述第一过孔与所述第一导体区连接，所述第二转接片穿过所述第二过孔与所述第二导体区连接；
9.层间电介质层，位于所述栅金属层背离所述衬底基板的一侧，所述层间电介质层至少覆盖所述导电部、所述第一导体区和所述第二导体区，且具有第三过孔和第四过孔；
10.源漏金属层，位于所述层间电介质层背离所述衬底基板的一侧，且包括第一连接片和第二连接片，所述第一连接片穿过所述第三过孔与所述第一转接片连接，所述第二连接片穿过所述第四过孔与所述第二转接片连接。
11.根据本公开任一所述的阵列基板，所述第一导体区包括连续的第一子导体区和第二子导体区；
12.所述第二子导体区位于所述第一子导体区与所述非导体化区之间，所述第二子导体区远离所述衬底基板的表面与所述非导体化区远离所述衬底基板的表面平齐，且在垂直于所述衬底基板的方向上，所述第一子导体区远离所述衬底基板的表面高于所述非导体化
区远离所述衬底基板的表面。
13.根据本公开任一所述的阵列基板，所述栅极绝缘层覆盖所述有源部，所述栅极绝缘层包括第一导体化孔，所述第一导体化孔的正投影至少覆盖所述第二子导体区的正投影。
14.根据本公开任一所述的阵列基板，所述第二导体区包括连续的第三子导体区和第四子导体区；
15.所述第三子导体区位于所述第四子导体区与所述非导体化区之间，所述第三子导体区远离所述衬底基板的表面与所述非导体化区远离所述衬底基板的表面平齐，且在垂直于所述衬底基板的方向上，所述第四子导体区远离所述衬底基板的表面高于所述非导体化区远离所述衬底基板的表面。
16.根据本公开任一所述的阵列基板，所述栅极绝缘层覆盖所述有源部，所述栅极绝缘层还包括第二导体化孔，所述第二导体化孔的正投影至少覆盖所述第三子导体区的正投影。
17.根据本公开任一所述的阵列基板，在垂直于所述衬底基板的方向上，所述第一导体区远离所述衬底基板的表面、所述第二导体区远离所述衬底基板的表面均高于所述非导体化区远离所述衬底基板的表面。
18.根据本公开任一所述的阵列基板，所述栅极绝缘层覆盖所述有源部，且所述导电部的正投影的边缘伸出所述非导体化区的正投影的边缘。
19.根据本公开的一个方面，提供一种阵列基板的制造方法，所述方法包括：
20.提供一衬底基板；
21.在所述衬底基板的一侧制作半导体层，所述半导体层包括晶体管的有源部，所述有源部包括非导体化区和导体化区，所述导体化区包括位于所述非导体化区两侧的第一导体区和第二导体区，在垂直于所述衬底基板的方向上，所述导体化区远离所述衬底基板表面的至少部分高于所述非导体化区远离所述衬底基板的表面；
22.在所述半导体层背离所述衬底基板的一侧制作栅极绝缘层，所述栅极绝缘层至少覆盖所述非导体化区，且具有第一过孔和第二过孔；
23.在所述栅极绝缘层背离所述衬底基板的一侧制作栅金属层，所述栅金属层包括导电部、第一转接片和第二转接片，所述导电部的正投影至少覆盖所述非导体化区的正投影，所述第一转接片穿过所述第一过孔与所述第一导体区连接，所述第二转接片穿过所述第二过孔与所述第二导体区连接；
24.在所述栅金属层背离所述衬底基板的一侧制作层间电介质层，所述层间电介质层至少覆盖所述导电部、所述第一导体区和所述第二导体区，且所述层间电介质层具有第三过孔和第四过孔；
25.在所述层间电介质层背离所述衬底基板的一侧制作源漏金属层，所述源漏金属层包括第一连接片和第二连接片，所述第一连接片穿过所述第三过孔与所述第一转接片连接，所述第二连接片穿过所述第四过孔与所述第二转接片连接。
26.根据本公开任一所述的方法，在所述衬底基板的一侧制作半导体层，包括：
27.在所述衬底基板的一侧制作所述半导体层，并对所述半导体层包括的有源部的表面进行导体化，得到位于所述有源部表面的导体化结构；
28.对所述导体化结构进行局部刻蚀，得到非导体化区和位于所述非导体化区两侧的第一导体区和第二导体区，在垂直于所述衬底基板的方向上，所述第一导体区远离所述衬底基板的表面、所述第二导体区远离所述衬底基板的表面均高于所述非导体化区远离所述衬底基板的表面；
29.在所述半导体层背离所述衬底基板的一侧制作栅极绝缘层，包括：在所述半导体层背离所述衬底基板的一侧制作所述栅极绝缘层，所述栅极绝缘层覆盖所述有源部，且具有第一过孔和第二过孔；
30.在所述栅极绝缘层背离所述衬底基板的一侧制作栅金属层，包括：在所述栅极绝缘层背离所述衬底基板的一侧制作所述栅金属层，所述导电部的正投影的边缘伸出所述非导体化区的正投影的边缘，且所述第一转接片穿过所述第一过孔与所述第一导体区连接，所述第二转接片穿过所述第一过孔与所述第一导体区连接。
31.根据本公开任一所述的方法，在所述衬底基板的一侧制作半导体层，包括：
32.在所述衬底基板的一侧制作所述半导体层，并对所述半导体层包括的有源部的表面进行导体化，得到位于所述有源部表面的导体化结构；
33.对所述导体化结构进行局部刻蚀，得到刻蚀区和位于所述刻蚀区两侧的第一子导体区和第四子导体区，在垂直于所述衬底基板的方向上，第一子导体区远离所述衬底基板的表面、第四子导体区远离所述衬底基板的表面均高于所述刻蚀区远离所述衬底基板的表面；
34.在所述半导体层背离所述衬底基板的一侧制作栅极绝缘层，包括：在所述半导体层背离所述衬底基板的一侧制作所述栅极绝缘层，所述栅极绝缘层覆盖所述有源部，且具有第一过孔和第二过孔；
35.在所述栅极绝缘层背离所述衬底基板的一侧制作栅金属层，包括：
36.在所述栅极绝缘层背离所述衬底基板的一侧制作所述栅金属层，所述栅金属层填充所述第一过孔、所述第二过孔；
37.对所述栅金属层和所述栅极绝缘层进行刻蚀，得到位于所述栅金属层的导电部、第一转接片和第二转接片，以及位于所述栅极绝缘层的第一导体化孔和第二导体化孔；
38.其中，所述导电部的正投影与所述非导体化区的正投影重合，所述第一转接片穿过所述第一过孔与所述第一子导体区连接，所述第二转接片穿过所述第二过孔与所述第四子导体区连接，所述第一导体化孔的正投影至少覆盖所述非导体化区与所述第一子导体区之间区域的正投影，所述第二导体化孔至少覆盖所述非导体化区与所述第四子导体区之间区域的正投影；
39.在所述栅金属层背离所述衬底基板的一侧制作层间电介质层之前，还包括：对所述非导体化区分别与所述第一子导体区、所述第四子导体区之间的区域进行导体化，得到分别位于所述非导体化区与所述第一子导体区之间的第二子导体区，以及位于所述非导体化区与所述第四子导体区之间的第三子导体区，在垂直于所述衬底基板的方向上，所述第二子导体区远离所述衬底基板的表面、所述第三子导体区远离所述衬底基板的表面与所述非导体化区远离所述衬底基板的表面平齐。
40.根据本公开的一个方面，提供一种显示面板，包括上述一方面所述的阵列基板。
41.本公开实施方式至少包括以下技术效果：
42.本公开实施方式中，由于第一导体区、第二导体区均与非导体化区连续，器且导电部的正投影覆盖非导体化区，从而在晶体管工作时，能够保证第一转接片在有源部上的正投影与导电部在有源部上的正投影之间的区域，以及第二转接片在有源部上的正投影与导电部在有源部上的正投影之间的区域均为导体话结构，从而避免第一转接片与导电部之间，以及避免第二转接片与导电部之间出现大电阻的情况，保证晶体管工作时的性能，提高包括有该阵列基板的显示面板的画面显示效果。
43.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
44.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
45.图1为本公开实施方式提供的一种阵列基板的剖面结构示意图。
46.图2为图1所示的阵列基板在对半导体层的有源部进行导体化后的剖面结构示意图。
47.图3为图1所示的阵列基板在对导体化的有源部进行刻蚀后的剖面结构示意图。
48.图4为图1所示的阵列基板在制作栅金属层并刻蚀后的剖面结构示意图。
49.图5为本公开实施方式提供的又一种阵列基板的剖面结构示意图。
50.图6为图5所示的阵列基板在对半导体层的有源部进行刻蚀后的剖面结构示意图。
51.图7为图5所示的阵列基板在制作栅金属层的剖面结构示意图。
52.图8为图5所示的阵列基板在制作栅金属层并刻蚀后的剖面结构示意图。
53.图9为图5所示的阵列基板在对半导体层的有源部进行二次导体化后的剖面结构示意图。
54.图10为本公开实施方式提供的一种阵列基板的制造方法的流程示意图。
55.图11为本公开实施方式提供的另一种阵列基板的制造方法的流程示意图。
56.图12为本公开实施方式提供的又一种阵列基板的制造方法的流程示意图。
57.附图标记：
58.100、阵列基板；
59.10、衬底基板；20、驱动层；
60.21、缓冲层；22、半导体层；23、栅极绝缘层；24、栅金属层；25、层间电介质层；26、源漏金属层；27、平坦层；
61.221、有源部；222、非导体化区；223、第一导体区；224、第二导体区；225、导体化结构；
62.2231、第一子导体区；2232、第二子导体区；2241、第三子导体区；2242、第四子导体区；
63.231、第一过孔；232、第二过孔；233、第一导体化孔；234、第二导体化孔；
64.241、导电部；242、第一转接片；243、第二转接片；
65.251、第三过孔；252、第四过孔；
66.261、第一连接片；262、第二连接片。
具体实施方式
67.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
68.虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
69.用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
70.本公开中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区，并且电流可以流过漏极、沟道区以及源极。沟道区是指电流主要流过的区域。在使用类型相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本公开中，“源极”和“漏极”可以互相调换。从结构上，晶体管可以具有第一极、第二极和控制极，其中，晶体管的栅极可以作为晶体管的控制极；晶体管的源极和漏极中的一个可以作为晶体管的第一极，另一个可以作为晶体管的第二极。
71.在本公开中，晶体管的“导通”状态，指的是晶体管的源极和漏极之间处于电性连接的状态。晶体管的“截止”状态，指的是晶体管的源极和漏极之间处于电性断路的状态；可以理解的是，当晶体管截止时，其依然可以存在漏电流。
72.本公开实施方式提供了一种显示面板。该显示面板包括阵列基板100和发光层，阵列基板100形成有多个像素电路，发光层位于阵列基板100的一侧，且具有多个发光单元，一像素电路与对应的至少一个发光单元连接(例如一像素电路与对应的一个发光单元连接)。如此，可通过像素电路驱动对应的发光单元发光，实现画面的显示。
73.其中，像素电路可以是1t1c、2t1c、7t1c等电路，只要能驱动对应的至少一个发光单元发光即可，本公开实施方式对此不做特殊限定。ntmc表示一个像素电路包括n个晶体管(用字母“t”表示)和m个电容cst(用字母“c”表示)。
74.如图1所示，阵列基板100包括透明的衬底基板10和位于衬底基板10一侧的驱动层20，驱动层20形成有阵列基板100包括的多个像素电路，且多个像素电路在驱动层20上可呈阵列分布。
75.衬底基板10可以是例如玻璃基板、石英基板、塑胶基板或其他透明的硬质或者可挠式基板，其可以是单层或多层结构。以多层结构为例，衬底基板10包括由下至上依次层叠设置的第一pi(聚酰亚胺)层、第一保护层、第二pi(聚酰亚胺)层、第二保护层，两个保护层用于保护pi层，防止后续工艺对pi层的破坏。第二保护层上还覆盖有缓冲层21，可以阻挡水氧和阻隔碱性离子。
76.如图1所示，驱动层20包括在背离衬底基板10的方向依次分布的缓冲层21、晶体管层、层间电介质层25、源漏金属层26和平坦层27。晶体管层包括层叠于缓冲层21和层间电介质层25之间的半导体层22、栅极绝缘层23、栅金属层24，而半导体层22、栅金属层24的位置关系可根据晶体管的类型确定。
77.其中，缓冲层21的材料可以为氧化硅、氮化硅等无机绝缘材料，缓冲层21可以为一层无机材料层，也可以为多层层叠的无机材料层。半导体层22可以用于形成各晶体管的有源部221，各有源部221包括沟道区和位于沟道区两侧的两个连接部(即晶体管的源极和漏极)。其中，沟道区可以保持半导体特性，两个连接部对应的半导体材料被局部或者全部导体化。栅金属层24可以用于形成扫描线(扫描线在与有源部221的沟道区交叠的区域形成晶体管的控制极)等走线，还可以用于形成电容的一个极板。源漏金属层26可以用于形成电源线、数据线、感测线、连接片等走线，还可以用于形成用于形成电容的另一个极板。
78.在一些实施方式中，晶体管层可以包括一层半导体层22，也可以包括两层半导体层22。示例性地，驱动层20包括一层半导体层22，且为氧化物半导体层22。晶体管层可以包括一层栅金属层24，也可以两层或者三层栅金属层24，具体可根据半导体层22的层数设置。可以理解的是，当栅金属层24或者半导体层22等具有多层结构时，晶体管层中的栅极绝缘层23可以进行适应性地增减。示例性地，驱动层20包括依次层叠设置于缓冲层21上的氧化物半导体层22、栅极绝缘层23、栅金属层24。
79.在一些实施方式中，驱动层20可以包括一层源漏金属层26，也可以包括两层或者三层源漏金属层26。示例性地，驱动层20包括两层源漏金属层26。而对于多层源漏金属层26的情况，相邻两层源漏金属层26之间设置有钝化层和/或层间电介质层25，以通过层间电介质层25实现相邻两层源漏金属层26的绝缘。
80.在一些实施方式中，发光单元可以为有机电致发光二极管、微发光二极管、量子点-有机电致发光二极管、量子点发光二极管或者其他类型的发光单元。
81.示例性地，在一些实施方式中，发光单元为有机电致发光二极管，则该显示面板为oled显示面板。如下，以发光单元为有机电致发光二极管为例，对发光单元的一种可行结构进行示例性的介绍。
82.其中，发光单元包括在背离阵列基板100的方向上依次层叠的阳极块、发光功能层和阴极块，发光功能层可以包括有机电致发光材料层，还可以包括空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一种或者多种。
83.另外，发光层还包括设于驱动层20背离衬底基板10一侧的像素定义层，像素定义层设有与多个发光单元一一对应的像素开口，每个发光单元位于对应的像素开口内，且阳极块包括在对应的像素开口处裸露的裸露区和被像素定义层覆盖的区域，阳极块的裸露区形成相应发光单元的发光区。
84.在一些实施方式中，显示面板还可以包括薄膜封装层。薄膜封装层设于发光层背
离阵列衬底基板10的一侧，薄膜封装层可以包括交替层叠设置的无机封装层和有机封装层。
85.其中，无机封装层可以有效的阻隔外界的水分和氧气，避免水氧入侵有机发光功能层而导致材料降解；有机封装层位于相邻的两层无机封装层之间，以便实现平坦化和减弱无机封装层之间的应力。
86.其中，显示面板具有显示区和位于显示区外围的外围区，无机封装层的边缘可以位于外围区，有机封装层的边缘可以位于显示区的边缘和无机封装层的边缘之间。示例性地，薄膜封装层包括依次层叠于发光层背离阵列衬底基板10一侧的第一无机封装层、有机封装层和第二无机封装层。
87.在一些实施方式中，显示面板还可以包括触控功能层，触控功能层设于薄膜封装层背离阵列衬底基板10的一侧，用于实现显示面板的触控操作。
88.本公开实施方式中，对于上述所述的驱动层20包括的各膜层结构，如图1所示，半导体层22包括晶体管的有源部221，有源部221包括非导体化区222和导体化区，导体化区包括分别位于非导体化区222两侧的第一导体区223和第二导体区224，且在垂直于衬底基板10的方向上，导体化区远离衬底基板10表面的至少部分高于非导体化区222远离衬底基板10的表面；栅极绝缘层23至少覆盖非导体化区222，且具有第一过孔231和第二过孔232；栅金属层24包括导电部241、第一转接片242和第二转接片243，导电部241的正投影至少覆盖非导体化区222的正投影，第一转接片242穿过第一过孔231与第一导体区223连接，第二转接片243穿过第二过孔232与第二导体区224连接；层间电介质层25至少覆盖导电部241、第一导体区223和第二导体区224，且具有第三过孔251和第四过孔252；源漏金属层26包括第一连接片261和第二连接片262，第一连接片261穿过第三过孔251与第一转接片242连接，第二连接片262穿过第四过孔252与第二转接片243连接。
89.本公开实施方式中，由于第一导体区223、第二导体区224均与非导体化区222连续，且导电部241的正投影能够覆盖非导体化区222，从而在晶体管工作时，能够保证第一转接片242在有源部221上的正投影与导电部241在有源部221上的正投影之间的区域，以及第二转接片243在有源部221上的正投影与导电部241在有源部221上的正投影之间的区域均为导体化结构，从而避免第一转接片242与导电部241之间，以及避免第二转接片243与导电部241之间出现大电阻的情况，保证晶体管工作时的性能，提高包括有该阵列基板100的显示面板的画面显示效果。
90.其中，栅极绝缘层23上的第一过孔231裸露第一导体区223的部分区域，第二过孔232裸露第二导体区224的部分区域，以便于栅金属层24上的第一转接片242穿过第一过孔231可直接与第一导体区223连接，第二转接片243穿过第二过孔232可直接与第二导体区224连接；导电部241上与非导体化区222交叠的区域形成晶体管的控制极，且由于导电部241的正投影至少覆盖非导体化区222的正投影，因此有源部221上的非导体化区222可作为晶体管的沟道区。
91.其中，栅金属层24包括的导电部241的正投影位于栅极绝缘层23的正投影内，如此避免导电部241与第一导体区223、第二导体区224的直接接触。另外，本公开涉及的正投影均是指沿衬底基板10的厚度方向在衬底基板10上的投影，示例地，上述所述的非导体化区222的正投影是指非导体化区222沿垂直于衬底基板10的方向在衬底基板10上投影。
92.本公开实施方式中，有源部221上的第一导体区223和第二导体区224可通过在半导体层22包括的有源部221的表面进行导体化后得到。具体可以是在完成半导体层22的制作后对半导体层22包括的有源部221进行导体化后得到，也可以是在完成半导体层22的制作后对有源部221进行第一次导体化，且在完成栅金属层24的制作后，对有源部221裸露在栅金属层24的导电部241以外的且未进行导体化的区域进行第二次导体化后得到。
93.在一些实施方式中，如图1所示，在垂直于衬底基板10的方向上，第一导体区223远离衬底基板10的表面、第二导体区224远离衬底基板10的表面均高于非导体化区222远离衬底基板10的表面。
94.其中，可在完成半导体的制作后，如图2所示，对半导体层22包括的有源部221远离衬底基板10的表面进行导体化，得到位于有源部221整个表面的导体化结构225；如图3所示，再对导体化结构225进行局部刻蚀，得到非导体化区222(即导体化结构225上刻蚀区对应的区域)和位于非导体化区222两侧的第一导体区223和第二导体区224(即导体化结构225上未被刻蚀的区域)，从而保证在垂直于衬底基板10的方向上，第一导体区223远离衬底基板10的表面、第二导体区224远离衬底基板10的表面均高于非导体化区222远离衬底基板10的表面。如此，仅通过一次导体化操作即可避免第一连接片261与导电部241之间，以及避免第二连接片262与导电部241之间出现大电阻的情况，从而便于简化晶体管的制作工艺，提高制作效率。
95.对于第一导体区223远离衬底基板10的表面、第二导体区224远离衬底基板10的表面均高于非导体化区222远离衬底基板10的表面的情况，在半导体层22背离衬底基板10的一侧制作栅极绝缘层23和栅金属层24时，如图4所示，栅极绝缘层23覆盖半导体层22的有源部221，且具有第一过孔231和第二过孔232，栅金属层24的导电部241至少覆盖有源部221上的非导体化区222，且第一转接片242穿过第一过孔231与第一导体区223连接，第二转接片243穿过第二过孔232与第二导体区224连接。
96.如此，使得栅金属层24的第一转接片242在有源部221上的正投影与导电部241在有源部221上的正投影之间的区域，以及第二转接片243在有源部221上的正投影与导电部241在有源部221上的正投影之间的区域均为导体化结构，从而避免第一转接片242、第二转接片243分别与导电部241之间出现高电阻的现象。
97.示例地，如图4所示，导电部241的正投影的边缘伸出非导体化区222的正投影的边缘。如此，第一转接片242在有源部221上的正投影与导电部241在有源部221上的正投影之间的区域，以及第二转接片243在有源部221上的正投影与导电部241在有源部221上的正投影之间的区域均为导体化结构。
98.其中，导电部241的正投影的边缘伸出非导体化区222的正投影的边缘，是指在有源部221的长度方向(即第一导体区223、非导体化区222、第二导体区224的排布方向)上导电部241的正投影的边缘伸出非导体化区222的正投影的边缘，此时导电部241的正投影与第一导体区223的正投影、第二导体区224的正投影均存在重叠区域。
99.在另一些实施方式中，对于导体化区包括的第一导体区223和第二导体区224，在垂直于衬底基板10的方向上，可以是第一导体区223、第二导体区224中的一者包括部分表面与非导体化区222的表面平齐的第一导体化部分，以及部分表面高于非导体化区222表面的第二导体化部分，另一者远离衬底基板10的整个表面高于非导体化区222远离衬底基板
10的表面；也可以是第一导体区223、第二导体区224均包括部分表面与非导体化区222远离衬底基板10的表面平齐的第一导体化部分，以及部分表面高于非导体化区222远离衬底基板10的表面的第二导体化部分。
100.上述对于第一导体区223和/或第二导体区224包括第一导体化部分和第二导体化部分的情况，可适当调小非导体化区222在有源部221的长度方向上的尺寸，进而调小栅金属层24的导体部在有源部221的延伸方向上的尺寸，以减小晶体管的尺寸，从而提高阵列基板100上晶体管的排布密度，以提高像素密度。
101.具体地，对于第一导体区223包括两个导体化部分的情况，如图5所示，第一导体区223包括连续的第一子导体区2231和第二子导体区2232，第二子导体区2232位于第一子导体区2231与非导体化区222之间，第二子导体区2232的表面与非导体化区222的表面平齐，且在垂直于衬底基板10的方向上，第一子导体区2231远离衬底基板10的表面高于非导体化区222远离衬底基板10的表面。第一子导体区2231与第二子导体区2232的连续是指在有源部221的长度方向上的连续。如此，可避免第一转接片242与导电部241之间出现高电阻的情况。
102.其中，在完成半导体层22的制作后，如图2所示，可先对半导体层22包括的有源部221远离衬底基板10的表面进行导体化，得到位于有源部221整个表面的导体化结构225；如图6所示，再对导体化结构225进行局部刻蚀，得到刻蚀区和位于刻蚀区一侧的第一子导体区2231(此时第一子导体区2231远离衬底基板10的表面高于刻蚀区的表面)。之后，在半导体层22背离衬底基板10的一侧制作栅极绝缘层23和栅金属层24时，如图7所示，先制作覆盖有源部221且具有第一过孔231和第二过孔232的栅极绝缘层23，再制作覆盖栅极绝缘层23，且填充第一过孔231和第二过孔232的栅金属层24，之后如图8所示，对栅金属层24和栅极绝缘层23进行刻蚀，以得到位于栅金属层24的导电部241、第一转接片242和第二转接片243，以及位于栅极绝缘层23的第一导体化孔233。
103.其中，第一转接片242穿过第一过孔231与第一子导体区2231连接，第二转接片243穿过第二过孔232与第四子导体区2242连接，导电部241仅覆盖刻蚀区的部分区域(该部分区域为非导体化区222，且该部分区域与第一子导体区2231之间存在未被导体化的区域)，第一导体化孔233裸露刻蚀区内未被导电部241覆盖且未被导体化的区域。此时，如图9所示，可通过第一导体化孔233对刻蚀区内未被导电部241覆盖且未被导体化的区域进行二次导体化，得到与第一子导体区2231、非导体化区222均连续的第二子导体区2232，也即是第一导体化孔233的正投影至少覆盖第二子导体区2232的正投影。比如，第一导体化孔233仅裸露第二子导体区2232所在的区域，也即是第一导体化孔233的正投影与第二子导体区2232的正投影重合；或者如图7或图8所示，第一导体化孔233裸露第二子导体区2232所在的区域，以及第一子导体区2231的部分区域，也即是第一导体化孔233的正投影覆盖第二子导体区2232的正投影，且与第一子导体区2231的正投影存在交叠区域。
104.对于第二导体区224包括两个导体化部分的情况，如图5所示，第二导体区224包括连续的第三子导体区2241和第四子导体区2242，第三子导体区2241位于第四子导体区2242与非导体化区222之间，第三子导体区2241远离衬底基板10的表面与非导体化区222远离衬底基板10的表面平齐，且在垂直于衬底基板10的方向上，第四子导体区2242远离衬底基板10的表面高于非导体化区222远离衬底基板10的表面。第三子导体区2241与第四子导体区
2242的连续是指在有源部221的长度方向上的连续。如此，可避免第二连接件与导体部之间出现高电阻的情况。
105.其中，在完成半导体层22的制作后，如图2所示，可先对半导体层22包括的有源部221远离衬底基板10的表面进行导体化，得到位于有源部221整个表面的导体化结构225；如图6所示，再对导体化结构225进行局部刻蚀，得到刻蚀区和位于刻蚀区一侧的第四子导体区2242(此时第四子导体区2242远离衬底基板10的表面高于刻蚀区的表面)。之后，在半导体层22背离衬底基板10的一侧制作栅极绝缘层23和栅金属层24时，如图7所示，先制作覆盖有源部221且具有第一过孔231和第二过孔232的栅极绝缘层23，再制作覆盖栅极绝缘层23，且填充第一过孔231和第二过孔232的栅金属层24，之后如图8所示，对栅金属层24和栅极绝缘层23进行刻蚀，以得到位于栅金属层24的导电部241、第一转接片242和第二转接片243，以及位于栅极绝缘层23的第二导体化孔234。
106.其中，第一转接片242穿过第一过孔231与第一子导体区2231连接，第二转接片243穿过第二过孔232与第四子导体区2242连接，导电部241仅覆盖刻蚀区的部分区域(该部分区域为非导体化区222，且该部分区域与第四子导体区2242之间存在未被导体化的区域)，第二导体化孔234裸露刻蚀区内未被导电部241覆盖且未被导体化的区域。此时，如图9所示，可通过第二导体化孔234对刻蚀区内未被导电部241覆盖且未被导体化的区域进行二次导体化，得到与第四子导体区2242、非导体化区222均连续的第三子导体区2241，也即是第二导体化孔234的正投影至少覆盖第三子导体区2241的正投影。比如，第二导体化孔234仅裸露第三子导体区2241所在的区域，也即是第二导体化孔234的正投影与第三子导体区2241的正投影重合；或者如图7或图8所示，第二导体化孔234裸露第三子导体区2241所在的区域，以及第四子导体区2242的部分区域，也即是第二导体化孔234的正投影覆盖第三子导体区2241的正投影，且与第四子导体区2242的正投影存在交叠区域。
107.本公开实施方式还提供了一种阵列基板的制造方法，该方法用于制造上述实施方式所述的阵列基板，而阵列基板的具体结构可参考上述实施方式所述。如图10所示，该方法包括如下步骤s110-步骤s160。
108.步骤s110、提供一衬底基板。
109.步骤s120、在衬底基板的一侧制作半导体层，半导体层包括晶体管的有源部，有源部包括非导体化区和导体化区，导体化区包括位于非导体化区两侧的第一导体区和第二导体区，在垂直于衬底基板的方向上，导体化区远离衬底基板表面的至少部分高于非导体化区远离衬底基板的表面。
110.步骤s130、在半导体层背离衬底基板的一侧制作栅极绝缘层，栅极绝缘层至少覆盖非导体化区，且具有第一过孔和第二过孔。
111.步骤s140、在栅极绝缘层背离衬底基板的一侧制作栅金属层，栅金属层包括导电部、第一转接片和第二转接片，导电部的正投影至少覆盖非导体化区的正投影，第一转接片穿过第一过孔与第一导体区连接，第二转接片穿过第二过孔与第二导体区连接。
112.步骤s150、在栅金属层背离衬底基板的一侧制作层间电介质层，层间电介质层至少覆盖导电部、第一导体区和第二导体区，且层间电介质层具有第三过孔和第四过孔。
113.步骤s160、在层间电介质层背离衬底基板的一侧制作源漏金属层，源漏金属层包括第一连接片和第二连接片，第一连接片穿过第三过孔与第一转接片连接，第二连接片穿
过第四过孔与第二转接片连接。
114.本公开实施方式中，通过上述方法制造的阵列基板，能够保证晶体管在工作时，第一转接片在有源部上的正投影与导电部在有源部上的正投影之间的区域，以及第二转接片在有源部上的正投影与导电部在有源部上的正投影之间的区域均为导体区，从而避免第一转接片与导电部之间，以及避免第二转接片与导电部之间出现大电阻的情况，进而保证晶体管工作时的性能，提高包括有该阵列基板的显示面板的画面显示效果。
115.在一些实施方式中，如图11所示，上述步骤s120包括如下步骤s121-步骤s122，相应地，上述步骤s130包括如下步骤s131，上述步骤s140包括如下步骤s141。
116.步骤s121、在衬底基板的一侧制作半导体层，并对半导体层包括的有源部的表面进行导体化，得到位于有源部表面的导体化结构。
117.步骤s122、对导体化结构进行局部刻蚀，得到非导体化区和位于非导体化区两侧的第一导体区和第二导体区，在垂直于衬底基板的方向上，第一导体区远离衬底基板的表面、第二导体区远离衬底基板的表面均高于非导体化区远离衬底基板的表面。
118.步骤s131、在半导体层背离衬底基板的一侧制作栅极绝缘层，栅极绝缘层覆盖有源部，且具有第一过孔和第二过孔。
119.步骤s141、在栅极绝缘层背离衬底基板的一侧制作栅金属层，导电部的正投影的边缘伸出非导体化区的正投影的边缘，且第一转接片穿过第一过孔与第一导体区连接，第二转接片穿过第一过孔与第一导体区连接。
120.本公开实施方式中，仅通过一次导体化操作即可避免第一转接片与导电部之间，以及避免第二转接片与导电部之间出现大电阻的情况，从而便于简化晶体管的制作工艺，提高制作效率。
121.在另一些实施方式中，如图12所示，上述步骤s120包括如下步骤s122-步骤s123，相应地，上述步骤s130包括如下步骤s132，上述步骤s140包括如下步骤s142-步骤s143，且在上述步骤s150之前还包括入如下步骤s151。
122.步骤s123、在衬底基板的一侧制作半导体层，并对半导体层包括的有源部的表面进行导体化，得到位于有源部表面的导体化结构。
123.步骤s124、对导体化结构进行局部刻蚀，得到刻蚀区和位于刻蚀区两侧的第一子导体区和第四子导体区，在垂直于衬底基板的方向上，第一子导体区远离衬底基板的表面、第四子导体区远离衬底基板的表面均高于刻蚀区远离衬底基板的表面。
124.步骤s132、在半导体层背离衬底基板的一侧制作栅极绝缘层，栅极绝缘层覆盖有源部，且具有第一过孔和第二过孔。
125.步骤s142、在栅极绝缘层背离衬底基板的一侧制作栅金属层，栅金属层填充第一过孔、第二过孔。
126.步骤s143、对栅金属层和栅极绝缘层进行刻蚀，得到位于栅金属层的导电部、第一转接片和第二转接片，以及位于栅极绝缘层的第一导体化孔和第二导体化孔。
127.其中，导电部的正投影与非导体化区的正投影重合，第一转接片穿过第一过孔与第一子导体区连接，第二转接片穿过第二过孔与第四子导体区连接，第一导体化孔的正投影至少覆盖非导体化区与第一子导体区之间区域的正投影，第二导体化孔至少覆盖非导体化区与第四子导体区之间区域的正投影。
128.步骤s151、对非导体化区分别与第一子导体区、第四子导体区之间的区域进行导体化，得到分别位于非导体化区与第一子导体区之间的第二子导体区，以及位于非导体化区与第四子导体区之间的第三子导体区，在垂直于衬底基板的方向上，第二子导体区远离衬底基板的表面、第三子导体区远离衬底基板的表面与非导体化区远离衬底基板的表面平齐。
129.本公开实施方式中，对于第一导体区和/或第二导体区包括两个导体化部分的情况，可适当调小非导体化区在有源部的长度方向上的尺寸，进而调小栅金属层的导体部在有源部的延伸方向上的尺寸，以减小晶体管的尺寸，从而提高阵列基板上晶体管的排布密度，以提高像素密度。
130.需要说明的是，尽管在附图中以特定顺序描述了本公开中阵列基板的制造方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
131.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

技术特征：
1.一种阵列基板，其特征在于，包括：衬底基板和驱动层，所述驱动层形成有晶体管；所述驱动层包括：半导体层，位于所述衬底基板的一侧，且包括所述晶体管的有源部，所述有源部包括非导体化区和导体化区，所述导体化区包括分别位于所述非导体化区两侧的第一导体区和第二导体区，且在垂直于所述衬底基板的方向上，所述导体化区远离所述衬底基板表面的至少部分高于所述非导体化区远离所述衬底基板的表面；栅极绝缘层，位于所述半导体层背离所述衬底基板的一侧，且至少覆盖所述非导体化区，且具有第一过孔和第二过孔；栅金属层，位于所述栅极绝缘层背离所述衬底基板的一侧，且包括导电部、第一转接片和第二转接片，所述导电部的正投影至少覆盖所述非导体化区的正投影，所述第一转接片穿过所述第一过孔与所述第一导体区连接，所述第二转接片穿过所述第二过孔与所述第二导体区连接；层间电介质层，位于所述栅金属层背离所述衬底基板的一侧，所述层间电介质层至少覆盖所述导电部、所述第一导体区和所述第二导体区，且具有第三过孔和第四过孔；源漏金属层，位于所述层间电介质层背离所述衬底基板的一侧，且包括第一连接片和第二连接片，所述第一连接片穿过所述第三过孔与所述第一转接片连接，所述第二连接片穿过所述第四过孔与所述第二转接片连接。2.如权利要求1所述的阵列基板，其特征在于，所述第一导体区包括连续的第一子导体区和第二子导体区；所述第二子导体区位于所述第一子导体区与所述非导体化区之间，所述第二子导体区远离所述衬底基板的表面与所述非导体化区远离所述衬底基板的表面平齐，且在垂直于所述衬底基板的方向上，所述第一子导体区远离所述衬底基板的表面高于所述非导体化区远离所述衬底基板的表面。3.如权利要求2所述的阵列基板，其特征在于，所述栅极绝缘层覆盖所述有源部，所述栅极绝缘层包括第一导体化孔，所述第一导体化孔的正投影至少覆盖所述第二子导体区的正投影。4.如权利要求2或3所述的阵列基板，其特征在于，所述第二导体区包括连续的第三子导体区和第四子导体区；所述第三子导体区位于所述第四子导体区与所述非导体化区之间，所述第三子导体区远离所述衬底基板的表面与所述非导体化区远离所述衬底基板的表面平齐，且在垂直于所述衬底基板的方向上，所述第四子导体区远离所述衬底基板的表面高于所述非导体化区远离所述衬底基板的表面。5.如权利要求4所述的阵列基板，其特征在于，所述栅极绝缘层覆盖所述有源部，所述栅极绝缘层还包括第二导体化孔，所述第二导体化孔的正投影至少覆盖所述第三子导体区的正投影。6.如权利要求1所述的阵列基板，其特征在于，在垂直于所述衬底基板的方向上，所述第一导体区远离所述衬底基板的表面、所述第二导体区远离所述衬底基板的表面均高于所述非导体化区远离所述衬底基板的表面。7.如权利要求6所述的阵列基板，其特征在于，所述栅极绝缘层覆盖所述有源部，且所述导电部的正投影的边缘伸出所述非导体化区的正投影的边缘。
8.一种阵列基板的制造方法，其特征在于，所述方法包括：提供一衬底基板；在所述衬底基板的一侧制作半导体层，所述半导体层包括晶体管的有源部，所述有源部包括非导体化区和导体化区，所述导体化区包括位于所述非导体化区两侧的第一导体区和第二导体区，在垂直于所述衬底基板的方向上，所述导体化区远离所述衬底基板表面的至少部分高于所述非导体化区远离所述衬底基板的表面；在所述半导体层背离所述衬底基板的一侧制作栅极绝缘层，所述栅极绝缘层至少覆盖所述非导体化区，且具有第一过孔和第二过孔；在所述栅极绝缘层背离所述衬底基板的一侧制作栅金属层，所述栅金属层包括导电部、第一转接片和第二转接片，所述导电部的正投影至少覆盖所述非导体化区的正投影，所述第一转接片穿过所述第一过孔与所述第一导体区连接，所述第二转接片穿过所述第二过孔与所述第二导体区连接；在所述栅金属层背离所述衬底基板的一侧制作层间电介质层，所述层间电介质层至少覆盖所述导电部、所述第一导体区和所述第二导体区，且所述层间电介质层具有第三过孔和第四过孔；在所述层间电介质层背离所述衬底基板的一侧制作源漏金属层，所述源漏金属层包括第一连接片和第二连接片，所述第一连接片穿过所述第三过孔与所述第一转接片连接，所述第二连接片穿过所述第四过孔与所述第二转接片连接。9.如权利要求8所述的方法，其特征在于，在所述衬底基板的一侧制作半导体层，包括：在所述衬底基板的一侧制作所述半导体层，并对所述半导体层包括的有源部的表面进行导体化，得到位于所述有源部表面的导体化结构；对所述导体化结构进行局部刻蚀，得到非导体化区和位于所述非导体化区两侧的第一导体区和第二导体区，在垂直于所述衬底基板的方向上，所述第一导体区远离所述衬底基板的表面、所述第二导体区远离所述衬底基板的表面均高于所述非导体化区远离所述衬底基板的表面；在所述半导体层背离所述衬底基板的一侧制作栅极绝缘层，包括：在所述半导体层背离所述衬底基板的一侧制作所述栅极绝缘层，所述栅极绝缘层覆盖所述有源部，且具有第一过孔和第二过孔；在所述栅极绝缘层背离所述衬底基板的一侧制作栅金属层，包括：在所述栅极绝缘层背离所述衬底基板的一侧制作所述栅金属层，所述导电部的正投影的边缘伸出所述非导体化区的正投影的边缘，且所述第一转接片穿过所述第一过孔与所述第一导体区连接，所述第二转接片穿过所述第一过孔与所述第一导体区连接。10.如权利要求8所述的方法，其特征在于，在所述衬底基板的一侧制作半导体层，包括：在所述衬底基板的一侧制作所述半导体层，并对所述半导体层包括的有源部的表面进行导体化，得到位于所述有源部表面的导体化结构；对所述导体化结构进行局部刻蚀，得到刻蚀区和位于所述刻蚀区两侧的第一子导体区和第四子导体区，在垂直于所述衬底基板的方向上，第一子导体区远离所述衬底基板的表
面、第四子导体区远离所述衬底基板的表面均高于所述刻蚀区远离所述衬底基板的表面；在所述半导体层背离所述衬底基板的一侧制作栅极绝缘层，包括：在所述半导体层背离所述衬底基板的一侧制作所述栅极绝缘层，所述栅极绝缘层覆盖所述有源部，且具有第一过孔和第二过孔；在所述栅极绝缘层背离所述衬底基板的一侧制作栅金属层，包括：在所述栅极绝缘层背离所述衬底基板的一侧制作所述栅金属层，所述栅金属层填充所述第一过孔、所述第二过孔；对所述栅金属层和所述栅极绝缘层进行刻蚀，得到位于所述栅金属层的导电部、第一转接片和第二转接片，以及位于所述栅极绝缘层的第一导体化孔和第二导体化孔；其中，所述导电部的正投影与所述非导体化区的正投影重合，所述第一转接片穿过所述第一过孔与所述第一子导体区连接，所述第二转接片穿过所述第二过孔与所述第四子导体区连接，所述第一导体化孔的正投影至少覆盖所述非导体化区与所述第一子导体区之间区域的正投影，所述第二导体化孔至少覆盖所述非导体化区与所述第四子导体区之间区域的正投影；在所述栅金属层背离所述衬底基板的一侧制作层间电介质层之前，还包括：对所述非导体化区分别与所述第一子导体区、所述第四子导体区之间的区域进行导体化，得到分别位于所述非导体化区与所述第一子导体区之间的第二子导体区，以及位于所述非导体化区与所述第四子导体区之间的第三子导体区，在垂直于所述衬底基板的方向上，所述第二子导体区远离所述衬底基板的表面、所述第三子导体区远离所述衬底基板的表面与所述非导体化区远离所述衬底基板的表面平齐。11.一种显示面板，其特征在于，包括权利要求1-7任一所述的阵列基板。

技术总结
本公开提供了一种阵列基板及制造方法、显示面板，涉及显示技术领域。该阵列基板包括驱动层，驱动层中：半导体层包括晶体管的有源部，有源部包括非导体化区，以及位于非导体化区两侧的第一导体区和第二导体区；栅金属层包括导电部，导电部的正投影至少覆盖非导体化区的正投影。本公开实施方式中，导电部的正投影覆盖非导体化区的正投影，从而在晶体管工作时，能够保证第一转接片在有源部上的正投影与导电部在有源部上的正投影之间的区域，以及第二转接片在有源部上的正投影与导电部在有源部上的正投影之间的区域均为导体化结构，以避免第一转接片与导电部之间，以及避免第二转接片与导电部之间出现大电阻的情况，保证晶体管工作时的性能。时的性能。时的性能。


技术研发人员：顾鹏飞 卢昱行 周丹丹 刘凤娟
受保护的技术使用者：北京京东方技术开发有限公司
技术研发日：2023.07.28
技术公布日：2023/9/23