具有减小的阈值电压的单晶体管(1T)一次可编程(OTP)反熔丝位单元的制作方法

具有减小的阈值电压的单晶体管(1t)一次可编程(otp)反熔丝位单元
1.优先权
2.本技术要求2021年12月07日提交的、题目为“one-transistor(1t)one-time programmable(otp)anti-fuse bitcell with reduced threshold voltage”(代理人案卷号：synp 3718-2)的美国非临时申请号17/544583的优先权，该申请根据35 u.s.c.
§
119(e)要求2020年12月15日提交的、题目为“one time programmable anti-fuse bitcell with narrow width to reduce voltage threshold”(代理人案卷号：synp 3718-2)的美国临时申请号63/125907的优先权。临时申请和非临时申请的全部内容通过引用以其整体并入于此。
技术领域
3.本公开总体涉及一种电子电路设备。具体地，本公开涉及一种具有减小的电压阈值(vt)的单晶体管(1t)一次可编程(otp)反熔丝位单元。


背景技术：

4.一次可编程(otp)位单元可以被实现为使用单个晶体管。这些otp位单元被称为单晶体管(1t)otp位单元。此外，1t otp位单元可以是熔丝类型或反熔丝类型。熔丝类型1t otp位单元(即，1totp熔丝位单元)以低电阻读取/写入(导电)路径开始，并且被设计成当电流超过限制时，永久性地破坏该低电阻读取/写入(导电)路径。结果，低电阻读取/写入路径被破坏，留下开路电路。反熔丝类型1t otp位单元(即，1t otp反熔丝位单元)以高电阻读取/写入路径开始，当电流超过限制时，该高电阻读取/写入路径转换为低电阻读取/写入路径。通过施加超过限制的电流来创建低电阻导电读取/写入路径，来对1t otp反熔丝位单元进行编程。
5.如上所述，1t otp位单元(熔丝或反熔丝)仅使用具有单个栅极的单个晶体管。单个栅极支持两种栅极氧化物厚度，包括厚输入/输出(io)栅极氧化物部分和薄核心栅极氧化物部分。薄核心栅极氧化物部分用于通过施加所需电流来对1t otp位单元进行编程。


技术实现要素：

6.在一个实施例中，本公开提供了一种单晶体管(1t)一次可编程(otp)反熔丝位单元。1t opt反熔丝位单元可以包括：栅极；包括至少两个子区域的扩散区域，至少两个子区域在一个或多个位置处彼此隔离；以及位于栅极和扩散区域之间的栅极氧化物区域，栅极氧化物区域包括第一栅极氧化物区域和第二栅极氧化物区域，其中第一栅极氧化物区域具有与第二栅极氧化物区域相比更薄的厚度。
7.在另一个实施例中，至少两个子区域中的每个子区域可以被短路到薄的栅极氧化物区域。
8.在另外的实施例中，1t otp反熔丝位单元可以通过施加足以在薄的栅极氧化物区
域中引起破裂的电压来被编程。
9.在一个实施例中，至少两个子区域中的每个子区域可以被短路以接触位线。
10.在另一个实施例中，至少两个子区域中的第一子区域的宽度可以比至少两个子区域中的第二子区域的宽度窄。
11.在另外的实施例中，扩散区域的至少两个子区域可以包括第三子区域，并且第三子区域的宽度可以足够窄，以影响1t otp反熔丝位单元在读取操作期间的阈值电压。
12.在一个实施例中，扩散区域的至少两个子区域可以包括第三子区域，并且第三子区域的宽度可以比第二子区域的宽度窄。
13.在另一个实施例中，第一子区域的宽度可以与第三子区域的宽度相同，并且第一子区域和第三子区域中的每个子区域的宽度可以小于第二子区域的宽度。
14.在另外的实施例中，可以通过施加足以在薄的栅极氧化物区域中引起破裂的电压，以使至少两个子区域中的每个子区域被短路到薄的栅极氧化物区域，来对1t otp反熔丝位单元进行编程。
15.在一个实施例中，至少两个子区域中的每个子区域可以被短路以接触位线。
16.在另一个实施例中，可以通过沿着扩散区域的部分长度在扩散区域中形成一个或多个槽，使得第一槽被定位在至少两个子区域的长度之间并且在至少两个子区域的长度之间延伸，来在扩散区域中形成至少两个子区域。
17.在另外的实施例中，至少两个子区域可以包括三个子区域，一个或多个槽可以包括第一槽和第二槽，并且第一槽和第二槽中的至少一个槽的宽度可以比三个子区域中的至少一个子区域的宽度宽。
18.在一个实施例中，至少两个子区域可以包括三个子区域，一个或多个槽可以包括第一槽和第二槽，并且第一槽和第二槽中的至少一个槽的长度可以与三个子区域中的至少一个子区域的长度相同。
19.在另一个实施例中，至少两个子区域的总组合宽度可以足以在薄的栅极氧化物区域的破裂期间提供足够的电流，以在其中形成永久低电阻细丝。
20.在另外的实施例中，可以通过沿着扩散区域的部分长度在扩散区域中形成槽，使得槽被定位在第一子区域的长度和第二子区域的长度之间并且在第一子区域的长度和第二子区域的长度之间延伸，来在扩散区域中形成至少两个子区域中的第一子区域和第二子区域。
21.在一个实施例中，槽的宽度可以比第一子区域的宽度宽。
22.在另一个实施例中，槽的长度可以与第一子区域和第二子区域中的至少一个子区域的长度相同。
23.在另外的实施例中，提供了一种双极型互补金属氧化物半导体双扩散金属氧化物半导体(bcd)芯片。bcd芯片可以包括单晶体管(1t)一次可编程(otp)反熔丝位单元的行，该行的每对1t otp反熔丝位单元共享共用位线，并且该行的每个1t otp反熔丝位单元包括：栅极；包括至少两个子区域的扩散区域，至少两个子区域在一个或多个位置处彼此隔离；以及位于栅极和扩散区域之间的栅极氧化物区域，栅极氧化物区域包括薄栅极氧化物区域和厚栅极氧化物区域。
24.在另一个实施例中，针对bcd芯片的行的每个相应的1t otp反熔丝位单元，至少两
个子区域中的第一子区域的宽度可以比至少两个子区域中的第二子区域的宽度窄。
25.在一个实施例中，提供了一种制造单晶体管(1t)一次可编程(otp)反熔丝位单元的方法。方法可以包括：形成包括至少两个子区域的扩散区域，该至少两个子区域在一个或多个位置处彼此隔离；在扩散区域之上形成栅极氧化物区域，栅极氧化物区域包括薄栅极氧化物区域和厚栅极氧化物区域；以及在栅极氧化物区域之上形成栅极。
附图说明
26.根据下面给出的详细描述以及本公开实施例的附图，将更充分地理解本公开。附图用于提供对本公开的实施例的知识和理解，并且不将本公开的范围限制于这些特定实施例。此外，附图不一定按比例绘制。
27.图1图示了具有厚栅极氧化物部分和薄栅极氧化物部分的单晶体管(1t)一次可编程(otp)反熔丝位单元的截面图。
28.图2图示了具有单指扩散区域的1t otp反熔丝位单元的俯视图。
29.图3图示了根据本公开的一个实施例的具有多指扩散区域的1totp反熔丝位单元的俯视图。
30.图4图示了根据本公开的一个实施例的具有包括示例电流流动的多指扩散区域的1t otp反熔丝位单元的俯视图。
31.图5a图示了沿图2的线b-b的截面图，以图示1t otp反熔丝位单元的单指扩散区域。
32.图5b图示了沿图3的线d-d的截面图，以图示根据本公开的一个实施例的1t otp反熔丝位单元的三指扩散区域。
33.图6图示了各自具有单指扩散区域的两个相邻的1t otp反熔丝位单元。
34.图7图示了根据本公开的一个实施例的各自具有三指扩散区域的两个相邻的1t opt反熔丝位单元。
35.图8图示了流程图，该流程图包括被执行以制造根据本公开的实施例的1t otp反熔丝位单元的各种操作。
36.图9描绘了根据本公开的一些实施例的在集成电路的设计和制造期间使用的各种过程的流程图。
37.图10描绘了本公开的实施例可以在其中操作的一个示例计算机系统的抽象图。
具体实施方式
38.本公开的方面涉及一种单晶体管(1t)一次可编程(otp)反熔丝位单元，该位单元具有多指扩散区域以减小电压阈值，其中多指是指将扩散区域拆分成多个扩散区域或子区域，这些扩散区域或子区域在一个或多个点处彼此分离和/或绝缘。
39.1t otp反熔丝位单元(或存储器)相对于二晶体管(2t)otp反熔丝位单元具有优势，以使1t otp位单元仅需要一个栅极并且仅需要来自行逻辑的一个信号，这与2t otp位单元相反，2t otp位单元需要两个栅极和来自行逻辑的两个信号。因此，位单元本身以及外围逻辑都可以更小。
40.然而，1t otp反熔丝位单元需要栅极下方的厚栅极输入/输出(io)氧化物区域和
薄栅极核心区域。1t opt反熔丝位单元的厚栅极氧化物区域设置位单元的阈值电压(vt)。位单元的薄栅极氧化物部分限制在读取操作期间可以跨位单元栅极施加的最大电压，以避免读取期间的任何损坏。来自厚栅极氧化物部分的高vt可以结合，来限制可以以其读取位单元的最小电压。
41.双极互补金属氧化物半导体双扩散金属氧化物半导体(bcd)工艺中对1t otp位单元的需求不断增加。bcd工艺的常见用途是控制显示器、功率管理和微机电系统(mems)控制器的技术，这些技术被设计为具有非常大的操作电压范围。由于高vt和可以以其读取1totp位单元的最大电压，这使得1t otp位单元的使用变得困难。例如，液晶显示器(lcd)驱动器芯片具有在1伏(1v)、8伏(8v)和30伏(30v)处操作的成对的设备(即3对设备，lcd驱动器芯片中总共有6个设备)。上述lcd驱动器芯片只是一个示例，其他28mm显示器驱动器可以在1.2伏、8伏和32伏处操作。bcd工艺的其他常见用途是微机电系统(mems)控制器和功率管理。
42.返回到lcd显示器驱动器示例，显示器驱动器用于控制智能电话、计算机监视器和电视中的平板显示器。平板显示器通常利用薄膜晶体管制成。这些薄膜晶体管被制造在玻璃衬底上，通常在大约30v的电压下操作。针对显示器驱动器优化的bcd工艺通常具有用于驱动显示器的双扩散金属氧化物半导体(dmos)设备(例如30v设备)、用于逻辑计算的标准互补金属氧化物半导体(cmos)逻辑设备(例如1v设备)、都用于将逻辑设备电压的输出步进至可以开关dmos设备的电压的桥设备(例如8v设备)，以及非易失性存储器。桥设备通常是具有较厚栅极氧化物的cmos设备。桥设备还用于芯片到芯片io。非易失性存储器可以包括上述1t otp反熔丝位单元。非易失性存储器用于存储配置设置、模拟调整值和校正设置。配置设置可以用于定义lcd驱动器芯片正在驱动哪个显示器。这允许将一个显示器驱动器芯片用于许多不同的显示器屏幕。配置设置可以包括模拟调整设置，模拟调整设置可以用于补偿显示器中的制造变化。例如，如果显示器的一种颜色有点弱，则可以通过使该颜色更亮一些来补偿显示器驱动器。这也被称为伽玛校正。配置设置还可以包括校正设置，校正设置可以用于补偿显示器中的坏像素。如果存在无法开启的缺陷像素，则可以通过使相邻像素更亮来掩盖它。
43.如上所述，显示器驱动器bcd工艺的一个示例可以具有1vcmos核心逻辑设备、8v cmos桥设备、30v dmos设备和充当非易失性存储器的1t otp反熔丝位单元。当低压设备(例如，1v核心逻辑设备)和桥设备(例如，8v设备)之间存在差异时，1t otp反熔丝位单元可能有问题。在该示例中，如果显示器驱动器芯片被用在移动电池供电的产品中，则通常期望存储器在低电压下操作。因此，预期1v电源可能会下降到0.9v。1t otp位单元通常对位单元的熔丝部分(即读取/写入)使用薄(低压)栅极氧化物，并且对桥设备或其他选择设备使用厚栅极氧化物。位单元的vt由厚栅极氧化物部分设置。8v cmos设备通常具有大约1v的vt，这意味着从栅极到阱需要1v才能产生明显的漏极到源极电流，并且1v逻辑设备通常在栅极氧化层应力大于1v时存在读取可靠性问题，这意味着当长时间在超过其设备额定值的情况下操作时，栅极可能被损坏。栅极损坏可能使得未编程的反熔丝变为被编程。这导致非常小的操作窗口，因为1t otp位单元的1v vt需要1v来进行读取操作，并且一些设计需要在低电压下操作来实现低功率。该小操作窗口可以利用通常的电路解决方案(即，使用连接到设备驱动器芯片的电路装置)或设备解决方案(即，修改设备驱动器芯片的1t opt位单元)来解决。
这种通常的电路解决方案涉及通过将vdd电源提升来增加栅极电压，或者涉及调低较高的电源，来确保栅极电压不会太低而无法执行读取操作，也不会太高而导致栅极或芯片的其他部分损坏。通常的电路方案增加了面积，并且具有相对较高的功耗。
44.本公开描述了通过实现与单指扩散区域相反的多指扩散区域来减少1t otp反熔丝位单元的读取操作所需的vt，来改进低电压读取。本公开的1t otp反熔丝位单元的技术优点包括减小的vt，以便以相对较低的电压来读取位单元。
45.图1图示了具有厚栅极氧化物部分和薄栅极氧化物部分的1totp反熔丝位单元的截面图。
46.具体地，图1图示了包括具有两种厚度的栅极氧化物区域的1totp位单元100。1t otp位单元100包括多晶硅栅极101。栅极氧化物区域在多晶硅栅极101下方。栅极氧化物区域可以是将多晶硅栅极101与(多个)源极/漏极端子(例如，在该情况下，位线bl 108)分离的电介质层。bl 108是可以将1t otp位单元100的漏极112(例如，n+漏极)连接到外围逻辑(例如，用于从1t otp位单元100读取和写入到1t otp位单元100的列逻辑)的电连接。多晶硅栅极101下方的栅极氧化物区域包括厚io栅极氧化物(区域)102和薄核心栅极氧化物(区域)104。厚io栅极氧化物102用作选择设备，并且薄核心栅极氧化物104允许对待编程的区域106(即，可以被编程，然后被读取的反熔丝)进行编程。具体地，薄核心栅极氧化物104用于对多晶硅栅极101的编程区域106进行编程(例如，击穿)。如所图示的，1t otp位单元100包括位线(bl)108、字线(wl)114、n+掺杂漏极区域112、轻掺杂漏极(ldd)116、p-掺杂沟道118、浅沟槽隔离(sti)120和扩散区域110。扩散区域110可以包括但不限于p-掺杂沟道118。
47.如上所述，位单元的电压阈值(vt)由厚io栅极氧化物设置。设备通常被设计为在目标电压(例如，+/-10％)处操作。因此，预期1v设备从0.9v至1.1v操作。8v cmos设备通常具有大约1v的vt，并且1v逻辑设备通常在大于1.1v的长期操作的情况下存在可靠性问题。例如，如果读取操作始终在大于1.1v的电压下被执行，则位单元的寿命可能减小。示例位单元可能具有10年的寿命。然而，如果读取操作始终高于1.1v，则由于由高于1.1v的持续读取操作引起的损坏而导致的电流泄漏，位单元的寿命可能减小到少于10年。这导致读取操作的目标电压的操作窗口非常小，等于或高于1v vt，但不大于可能开始出现损坏的1.1v。例如，可能难以读取具有大约1v的vt的1t otp位单元100，其中栅极上需要1v来进行读取。一些低功率产品在减小的电压下操作。如果在1v以下读取1v/8v 1t otp位单元，则可能没有足够的电流来正确感测已编程(破裂)的位单元。
48.图1中的1t otp的截面图没有图示上述的单指扩散区域配置或多指扩散区域配置。然而，图2图示了单指扩散区域配置，并且图3图示了多指扩散区域配置。
49.图2图示了具有单指扩散区域的1t otp反熔丝位单元的俯视图。
50.具体地，图2图示了1t otp反熔丝位单元200，位单元200包括单指扩散区域202、扩散区域202上方的多晶硅栅极204，以及连接到扩散区域202的位线206。位线206还可以连接到列逻辑。单指扩散区域202包括半导体晶片衬底，浅沟槽隔离电介质将单指扩散区域202与3侧上的其他位单元分离。
51.图2还图示了包括图1的厚io栅极氧化物102的区域208(在多晶硅栅极204下方)、包括图1的薄核心栅极氧化物104的区域210(在多晶硅栅极204下方)，以及过渡区域212，在过渡区域212中，多晶硅栅极204从用于容纳厚io栅极氧化物102的较高位置过渡到用于容
纳薄核心栅极氧化物104的较低位置，如图1中图示的。注意，图1可以是从图2的线a-a截取的截面。当关于图1考虑包括厚io栅极氧化物102的区域208、包括薄核心栅极氧化物104的区域210以及包括厚io栅极氧化物102过渡到薄核心栅极氧化物104的部分的过渡区域212时，区域208、210和212的位置将更加清楚。
52.作为示例，图2的单指1t otp位单元可以被实现在28nm1.2v/8v/32v显示器驱动器工艺中。如上所述，1t otp位单元在区域208中可以具有厚io栅极氧化物(例如，8v)以充当选择设备，并且在区域210中可以具有薄核心栅极氧化物(例如，1.2v)以用于编程。1t otp位单元200的尺寸大于将1t otp位单元与行和列逻辑节距匹配所需的尺寸。通过将栅极氧化物破裂来对位进行编程的otp反熔丝位单元，需要使足够的电流通过在破裂期间形成的细丝，以形成永久的低电阻细丝。破裂期间的该高电流的要求可以使得位单元或外围电路足够大以提供所需的电流。位单元的宽度(w)可能需要大于允许的最小宽度，或者互连可能需要大于允许的最小宽度，以减小互连电阻以避免电流/电压下降，或者bl或wl驱动器的宽度可能需要大于驱动电流所需的最小值。允许的最小宽度可以基于设计规则手册(drm)来进行设置，并且可以根据例如制造设施可以制造的结果来进行确定。
53.为了对1t otp位单元进行编程，可以向多晶硅栅极204施加足够的电压/电流，以引起薄核心栅极氧化物102中的破裂，以产生细丝，该细丝提供穿过区域210中包括的薄核心栅极氧化物102的低电阻路径。细丝可以正好形成在从薄核心栅极氧化物102到厚io栅极氧化物104的过渡处(例如，过渡区域212处)，或者与形成在过渡区域212中相反，细丝可以在薄核心栅极氧化物102本身中形成。
54.图2还图示了被多晶硅栅极204覆盖的单指扩散区域202的宽度w。由于对1t otp位单元编程的电压/电流要求，宽度w远大于工艺中允许的最小值。这被需要，以允许足够的电流从栅极氧化物破裂位置通过晶体管的沟道流到位线206，以形成永久低电阻细丝。
55.图3图示了根据本公开的一个实施例的具有多指扩散区域的1totp位单元的俯视图。
56.具体地，图3图示了1t otp反熔丝位单元300，关于多晶硅栅极204、位线206以及区域208、210和212，位单元300与图2类似。注意，图1也可以是沿图3的线c-c截取的截面。
57.1t otp反熔丝位单元300与图2的1t otp反熔丝位单元不同之处在于，1t otp位单元300包括三指扩散区域302，三指扩散区域302包括(i)第一指304(三指扩散区域302中的最底部水平区域)，(ii)第二指306(三指扩散区域302中的中间水平区域)，以及(iii)第三指308(三指扩散区域302中的最上面水平区域)。第一指304、第二指306和第三指308可以通过在扩散区域302中创建槽303来形成。槽303可以通过在扩散(晶片表面)区域202中切出浅沟槽隔离(sti)来形成。在该位单元中，由于多个位单元之间的空间比所需的大(如上所述)，因此可以形成三个指304、306和308，使得可以将一个指变成三个指。第一指304、第二指306和第三指308也可以被称为扩散区域202的子区域。扩散区域202比1t otp位单元300实际需要的大，以在外围电路中留出空间以使设备足够大，以在编程期间提供必要的电流来在断裂期间形成低电阻细丝。此外，图3的1totp位单元300与图2的1t otp位单元200可以是相同尺寸，因为图2的1t otp位单元200的多晶硅栅极204具有额外的空间，来正确地与外围电路进行节距匹配，并且还允许较大的外围设备。
58.该三指扩散区域302结构导致形成三个栅极区域：第一栅极区域(其中多晶硅栅极
204在x方向和y方向上在第一指304之上延伸)、第二栅极区域(其中多晶硅栅极204在x方向和y方向上在第二指306之上延伸)，以及第三栅极区域(其中多晶硅栅极204在x方向和y方向上在第三指308之上延伸)。当察看图5b时，这三个栅极区域将变得更加明显。
59.此外，如图3中所示，被多晶硅栅极204覆盖的第一指304的宽度w1小于图2的单指扩散区域202的宽度w，被多晶硅栅极204覆盖的第二指306的宽度w2小于图2的单指扩散区域202的宽度w，并且被多晶硅栅极204覆盖的第三指308的宽度w3小于图2的单指扩散区域202的宽度w。较窄的宽度w1、w2和w3(与单指扩散区域202的宽度w相比)允许1t otp位单元300的(读取)vt小于图2的1t otp位单元200的vt。如图3中所示，第一指304的宽度w1和第三指308的宽度w3比第二指306的宽度w2窄，并且第二指306的宽度w2足够宽以在破裂期间允许足够的电流流动，以适当地形成低电阻细丝(例如，使薄栅极氧化物高电压破裂或击穿以形成低电阻细丝)。此外，第一指304、第二指306和第三指308的宽度w1、w2和w3可以相同。第一指304、第二指306和第三指308的长度以及槽303的长度在x方向上延伸，并且第一指304、第二指306和第三指308的宽度以及槽303的宽度在y方向上延伸，如图3中所示。槽303的长度可以等于、小于或大于所限定的第一指304、第二指306和第三指308的长度。此外，槽303中的每个槽的宽度可以相同，或者它们可以彼此不同。此外，槽303的宽度可以等于、小于或大于第一指304、第二指306和/或第三指308的宽度中的任一个宽度。第一指304的宽度w1可以等于、小于或大于第三指308的宽度w3。第一指304和第三指308足够窄以允许较低电压读取，并且第二指306较宽，以便提供足够的宽度w2，以允许编程期间所需的电流，以在断裂期间形成穿过薄栅极氧化物的低电阻细丝。
60.图3中的布局可能具有一些拐角圆化，使得槽303的端部在制造期间变圆和变短。可以使槽303延伸以补偿拐角圆化。
61.多指扩散区域302也可以包括两指或四指。在不脱离本公开的范围的情况下，根据可用空间的量，附加的指也是可能的。与上面描述类似的，从具有两指、三指或四指等的1t otp反熔丝位单元读取数据所需的电压阈值，低于读取单指1t otp反熔丝位单元(包括具有仅单个指的扩散区域)的数据所需的电压阈值。
62.图4图示了根据本公开的一个实施例的、包括示例电流流动的、具有三指扩散区域的1t otp位单元的俯视图。图4包括箭头402，以示出要在1t otp位单元400的右下角形成细丝的情况下的电流流动的路径。
63.具体地，图4图示了与图3的1t otp位单元300相同的1t otp位单元400，除了图示了一种可能的断裂点401和电流路径(箭头)402。在1t otp位单元400的编程期间，将足够大以将区域212中的薄核心栅极氧化物104(参见图1)破裂的电压(例如，编程电压)施加到薄栅极核心氧化物104。编程电压远高于厚栅极设备的vt。图4将断裂点图示为靠近第一指304。由于断裂点401处的断裂，第一指304、第二指306和第三指308被短路到薄栅极氧化物104。断裂点401的位置可以在区域210和212中的任何地方。为了使1t otp位单元400利用所有指304、306和308，当在薄栅极氧化物104中的随机位置中形成小细丝时，所有的指304、306和308都必须在bl 206所在的多指扩散区域302的一侧短路，并且还在薄栅极核心氧化物104中短路。在bl 206所在的一侧上，短路可以是利用金属(例如，金属接触)。在薄栅极核心氧化物104中，短路可以在多晶硅栅极204下方的扩散中，或者在从多晶硅栅极204下方延伸出的扩散中，并且短路可以在源极/漏极区域中。
64.当在断裂点401处断裂时，电流将沿着电流路径402、沿着第一指304、第二指306和第三指308中的每个指行进，以到达与bl 206的金属接触。这沿着第一指304、第二指306和第三指308在断裂点401和金属接触之间提供了三个路径。第一指304、第二指306和第三指308的使用确保了1t otp位单元400的整个宽度(例如，宽度w1、w2和w3)被用作编程和读取的电流路径。当设计1t otp位单元400时，布局可以考虑任何工艺偏差。
65.由于个体宽度w1、w2和w3(见图3)中的一些宽度比宽度w(见图2)窄，所以在1t otp位单元400被编程之后，需要更少的栅极电压来执行读取操作。在多晶硅栅极204处于非常高电压的情况下，1t otp位单元400将使用所有三个指304、306和308来在编程期间传导电流。在低电压读取期间，电流将可能仅流过具有最小宽度的窄指304和308。
66.图5a图示了沿图2的线b-b的截面图，以图示1t otp反熔丝位单元的单指扩散区域。具体地，如图5a中所示，在多晶硅栅极500下方和两个sti区域503之间存在单指扩散区域502。
67.图5b图示了沿图3的线d-d的截面图，以图示根据本公开的一个实施例的1t otp反熔丝位单元的三指扩散区域。具体地，如图5b中所示，存在三个扩散区域，该三个扩散区域可以对应于参考图3和图4讨论的第一指304、第二指306和第三指308。通过形成槽303(见图3)来形成该三个扩散区域(即，第一指304、第二指306和第三指308)，在槽303之间具有利用sti氧化物(sti区域503)隔离的硅晶片表面。
68.形成sti的过程通常在邻近扩散区域的sti氧化物中形成小凹陷。该凹陷允许栅极500的导电栅极材料在小凹陷的边缘周围下降。这导致栅极500在小凹陷504的最边缘上的扩散区域的两侧。这增加了从栅极500到扩散区域的最近拐角的电场。即使不存在小凹陷504，该增加的电场也可能出现，因为将仍然存在从sti之上的多晶硅栅极204延伸到扩散区域308的侧壁的电场边缘场。与单指1t otp位单元相比，该增加的电场减小了三指1t otp位单元的vt。
69.图6图示了各自具有单指扩散区域的两个相邻的1t otp反熔丝位单元600。具体地，两个相邻的1t otp反熔丝位单元可以包括图2中图示的1t otp反熔丝位单元200结构。两个相邻的1t otp位单元600共用相同的bl 206。
70.图7图示了根据本公开的一个实施例的各自具有三指扩散区域的两个相邻的1t opt反熔丝位单元700。具体地，两个相邻的1t otp反熔丝位单元可以包括图3中图示的1t otp反熔丝位单元300结构。两个相邻的1t otp位单元700共用相同的bl 206。
71.图8图示了流程图800，流程图800包括被执行以制造根据本公开的实施例的1t otp反熔丝位单元的各种操作。
72.具体地，流程图800包括形成包括至少两个子区域的扩散区域的操作802，至少两个子区域在一个或多个位置处彼此隔离。
73.流程图800还包括在扩散区域之上形成栅极氧化物区域的操作804，栅极氧化物区域包括薄栅极氧化物区域和厚栅极氧化物区域。
74.此外，流程图800包括在栅极氧化物区域之上形成栅极的操作806。
75.图9图示了在诸如集成电路(或如上所述的otp位单元)的制品的设计、验证和制造期间使用的过程900的示例集合，以转换和验证表示集成电路的设计数据和指令。这些过程中的每个过程可以被结构化和使能为多个模块或操作。术语
‘
eda’表示术语
‘
电子设计自动
化’。这些过程从利用设计师提供的信息创建产品构思910开始，该信息被转换以使用eda过程912的集合来产生制品。在完成设计时，设计被流片(tape-out)934，这是将集成电路的图稿(例如，几何图案)发送到制造工厂以制造掩模组的时间，然后掩模组被用来制造集成电路。在流片之后，制造936半导体裸片，并且执行封装和组装过程938以生产成品集成电路940。
76.电路或电子结构的规格范围可能从低级晶体管材料布局到高级描述语言。使用诸如vhdl、verilog、systemverilog、systemc、myhdl或openvera的硬件描述语言(
‘
hdl’)，可以使用高级表示来设计电路和系统。hdl描述可以被转换为逻辑级的寄存器传输级(
‘
rtl’)描述、门级描述、布局级描述或掩模级描述。每个较低的表示级(即更详细的描述)将更多有用的细节添加到设计描述中，例如，针对包括该描述的模块的更多细节。较低的表示级(其是更详细的描述)可以由计算机生成，从设计库导出或由另一个设计自动化过程创建。用于指定更详细描述的较低表示语言水平的规范语言的一个示例是spice，它用于具有许多模拟组件的电路的详细描述。在每个表示级处的描述被使能，以供该层的对应工具使用(例如形式验证工具)。设计过程可以使用图9中描述的序列。所描述的过程由eda产品(或工具)使能。
77.在系统设计914期间，指定要被制造的集成电路的功能。可以针对期望特性(诸如功耗、性能、面积(物理和/或代码行)和成本降低等)对设计进行优化。在该阶段，可以将设计划分为不同类型的模块或组件。
78.在逻辑设计和功能验证916期间，以一种或多种描述语言指定电路中的模块或组件，并且检查该规格的功能准确性。例如，可以验证电路的组件，以生成与所设计的电路或系统的规格要求进行匹配的输出。功能验证可以使用仿真器和其他程序，诸如测试台生成器、静态hdl检查器和正式验证器。在一些实施例中，被称为
‘
仿真器’或
‘
原型系统’的组件的特殊系统被用来加速功能验证。
79.在用于测试918的综合和设计期间，hdl代码被转换为网表。在一些实施例中，网表可以是图形结构，其中图形结构的边表示电路的组件，并且其中图形结构的节点表示组件如何被互连。hdl代码和网表两者是制造的分层产品，其可以由eda产品使用来验证：集成电路在被制造时是否根据指定的设计执行。可以针对目标半导体制造技术优化网表。附加地，成品集成电路可以被测试，以验证集成电路是否满足规格的要求。
80.在网表验证920期间，检查网表是否符合时序约束以及是否与hdl代码相对应。在设计计划922期间，构造并分析集成电路的总体平面图，以进行时序和顶层布线。
81.在布局或物理实现924期间，进行物理放置(电路组件(诸如晶体管或电容器)的放置)和布线(电路组件通过多个导体的连接)，并且可以执行从库中选择单元以使能特定的逻辑功能。如本文所使用的，术语
‘
单元’可以指定晶体管、其他组件和互连的集合，其提供布尔逻辑功能(例如，and、or、not、xor)或存储功能(诸如，触发器或锁存器)。如本文所使用的，电路
‘
块’可以指代两个以上的单元。单元和电路块两者可以被称为模块或组件，并且可以被使能为物理结构和仿真两者。诸如尺寸的参数被指定为用于所选择的单元格(基于
‘
标准单元’)，并且使得在数据库中可访问，以供eda产品使用。
82.在分析和提取926期间，在布局水平验证电路功能，该布局水平允许对布局设计的改进。在物理验证928期间，检查布局设计以确保制造约束(诸如drc约束、电气约束、光刻约
束)是正确的，并且确保电路功能与hdl设计规格匹配。在解析增强930期间，布局的几何形状被转变以改善电路设计被制造的方式。
83.在流片期间，创建数据以用于(如果合适，在应用光刻增强之后)生产光刻掩模。在掩模数据准备932期间，
‘
流片’数据用于产生光刻掩模，该光刻掩模用于生产成品集成电路。
84.计算机系统(诸如，图9的计算机系统900)的存储子系统可以用于存储程序或数据结构，该程序和数据结构由本文所述的一些或所有eda产品使用，并且由用于开发库的单元的产品以及用于使用该库的物理和逻辑设计的产品使用。
85.图10图示了计算机系统1000的示例机器，在其中可以执行用于使该机器执行本文讨论的方法中的任何一个或多个方法的指令集，诸如otp位单元的制造。在备选实施方式中，该机器可以连接(例如，联网)到lan、内联网、外联网和/或因特网中的其他机器。该机器可以在客户端-服务器网络环境中以服务器或客户端机器的能力操作，可以作为对等(或分布式)网络环境中的对等机器操作，也可以作为云计算基础架构或环境中的服务器或客户端计算机操作。
86.机器可以是个人计算机(pc)、平板电脑、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥，或能够执行指令集(顺序指令或其他指令)的任何机器，指令集指定要由该机器执行的行动。此外，虽然图示了单个机器，但是术语“机器”也应当被理解为包括机器的任何集合，这些机器单独地或共同地执行一组(或多组)指令以执行本文讨论的任何一个或多个方法。
87.示例计算机系统1000包括处理设备1002、主存储器1004(例如，只读存储器(rom)、闪存、诸如同步dram(sdram)的动态随机存取存储器(dram))、静态存储器1006(例如，闪存、静态随机存取存储器(sram)等))以及数据存储设备1018，它们经由总线1030彼此通信。
88.处理设备1002表示一个或多个处理器，诸如微处理器、中央处理单元等。更具体地，处理设备可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或者是实现其他指令集的处理器，或者是实现指令集的组合的处理器。处理设备1002还可以是一个或多个专用处理设备，诸如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理设备1002可以被配置成执行指令1026以执行本文描述的操作和步骤。
89.计算机系统1000可以进一步包括网络接口设备1008，以通过网络1020进行通信。计算机系统1000还可以包括视频显示单元1010(例如，液晶显示器(lcd)或阴极射线管(crt))、字母数字输入设备1012(例如键盘)、光标控制设备1014(例如鼠标)、图形处理单元1022、信号生成设备1016(例如扬声器)、图形处理单元1022、视频处理单元1028和音频处理单元1032。
90.数据存储设备1018可以包括机器可读存储介质1024(也被称为非暂态计算机可读介质)，其上存储着体现本文所述的方法或功能中的任何一个或多个方法或功能的一个或多个指令集1026或软件。在计算机系统1000执行指令1026期间，指令1026也可以全部或至少部分地驻留在主存储器1004内和/或驻留在处理设备1002内，主存储器1004和处理设备1002也构成机器可读存储介质。
91.在一些实施方式中，指令1026包括用于实现与本公开相对应的功能的指令。尽管
在示例实施方式中将机器可读存储介质1024示为单个介质，但是术语“机器可读存储介质”应当被认为包括单个介质或多个介质(例如，中心化或分布式数据库，和/或相关联的缓存和服务器)来存储一个或多个指令集。术语“机器可读存储介质”也应当被认为包括能够存储或编码指令集的任何介质，该指令集用于由机器执行并且使机器和处理设备1002执行本公开的方法中的任何一个或多个。因此，术语“机器可读存储介质”应当被认为包括但不限于固态存储器、光学介质和磁性介质。
92.已经根据对计算机存储器内的数据位的操作的算法和符号表示，呈现了前述详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用来最有效地向本领域的其他技术人员传达其工作实质的方式。算法可以是导致期望结果的操作的序列。这些操作是需要对物理量进行物理操纵的操作。这种量可以采取能够被存储、组合、比较以及以其他方式操纵的电或磁信号的形式。这种信号可以被称为位、值、元素、符号、字符、项、数字等。
93.但是，应当记住，所有这些和类似术语均应当与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非从本公开中另外明确指出，否则应当理解，贯穿本描述，某些术语指代计算机系统或类似电子计算设备的行动和过程，其将计算机系统的寄存器内的表示为物理(电子)量的数据操纵和转换为其他数据，该其他数据类似地被表示为计算机系统存储器或寄存器或其他这种信息存储设备内的物理量。
94.本公开还涉及用于执行本文中的操作的装置。该装置可以被特别构造以用于预期目的，或者它可以包括由计算机中存储的计算机程序选择性地激活或重新配置的计算机。这种计算机程序可以被存储在计算机可读存储介质中，诸如但不限于任何类型的磁盘(包括软盘、光盘、cd-rom和磁光盘)、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光学卡，或适于存储电子指令的任何类型的介质，每个均耦合到计算机系统总线。
95.本文提出的算法和显示不与任何特定的计算机或其他装置固有地相关。各种其他系统可以与根据本文的教导的程序一起使用，或者它可以被证明易于构造更专用的装置来执行该方法。另外，未参考任何特定编程语言来描述本公开。应当理解，可以使用各种编程语言来实现如本文所述的本公开的教导。
96.本公开可以被提供为计算机程序产品或软件，其可以包括其上存储有指令的机器可读介质，该指令可以用于对计算机系统(或其他电子设备)进行编程以执行根据本公开的过程。机器可读介质包括用于以机器(例如，计算机)可读的形式存储信息的任何机制。例如，机器可读(例如，计算机可读)介质包括机器(例如，计算机)可读存储介质，诸如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储介质、光学存储介质、闪存设备等。
97.在前述公开中，已经参考本公开的具体示例实施方式描述了本公开的实施方式。明显的是，在不脱离如所附权利要求中阐述的本公开的更广泛的精神和范围的情况下，可以对其进行各种修改。在本公开以单数形式指代一些元素的情况下，在附图中可以描绘一个以上的元素，并且相同的元素用相同的附图标记来标记。因此，本公开和附图应当被认为是说明性的而不是限制性的。

技术特征：
1.一种单晶体管(1t)一次可编程(otp)反熔丝位单元，包括：栅极；扩散区域，包括至少两个子区域，所述至少两个子区域在一个或多个位置处彼此隔离；以及栅极氧化物区域，位于所述栅极和所述扩散区域之间，所述栅极氧化物区域包括第一栅极氧化物区域和第二栅极氧化物区域，其中所述第一栅极氧化物区域具有与所述第二栅极氧化物区域相比更薄的厚度。2.根据权利要求1所述的1t otp，其中所述至少两个子区域中的每个子区域被短路到薄的所述栅极氧化物区域。3.根据权利要求1所述的1t otp反熔丝位单元，其中通过施加足以在薄的所述栅极氧化物区域中引起破裂的电压，来对所述1totp反熔丝位单元进行编程。4.根据权利要求3所述的1t otp反熔丝位单元，其中所述至少两个子区域中的每个子区域被短路以接触位线。5.根据权利要求1所述的1t otp反熔丝位单元，其中所述至少两个子区域中的第一子区域的宽度比所述至少两个子区域中的第二子区域的宽度窄。6.根据权利要求5所述的1t otp反熔丝位单元，其中所述扩散区域的所述至少两个子区域包括第三子区域，并且其中所述第三子区域的宽度足够窄，以影响所述1t otp反熔丝位单元在读取操作期间的阈值电压。7.根据权利要求5所述的1t otp反熔丝位单元，其中所述扩散区域的所述至少两个子区域包括第三子区域，并且其中所述第三子区域的宽度比所述第二子区域的所述宽度窄。8.根据权利要求7所述的1t otp反熔丝位单元，其中所述第一子区域的所述宽度与所述第三子区域的所述宽度相同，并且所述第一子区域和所述第三子区域中的每个子区域的所述宽度小于所述第二子区域的所述宽度。9.根据权利要求7所述的1t otp反熔丝位单元，其中通过施加足以在薄的所述栅极氧化物区域中引起破裂的电压，以使所述至少两个子区域中的每个子区域被短路到薄的所述栅极氧化物区域，来对所述1t otp反熔丝位单元进行编程。10.根据权利要求9所述的1t otp反熔丝位单元，其中所述至少两个子区域中的每个子区域被短路以接触位线。11.根据权利要求1所述的1t otp反熔丝位单元，其中通过沿着所述扩散区域的部分长度在所述扩散区域中形成一个或多个槽，使得第一槽被定位在所述至少两个子区域的长度之间并且在所述至少两个子区域的长度之间延伸，来在所述扩散区域中形成所述至少两个子区域。12.根据权利要求11所述的1t otp反熔丝位单元，其中所述至少两个子区域包括三个子区域，所述一个或多个槽包括第一槽和第二槽，并且所述第一槽和所述第二槽中的至少一个槽的宽度比所述三个子区域中的至少一个子区域的宽度宽。13.根据权利要求11所述的1t otp反熔丝位单元，其中所述至少两个子区域包括三个子区域，所述一个或多个槽包括第一槽和第二槽，并且所述第一槽和所述第二槽中的至少一个槽的长度与所述三个子区域中的至少一个子区域的长度相同。14.根据权利要求1所述的1t otp反熔丝位单元，其中所述至少两个子区域的总组合宽
度足以在薄的所述栅极氧化物区域的破裂期间提供足够的电流，以在其中形成永久低电阻细丝。15.根据权利要求1所述的1t otp反熔丝位单元，其中通过以下方式在所述扩散区域中形成所述至少两个子区域中的第一子区域和第二子区域：沿着所述扩散区域的部分长度在所述扩散区域中形成槽，使得所述槽被定位在所述第一子区域的长度和所述第二子区域的长度之间并且在所述第一子区域的所述长度和所述第二子区域的所述长度之间延伸。16.根据权利要求15所述的1t otp反熔丝位单元，其中所述槽的宽度比所述第一子区域的宽度宽。17.根据权利要求15所述的1t otp反熔丝位单元，其中所述槽的长度与所述第一子区域和所述第二子区域中的至少一个子区域的长度相同。18.一种双极型互补金属氧化物半导体双扩散金属氧化物半导体(bcd)芯片，包括：单晶体管(1t)一次可编程(otp)反熔丝位单元的行，所述行的每对1t otp反熔丝位单元共享共用位线，并且所述行的每个1totp反熔丝位单元包括：栅极；扩散区域，包括至少两个子区域，所述至少两个子区域在一个或多个位置处彼此隔离；以及栅极氧化物区域，位于所述栅极和所述扩散区域之间，所述栅极氧化物区域包括薄栅极氧化物区域和厚栅极氧化物区域。19.根据权利要求18所述的bcd芯片，其中，针对所述行的每个相应的1t otp反熔丝位单元，所述至少两个子区域中的第一子区域的宽度比所述至少两个子区域中的第二子区域的宽度窄。20.一种制造单晶体管(1t)一次可编程(otp)反熔丝位单元的方法，所述方法包括：形成包括至少两个子区域的扩散区域，所述至少两个子区域在一个或多个位置处彼此隔离；在所述扩散区域之上形成栅极氧化物区域，所述栅极氧化物区域包括薄栅极氧化物区域和厚栅极氧化物区域；以及在所述栅极氧化物区域之上形成栅极。

技术总结
提供了一种单晶体管(1T)一次可编程(OTP)反熔丝位单元。1T OTP反熔丝位单元包括栅极、具有至少两个子区域的扩散区域，以及位于栅极和扩散区域之间的栅极氧化物区域，栅极氧化物区域包括薄栅极氧化物区域和厚栅极氧化物区域。域。域。


技术研发人员：A
受保护的技术使用者：美商新思科技有限公司
技术研发日：2021.12.08
技术公布日：2023/9/23